三位二进制同步减法计数器(无效状态：000、111)电压串联负反馈放大电路
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课程设计任务书
目录
1. 数字电子设计部分 (1)
1.1 课程设计的目的与作用 (1)
1.2设计任务： (1)
1.2.1同步计数器 (1)
1.2.2串行序列信号检测器 (1)
1.3设计原理： (2)
1.3.1同步计数器 (2)
1.3.2串行序列信号检测器 (2)
1.4实验步骤： (3)
1.4.1同步计数器： (3)
1.4.2串行序列检测器 (6)
1.5设计总结和体会 (9)
1.6参考文献 (10)
2．模拟电子设计部分 (11)
2.1课程A设计的目的与作用 (11)
2.1.1课程设计 (11)
2.2 设计任务、及所用multisim软件环境介绍 (11)
2.2.1 设计任务：负反馈放大电路的基本框图 (11)
2.2.2 Multisim软件环境的介绍 (12)
2.3电路模型的建立 (15)
2.4理论分析及计算 (15)
2.4.1电路反馈类型的判断 (15)
2.4.2对电压串联负反馈电路的理论分析 (16)
2.5仿真结果分析 (19)
2.6设计总结和体会 (23)
2.7 参考文献 (24)
1. 数字电子设计部分
1.1课程设计的目的与作用
1．了解同步计数器及序列信号发生器工作原理；
2．掌握计数器电路的分析，设计方法及应用；
3．掌握序列信号发生器的分析，设计方法及应用；
4．学会正确使用JK触发器。
1.2设计任务：
1.2.1同步计数器
1. 使用设计一个循环型3位2进制同步减法计数器，其中无效状态为（000,111），组合
电路选用与门和与非门等。
2. 根据同步计数器原理设计减法器的电路图。
3. 根据电路原理图使用Multisim进行仿真。
4. 将电路图进行实际接线操作。
5. 检查无误后，测试其功能。
1.2.2串行序列信号检测器
1.使用设计一个序列信号检测器，其中序列为（1110），组合电路选用与门和与非门等。
2.根据序列发生检测器原理设计检测器的原理图。
3.根据电路原理图使用Multisim进行仿真。
4.将电路图进行实际接线操作。
5.检查无误后，测试其功能。
1.3设计原理：
1.3.1同步计数器
（1）计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部件。计数器按长度可分为：二进制，十进制和任意进制计数器。计数器不仅有加法计数器，也有减法计数器。如果一个计数器既能完成累加技术功能，也能完成递减功能，则称其为可逆计数器。在同步计数器中，个触发器共用同一个时钟信号。时钟信号是计数脉冲信号的输入端、
（2）时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的词态方程；再根据给定初太，一次迭代得到特征转换表，分析特征转换表画出状态图。 （3）设计过程：设计流程如图1.3.1所示。
图1.3.1同步时序逻辑电路设计流程
1.3.2串行序列信号检测器
序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数的对应码
相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。
1.4实验步骤：
1.4.1同步计数器：
（1）根据要求有其状态图如下1.4.1.1所示：
/Y
排列：Q 2n
Q 1n Q 0n
图1.4.1.1 减法器的状态图
（2）选择触发器，求时钟方程、输出方程、状态方程： ○
1选择触发器： 由于触发器功能齐全、使用灵活，在这里选用3个CP 下降沿触发的边沿JK 触发器（74LLS112芯片两个）。 ○
2求时钟方程： 采用同步方案，故取
CP 0=CP 1=CP 2=CP
CP 是整个要设计的时序电路的输入时钟脉冲。
○
3求输出方程： A ．确定约束项：
由所给题目有无效状态为000、111，其对应的最小项n
2n
1n
0Q Q Q 和Q 2
n
Q 1n Q 0
n
是约束
项。
Q2n Q1n Q0n由图1.4.1.1所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出输出信号
Q
Y=n
n
1
n
2
Q
Q
Q
B.求状态方程：
由图1.4.1.1所示状态图所可直接画出如图1.4.1.3所示电路次态Q
2
n+1Q
1
n+1Q
n+1卡诺
（a）（c）
图1.4.1.4 各触发器次态的卡诺图
（a）1n
2
Q+的卡诺图（b）1
1
Q+n的卡诺图（c）1
Q+n的卡诺图
显然，由图1.4.1.4所示各触发器的卡诺图便可很容易的得到：
Q2n+1 = +
n
n
1
Q
Q Q2n Q1n = n
n
1
n
2
n
1
n
n
1
n
2
Q
Q
Q
Q
Q
Q
Q+
Q1n+1 = n
n
1
n
n
2
n
n
1
Q
Q
Q
Q
Q
Q+
+ = n
n
2
n
1
n
n
1
Q
Q
Q
Q
Q+
Q0n+1 = n
n
1
Q
Q+n
n
1
Q
Q = 0.
1.n
n
Q
Q+