三位二进制同步减法计数器(无效状态：000、111)电压串联负反馈放大电路
.(1).3位二进制同步加法计数器(2).串行数据检测电路
目录1 数字电子设计部分 (1)1.1课程设计的目的与作用 (1)1.2 课程设计内容 (1)1.3二进制同步加法计数器（无效状态为000、001） (1)1.3.1设计总框图 (1)1.3.2设计过程 (2)(1)状态图 (2)(2)选择触发器、求时钟方程、输出方程、状态方程和结果 (2)1.3.3 逻辑接线图 (7)1.3.4 模拟仿真结果 (7)1.4 检测序列（0001） (11)1.4.1设计过程 (11)1.4.2 逻辑接线图 (15)1.4.3 模拟仿真结果 (15)1.5参考文献 (17)2 模拟电子设计部分 (17)2.1 课程设计的目的与作用 (17)I2.1.1课程设计提要 (18)2.2 设计任务、及所用Multisim软件环境介绍 (19)2.3 电路模型的建立 (21)2.3.1长尾式差分放大电路 (21)2.3.2求和电路 (22)2.4 理论分析及计算 (23)2.4.1长尾式差分放大电路 (23)2.4.2求和电路 (24)2.5 仿真结果分析 (25)2.5.1长尾式差分放大电路 (25)2.5.2求和电路 (27)2.6 设计总结和体会 (28)2.7参考文献 (29)II1 数字电子设计部分1.1课程设计的目的与作用通过课程设计，深入了解二进制同步加法计数器以及串行数据检测电路的原理和应用，通过对电路进行仿真和模拟来对数据进行分析。
我们可以更加熟练地使用Multisim软件，独立完成课程设计对我们的学习思考和创新也有了很大的帮助。
1.2 课程设计内容本次课程设计有两方面的内容：（1）二进制同步加法计数器（无效态为000和001）（2）串行数据检测电路（检测0001）1.3二进制同步加法计数器（无效状态为000、001）1.3.1设计总框图输入加法计数器脉冲输出进位信号CP图1-3-1程序总框图11.3.2设计过程(1)状态图0 0 0 0 0010 011 100 101 110 111图1-3-2（a）状态图(2)选择触发器、求时钟方程、输出方程、状态方程和结果○1选择触发器由于JK触发器功能齐全、使用灵活，故选用3个下降沿JK触发器。
三位二进制减法计数器与芯片仿真进制减法计数器
目录1 课程设计的目的与作用 01.1课程设计目的 02 所用multisim软件环境介绍 02.1 Multisim软件环境介绍 02.2 Multisim软件界面介绍 (1)3设计任务 (2)3.1设计的总体框图 (2)3.1.1三位二进制减法计数器的总体框图 (2)3.1.2 串行序列信号检测器的总体框图 (2)3.1.3 74193芯片仿真63进制减法计数器原理 (2)3.2设计过程 (2)3.2.1 三位二进制同步减法计数器 (2)3.2.2串行序列信号检测器 (4)3.2.3 74193芯片仿真63进制减法计数器 (5)4实验仪器 (6)4.1三位二进制减法器 (6)4.2串行序列检测器 (6)4.3 74193芯片仿真63进制减法器计数 (6)5仿真结果分析 (6)5.1三位二进制同步减法计数器的电路原理图及结果 (6)5.2串行序列信号检测器电路原理图及结果 (7)5.3 74193芯片仿真63进制减法计数器的电路原理图及结果 (7)6设计总结和体会 (8)7参考文献 (8)1 课程设计的目的与作用1.1课程设计目的1.通过Multisim的仿真设计，掌握Multisim软件的基本使用方法；2.学会在multisim环境下建立电路模型，能进行正确的仿真；3.通过Multisim的仿真，熟练掌握三位二进制同步加法计数器和串行序列检测器电路，10000串行序列检测器电路设计；4.学会分析仿真结果的正确性，与理论计算值进行比较；5.通过课程设计，加强动手，动脑的能力。
2 所用multisim软件环境介绍2.1 Multisim软件环境介绍Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。
它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。
Multisim 10 启动画面图工程师们可以使用Multisim交互式地搭建电路原理图，并对电路进行仿真。
三位二进制减法计数器的设计
目录1设计目的与作用设计目的及设计要求按要求设计三位二进制减法计数器（无效状态001，011）及用 74161 组成 227 进制同步计数器并显示，增强对数字电子技术的认识，稳固讲堂上学到的知识，认识计数器，并且增强对软件 multisim 的认识。
设计作用multisim 仿真软件的使用，能够使我们对计数器及串行检测器有更深的理解，并且学会剖析仿真结果，与理论结果作比较。
增强了自我着手动脑的能力。
2设计任务1.三位二进制减法计数器（无效状态001， 011）组成 227 进制同步计数器并显示3三位二进制减法计数器的设计设计原理设计一个三位二进制减法计数器（无效状态001，011）000/0010/0100/0101/0110/0111/1摆列 Q2n Q1n Q0n图状态图设计过程a．选择触发器因为 JK触发器的功能齐备，使用灵巧，在这里采纳 3 个 CP上涨沿触发的边缘JK触发器。
b．求时钟方程采纳同步方案，故取CP CP CP CP01 2c．求状态方程由所示状态图可直接画出电路次态Q2n+1Q1n+1Q0n+1卡诺图。
再分解开便能够获得如图各触发器的卡诺图。
n nQ1 Q0Q n2000111100111xxx xxx0001010*********图次态 Q2n+1 Q1n+1Q0n+1卡诺图n nQ1 Q0Q2n0001111001x x0 1011 1图 Q2n+1的卡诺图Q 0 1Qn nQ1 Q0n2000111101x x01010图 Q1n+1的卡诺图n nQ1 Q0n00 01 11 1020 1 x x 01 0 0 0 1图 Q0n+1的卡诺图状态方程：Q2n 1 Q2n Q1n Q2n Q1n Q0n（1）Q n 1 Q n Q n Q n Q n（ 2）1 1 0 1 0Q0n 1 Q2n Q1n Q 2n Q1n Q0n（ 3）（ 2）求驱动方程JK 触发器的特征方程为Q n 1J Q n KQ nJ0Q2Q1 , K 0Q2n Q1nJ1K 1Q0nJ 2Q1n Q0n， K 2Q1n Q0n（ 3）画逻辑电路图采纳触发器，写出时钟方程，输出方程，驱动方程，便能够画出以下图的逻辑电路图。
三位二进制减法计数器的设计
三位二进制减法计数器的设计-CAL-FENGHAI.-(YICAI)-Company One1目录1设计目的与作用 (1)设计目的及设计要求 (1)设计作用 (1)2设计任务 (1)3三位二进制减法计数器的设计 (1)设计原理 (1)设计过程 (2)4 74161构成227进制同步计数器并显示 (4)设计原理 (4)设计过程 (4)5仿真结果分析 (5)三位二进制减法计数器仿真结果 (5)74161构成227进制同步计数器的仿真结果 (8)6设计总结 (8)7参考文献 (9)1设计目的与作用设计目的及设计要求按要求设计三位二进制减法计数器（无效状态001，011）及用74161构成227进制同步计数器并显示，加强对数字电子技术的了解，巩固课堂上学到的知识，了解计数器，并且加强对软件multisim的了解。
设计作用multisim仿真软件的使用，可以使我们对计数器及串行检测器有更深的理解，并且学会分析仿真结果，与理论结果作比较。
加强了自我动手动脑的能力。
2设计任务1.三位二进制减法计数器（无效状态001，011）构成227进制同步计数器并显示3三位二进制减法计数器的设计设计原理设计一个三位二进制减法计数器（无效状态001，011）000 /0 010 /0 100 /0 101 /0 110 /0 111Q Q Q排列210图状态图设计过程a．选择触发器由于JK触发器的功能齐全，使用灵活，在这里选用3个CP上升沿触发的边沿JK触发器。
b ．求时钟方程采用同步方案，故取012CP CP CP CP ===c ．求状态方程由所示状态图可直接画出电路次态n+1n+1n+1210Q Q Q 卡诺图。
再分解开便可以得到如图各触发器的卡诺图。
Q 1n Q 0nQ 2n1图次态n+1n+1n+1210Q Q Q 卡诺图Q 1n Q 0nQ 1图n+12Q 的卡诺图Q 1n Q 0nQ 2n 0 1图 n+11Q 的卡诺图Q 1n Q 0nQ 2n 图 n+10Q 的卡诺图状态方程：nn Q Q Q Q Q Q 01n 2n 1n 21n 2++=+ （1）nn n n n Q Q Q Q Q 010111+=+ （2）n0n1n 2n 1n 21n 0Q Q Q Q Q Q +=+ （3）（2）求驱动方程JK 触发器的特性方程为n n 1n Q K Q J Q +=+120Q Q J ⊕=,n Q Q K 1n 20+=n 011Q K J ==n 0n 12Q Q J +=，n 0n 12Q Q K =（3）画逻辑电路图选用触发器，写出时钟方程，输出方程，驱动方程，便可以画出如图所示的逻辑电路图。
三位二进制减法计数器(无效态：000,011)数电课程设计
成绩评定表课程设计任务书目录1课程设计的目的及作用 (4)2设计任务 (4)3设计过程 (4)3.1三位二进制减法计数器（无效态：000,011） (4)3.2串行序列检测器（检测序列：1010） (6)3.3基于74191芯片仿真设计23进制减法计数器并显示计数过程 (8)4设计仿电路图 (8)4.1三位二进制减法计数器仿真电路图 (8)4.2串行序列检测器仿真电路图 (9)4.3基于74191芯片仿真设计23进制减法计数器仿真电路图 (9)5仿真结果分析 (10)5.1三位二进制减法计数器仿真结果分析 (10)5.2串行序列检测器仿真结果分析 (10)5.3基于74191芯片仿真设计23进制减法计数器仿真结果分析 (10)6设计总结 (10)7参考文献 (11)1课程设计的目的及作用1、了解同步减法计数器工作原理和逻辑功能。
2、掌握串行序列检测器的分析，设计方法及应用。
3、掌握计数器电路的分析，设计方法及应用。
4、学会正确使用JK 触发器。
2设计任务1、三位二进制减法计数器（无效态：000，011）2、串行序列检测器（检测序列：1010）3、基于74191芯片仿真设计23进制减法计数器并显示计数过程3设计过程3.1三位二进制减法计数器（无效态：000,011）1、状态图001 010 100 101 110 1112、选择的触发器名称:选用三个CP 下降沿触发的边沿JK 触发器3、状态方程三位二进制同步减法计数器次态卡诺图如图1.3.1.1所示：n nQ图3.1.1 三位二进制同步减法计数器次态卡诺图Q 2n+1的卡诺图：nnQ图3.1.2 Q 2n+1 的卡诺图Q 1n+1的卡诺图：n nQ 2图3.1.3 Q 1n+1的卡诺图Q 0n+1的卡诺图：n nQ图3.1.4 Q 0n+1的卡诺图 由卡诺图得出状态方程为：Q 0n+1=Q 1n Q 0n ̅̅̅̅+Q 2n ̅̅̅̅ Q 0n Q 1n+1=(Q 0n ̅̅̅̅+Q 2n ̅̅̅̅)Q 1n ̅̅̅̅+Q 0n Q 1nQ 2n+1=Q 0n +Q 2n Q 1n4、驱动方程J 0=Q 1n J 1=Q 2n Q 0n ̅̅̅̅̅̅̅̅ J 2=Q 0n K 0=Q 2n K 1=Q 0n ̅̅̅̅ K 2=Q 0n ̅̅̅̅ Q 1n ̅̅̅̅5、时钟方程 CP =CP 0=CP 1=CP 26、检查能否自启动/0 /0001 000 111(有效状态)可以自启动7、实验结果：111（灯：亮亮亮） 110（灯：亮亮灭） 101（灯：亮灭亮）100（灯：亮灭灭） 010（灯：灭亮灭） 001（灯：灭灭亮）3.2串行序列检测器（检测序列：1010）1、最简状态图图3.2.1最简状态图2、选择的触发器名称:选用两个CP 下降沿触发的边沿JK 触发器3、输出方程: Y =X ̅ Q 1n Q 0n ̅̅̅̅4、状态方程三位二进制同次态卡诺图：n nQ 2图3.2.2 三位二进制同步减法计数器次态卡诺图Y 的卡诺图：n n图 3.2.3 Y 的卡诺图Q 1n+1的卡诺图：Q 1n Q 0n图3.2.4 Q 1n+1的卡诺图Q 0n+1的卡诺图：Q nQ n图3.2.5 Q 0n+1的卡诺图由卡诺图得出状态方程为：Y =X ̅Q 1n Q 2n ̅̅̅̅ Q 1n+1=X ̅Q 1n ̅̅̅̅Q 0n +XQ 1n Q 0n Q 0n+1=Q 1n ̅̅̅̅Q 0n +XQ 1n ̅̅̅̅ Q 0n ̅̅̅̅+XQ 1n Q 0n ̅̅̅̅5、驱动方程J 0=X J 1=X ̅Q 0nK 0=Q 1n K 1=Q 0n X̅̅̅̅̅̅6、时钟方程 CP =CP 0=CP 17、实验结果 ：按1010顺序输入信号，并在每个输入信号来时都给一个脉冲，实验结果分别为： 000（灯：灭灭灭）010（灯：灭亮灭）110（灯：亮亮灭）101（灯：亮灭亮）（按Q 1n Q 0nY 顺序）3.3基于74191芯片仿真设计23进制减法计数器并显示计数过程1、写出S N 的二进制代码S N =S 23=101112、求归零逻辑P N =P 12=Q 4n Q 2n Q 1n Q 0nCR ̅̅̅̅=CT/LD ̅̅̅̅̅̅̅̅̅̅̅̅=P N ̅̅̅̅=P 23̅̅̅̅=Q 4n Q 2n Q 1n Q 0n ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅4、异步置数的值23−1=22 （22）10=（10110）24设计仿电路图4.1三位二进制减法计数器仿真电路图图4.1.1三位二进制减法计数器电路图DCD_HEX_BLUE4.2串行序列检测器仿真电路图图4.2.1串行序列检测器电路图4.3基于74191芯片仿真设计23进制减法计数器仿真电路图图4.3.1基于74191芯片仿真设计23进制减法计数器5 VX2X3U95仿真结果分析5.1三位二进制减法计数器仿真结果分析111（灯：亮亮亮） 110（灯：亮亮灭） 101（灯：亮灭亮）100（灯：亮灭灭） 010（灯：灭亮灭） 001（灯：灭灭亮）显示屏：7 6 5 4 2 15.2串行序列检测器仿真结果分析按1010顺序输入信号，并在每个输入信号来时都给一个脉冲，实验结果分别为：000（灯：灭灭灭）010（灯：灭亮灭）110（灯：亮亮灭）101（灯：亮灭亮）（按Q1n Q0n Y顺序）5.3基于74191芯片仿真设计23进制减法计数器仿真结果分析显示屏：16 15 14 13 12 11 10 0F 0E 0D 0C 0B 0A 09 08 0706 05 04 03 02 01 006设计总结通过本次设计，我系统的学习了multisim软件。
三位二进制减法计数器真值表
三位二进制减法计数器真值表在计算机科学和数字电子技术中，二进制是一种常用的计数系统。
它由两个数字0和1组成，可以用来表示数字、字符和其他信息。
在许多计算机中，使用二进制进行加法和减法运算是非常常见的。
而二进制减法是通过将减数与被减数相减得到差值的过程。
为了进行二进制减法运算的实现，我们可以使用一个二进制减法计数器。
这个计数器可以将两个二进制数相减，并输出差值。
一个三位二进制减法计数器由三个二进制位构成，每个位可以取0或1的值。
这样的计数器可以表示从0到7之间的数字范围。
下面是一个三位二进制减法计数器的真值表：被减数（A）减数（B）差值（D）000 000 000001 000 001010 000 010011 000 011100 000 100101 000 101110 000 110111 000 111000 001 111001 001 000010 001 001011 001 010 100 001 011 101 001 100 110 001 101 111 001 110 000 010 110 001 010 111 010 010 000 011 010 001 100 010 010 101 010 011 110 010 100 111 010 101 000 011 101 001 011 110 010 011 111 011 011 000 100 011 001 101 011 010 110 011 011 111 011 100000 100 011 001 100 100 010 100 101 011 100 110 100 100 111 101 100 000 110 100 001 111 100 010 000 101 010 001 101 011 010 101 100 011 101 101 100 101 110 101 101 111 110 101 000 111 101 001 000 110 001 001 110 010 010 110 011 011 110 100 100 110 101101 110 110110 110 111111 110 000000 111 000001 111 001010 111 010011 111 011100 111 100101 111 101110 111 110111 111 111在这个真值表中，被减数（A）和减数（B）分别取0和1的所有情况下，都列出了对应的差值（D）。
三位二进制同步减法计数器
1 三位二进制同步减法计数器的设计(000、010)1.1 课程设计的目的1、学会利用触发器和逻辑门电路，实现六进制同步减法计数器的设计2、学会掌握并能使用常用芯片74LS112、74LS08芯片的功能3、学会使用实验箱、使用软件画图4、了解计数器的工作原理1.2 设计的总体框图1.3 设计过程1逻辑抽象分析CP为输入的减法计数脉冲，每当输入一个CP脉冲，计数器就减一个1，当不够减时就向高位借位，即输出借位信号。
当向高位借来1时应当为8，减一后为7。
状态图中，状态为000输入一个CP脉冲，不够减，向高位借1当8，减1后剩7，计数器的状态应由000转为111，同时向高位输出借位信号，总体框图中C为借位信号。
2状态图状态000、010为无效状态，据分析状态图为：/0 /0 /0 /0 /0001011100101110111/13 选择触发器，求时钟方程、输出方程和状态方程● 选择触发器由于状态数M=6，触发器的个数n 满足122n n M -≤≤，故n 的取值为3。
选用3个下降沿触发的JK 触发器。
● 求时钟方程因为是同步，故012CP CP CP CP ===● 求输出方程1.3.1 输出C 的卡诺图根据输出C 的卡诺图可得输出方程为C=Q 2n Q 1n● 求状态方程计数器的次态的卡诺图为1.3.2 次态210n n nQ Q Q 的卡诺图各个触发器的次态卡诺图如下：1.3.3 2nQ 次态卡诺图1.3.4 1n Q 的次态卡诺图1.3.5 0nQ 的次态卡诺图根据次态卡诺图可得次态方程为：Q 2n+1=Q 1n Q 0n +Q 2n Q 1nQ 1n+1= Q 1n Q 0n + Q 2n Q 1n + Q 2n Q 1n Q 0n Q 0n+1 =Q 2n +Q 0n4 求驱动方程Q 2n+1 =Q 1n Q 2n + Q 0n Q 1n Q 2n Q 1n+1=Q 0n Q 2n Q 1n +Q 0n Q 2n Q 1n Q 0n+1=Q 2n Q 0n +Q 2n Q 0n驱动方程是：J 0 = Q 2n K 0 =Q 2n J 1 =Q 0n Q 2n K 1= Q 0n Q 2J 2 = Q 1n K 2=Q 0n Q 1n5 检查是否能自启动将无效状态100、101分别代入输出方程、状态方程进行计算，结果如下：/0 /0000 111 010 001而000、010都是有效状态，故设计的电路能够自启动。
三位二进制同步加法计数器的设计
1 三位二进制同步加法计数器的设计（000，111）1.1课程设计的目的：1、了解同步加法计数器工作原理和逻辑功能。
2、掌握计数器电路的分析，设计方法及应用。
3、学会正确使用JK 触发器。
1.2设计的总体框图：C图1.1六进制加法器1.3设计过程：1 状态图：图1.2六进制加法状态图2 时序图：CP : Q 2:Q1:Q 0: Y :图1.3六进制加法的波形图3选择的触发器名称:选用三个CP 下降沿触发的边沿JK 触发器74LS112 输出方程:图1.4输出Y 的卡诺图Y=Q 2n Q 1n4图1.5六进制同步加法计数器的次态卡诺图5各个触发器次态的卡诺图Q1 n Q0n Q 2n00 01 11 10 0 1图1.6Q 2n+1的卡诺图Q 1n Q 0n Q 2n00 01 11 10 0 1图1.7 Q 1n+1的卡诺图Q1n Q 0n Q 2n00 01 11 10 0 16由卡诺图得出状态方程为：Q 2n+1=Q 1n Q 2n + Q 1n Q 0n Q 2nQ 1n+1=Q 0n Q 1n + Q 2n Q 0n Q 1nQ 0n+1=Q 0n(1) 驱动方程：2J = Q 1n Q 0n 1J = Q 0n 0J =12K = Q 1n 1K = Q 2n Q 0n 0K =17.检查能否自启动：/0 /1111 000 001 (有效状态)图1.8检测能否自启动1.4设计的逻辑电路图：图1.9六进制加法计数器的电路图1.5设计的电路原理图：图1.10六进制加法计数器的原理图1.6实验仪器：(1)数字原理实验系统一台(2)集成电路芯片：74LS08一片74LS00一片74LS112三片1.7实验结论：经过实验可知，满足时序图的变化，且可以进行自启动。
实验过程中很顺利，没有出现问题。
0/02 串行序列信号检测器的设计（检测序列0111）2.1课程设计的目的：1、了解串行序列信号检测器的工作原理和逻辑功能2、掌握串行序列信号检测器电路的分析，设计方法及应用。
数电课设三位二进制同步加法计数器序列信号发生器串行序列检测器电路设计方案
第一部分数字电子课程设计成绩评定表课程设计任务书目录1 课程设计的目的与作用 (1)1.1设计目的及设计思想 (1)1.2设计的作用 (1)1.3 设计的任务 (1)2 所用multisim软件环境介绍 (1)3 三位二进制同步加法计数器设计 (3)3.1 基本原理 (3)3.2 设计过程 (3)4序列信号发生器的设计 (6)4.1 基本原理 (6)4.2 设计过程 (6)5串行序列检测器电路设计 (7)5.1 基本原理 (7)5.2 设计过程 (8)6 仿真结果分析 (11)6.1 三位二进制同步加法计数器仿真 (11)6.2 序列信号发生器（发生序列100101）的仿真 (14)6.3 0110串行序列检测器电路设计 (17)7 设计总结和体会 (23)8 参考文献 (23)1 课程设计的目的与作用1.1设计目的及设计思想根据设计要求设计三位二进制加法计数器和序列信号发生器，加强对数字电子技术的理解,进一步巩固课堂上学到的理论知识。
了解计数器和序列信号发生器的工作原理。
1.2设计作用通过multisim软件仿真电路可以使我们对计数器和序列信号发生器有更深的理解。
学会分析仿真结果的正确性，与理论计算值进行比较。
通过课程设计，加强动手，动脑的能力。
1.3设计任务1.设计一个三位二进制同步加法计数器，要求无效状态为001,110。
2.设计一个序列信号发生器，要求发生序列100101。
2 所用multisim软件环境介绍multisim软件环境介绍Multisim是加拿大IIT公司（Interrative Image Technologies Ltd）推出的基于Windows的电路仿真软件，由于采用交互式的界面，比较直观、操作方便，具有丰富的元器件库和品种繁多的虚拟仪器，以及强大的分析功能等特点，因而得到了广泛的引用。
针对不同的用户，提供了多种版本，例如学生版、教育版、个人版、专业版和超级专业版。
其中教育版适合高校的教学使用。
三位同步二进制减法计数器：1) OTL互补对称电路 2) OTL甲乙类互补对称电路 复合管OCL甲乙类互补对称电路
课程设计任务书目录1 数字电子设计部分 (1)1.1课程设计目的 (1)1.2 课程设计的任务 (1)1.2.1实验题目描述： (1)1.2.2实验要求: (1)1.3串行序列序列检测电路设计 (2)1.4 二进制同步二进制减法（无效状态 000 110） (4)1.5 实验仪器 (7)1.6设计体会 (7)1.7参考文献 (8)2.1 课程A设计的目的与作用 (9)2.1.1课程设计的目的与作用 (9)2.2.1课程设计的任务与要求 (10)2.2.2 Multisim软件环境介绍 (10)2.3 电路模型的建立 (14)2.4理论分析及计算 (15)2.4.1 乙类互补对称功率放大电路（OTL电路） (15)2.4.2 甲乙类互补对称电路（OTL电路）： (16)2.4.3 复合管组成的互补对称放大电路: (17)2.5仿真结果分析 (19)2.6 设计总结和体会 (21)2.7 参考文献 (21)1 数字电子设计部分1.1课程设计目的课程设计师某门课程的总结性教学环节，会死培养学生综合运用本门课程及有关选修课的基本知识去解决某一实际问题的训练，加深课程知识的理解。
在真个教计划中，它起着培养学生独立工作能力的重要作用。
通过本课程设计，主要训练和培养学会的以下能力：1．查阅资料：搜集与本设计有关部门的资料（包括从发表的文献中和从生产现场中搜集）的能力；2. 方案的选择：树立吗，既考虑技术上的先进性与可行性，又考虑经济上的合理性，并注意提高分析和解决实际问题的能力；3. 迅速准确的进行工程计算的能力，计算应用能力；4. 用简洁的文字，清晰的图表来表述自己设计思想的能力；5．学会使用数字电子实验平台；6．熟悉各个芯片和电路的接法；7. 熟练掌握设计触发器的算法；8. 懂得基本数字电子电路的功能，会分析，会设计；1.2 课程设计的任务1.2.1实验题目描述：本次课程设计师设计一个三位同步二进制减法计数器,串行序列序列检测器，从而实现减法器进行运算。
三位二进制同步计数器(无效态000 100)和串行序列发生电路设计(检测序号0100)综述
课程设计任务书目录1 数字电子设计部分 (1)1.1程序设计的目的与作用 (1)1.2课程设计的任务 (1)1.3 三位同步二进制加法器和串行序列发生电路设计 (1)1.3.1三位二进制同步加法器设计电路的理论分析 (1)1.3.2串行序列发生电路设计 (8)1.4设计总结和体会 (13)1.5参考文献 (13)2 模拟电子设计部分 (14)2.1设计课程的目的与作用 (14)2.2 设计任务、及所用multisim软件环境介绍 (14)2.3 电路模型的建立 (14)2.3.1比例运算电路Multisim仿真 (14)2.3.2三运放数据放大器Multisim仿真 (16)2.3.3求和电路Multisim仿真 (16)2.3.4积分电路Multisim仿真 (17)2.4 理论分析及计算 (17)2.4.1比例运算电路的设计分析 (17)2.4.2三运放数据放大器的设计分析 (19)2.4.3求和电路的设计分析 (19)2.4.4积分电路的设计分析 (19)2.5 仿真结果分析 (20)2.5.1比例运算电路的Multisim结果仿真分析 (20)2.5.2、三运放数据放大器的Multisim结果仿真分析 (21)2.5.3求和电路的Multisim结果仿真分析 (23)2.5.4积分电路的Multisim结果仿真分析 (23)2.6设计总结和体会 (24)2.7 参考文献 (24)1 数字电子设计部分1.1程序设计的目的与作用1.1.1了解同步计数器和串行序列发生电路设计的原理和逻辑功能。
1.1.2掌握同步计数器和串行序列发生电路的分析、设计方法及应用。
1.2课程设计的任务1.2.1三位二进制同步计数器1.2.2串行序列发生电路设计1.3 三位同步二进制加法器和串行序列发生电路设计1.3.1三位二进制同步加法器设计电路的理论分析（1）因为无效态是000，100画出状态图如下：（2）画时序图如下：CPQQ1Q2（2）选择触发器，求时钟方程和状态方程○1选择触发器由于JK触发器功能齐全、使用灵活，在这里选用3个CP下降沿触发的边沿JK触发器。
课程设计的目的与作用
④求驱动方程
n n n J0 =Qn 2 Q1 + Q2 Q1
K 0 =1 K1 =Qn 0
J1 = Qn 0
J2 =Qn 1 ⑤画逻辑电路图
n K 2 =Qn 0 + Q1
图 3.2.2 逻辑电路图
⑥检查电路能否自启动 将无效状态 001、110 带入状态方程进行计算，结果如下： 001 够自启动。 100（有效状态） 011 010（有效状态）可见，所设计是的时序电路能
1) 采用实验箱设计、连接、调试三位二进制计数器； 2) 采用实验箱设计、连接、调试中规模芯片构成的任意进制计数器； 3) 采用 multisim 仿真软件建立复杂的计数器电路模型； 4) 对电路进行理论分析； 5) 在 multisim 环境下分析仿真结果，给出仿真时序图； 6) 撰写课程设计报告。Fra bibliotek指导教师：
专业负责人：
学院教学副院长：
2016 年 月 日
2016 年 月
日
2016 年
月
日
3.三位二进制减法计数器的设计
1.状态图
000 010 100 101 110 111
3.1 状态图 2.选择触发器，求时钟方程、状态方程
①选择触发器 由于 JK 触发器功能齐全、使用灵活，在这里选用 3 个 CP 下降沿触发的边沿 JK 触发器。 ②求时钟方程 采用同步方案，故取 CP0=CP1=CP2=CP CP 是整个要设计的时序电路的输入时钟脉冲。 ③求状态方程 确定约束项 从图 3.1 给出的状态图可以看出，还有 001、011 两个代码状态没有出现，显然他们是没
1 课程设计的目的与作用
1.1 课程设计的目的
学习了数字电子技术的理论知识，重点在于达到理论实际相结合的学习目标，切实要 求学生的实际运用能力。考虑到电子电路设计自动化也是目前电子技术发展的一个重要趋 势，针对课程的要求对学生进行综合训练的一个实践教学环节。从应用的要求出发，除了 扼要介绍它们的电路图原理外，着重介绍器件的主要技术性能，典型应用或者连接方法。
3位2进制同步计数器(约束项：000,010)
这种反相输入求和电路的优点是，当改变某一输入回路的电阻时，仅仅改变输出电压与该路输入电压之间的比例关系，对其他各路没有影响，因此调节起来比较灵活方便，另外，由于“虚地”，因此，加在集成运放输入端的巩膜电压很小。
2.3.3反相输入求和电路仿真
(1)仿真电路图
图2.3.1反向输入求和电路仿真图
(2)仿真结果
2.2.2结论
分析：假设t=0时，电容C上的电压uc=0，且uo=uz，则此时u+= ，此时输出电压uz将通过电阻R向电容C充电，使uC升高。当uC=u-=u+时，滞回比较器的输出端将发生跳变，由高电平跳变为低电平使uo=-uZ，则此时u+= ，电容C将通过R放电使uC降低，当uC= u-=u+时，uo=+uZ，以后重复上述变化。
1.3
1/0
S00/0S10/0S21/0S3
1/01/00/0
0/1
1.3.2选择触发器、求时钟方程、输出方程、状态方程和结果
（1）选择触发器
由于JK触发器功能齐全、使用灵活，故选用2个下降沿JK触发器。
（2）求时钟方程
CP0=CP1=CP
（3）求输出方程
输出方程的卡诺图为：
图1.3.1输出方程的卡诺图
图2.3.2仿真结果
理论值：Uo=－Rf/R1×U1－Rf/R2×U2－Rf/R3×U3=－8.5599V
三位二进制同步减法计数器[1]
![三位二进制同步减法计数器[1]](https://img.taocdn.com/s3/m/42749d5b02768e9951e738a7.png)
目录1、设计任务与要求 (3)2、方案设计与论证 (3)2.1 基本原理 (3)2.2 设计过程 (3)3、总原理图及元器件清单 (6)3.1 原理图 (6)3.2 原件清单 (7)4、实验结果 (8)5、结论与心得 (11)6、参考文献 (12)成绩评定表 (12)课程设计任务书 (14)3位二进制同步减法计数器1、设计任务与要求设计一个3位二进制同步减法计数器（无效状态为001 100）2、方案设计与论证2.1 基本原理计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N进制。
计数器不仅有加法计数器，也有减法计数器。
一个计数器如果既能完成加法计数，又能完成减法计数，则其称为可逆计数器。
同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的图（1）2.2 设计过程2.2.1 状态图000 111 110 101 011 010图（2）2.2.2 卡诺图00 01 11 10111 xxx 010 000 xxx011110101图（3）00 01 11 10 1 x 0 0 x11图（4）00 01 11 101 x 1 1 x110 1Q 1nQ 0n Q 2nQ 1nQ 0n Q 2n0 1Q 1n+1的卡诺图Q 1nQ 0nQ 2n 0 1图（5）00 01 11 101 x 0 0 x11图（6）2.2.3 状态方程与驱动方程状态方程:12n Q +=1n Q2n Q+1n Q2n Q11n Q +=1nQ +0n Q1nQ10n Q +=2n Q 0n Q +0nQ 1nQ +1nQ 0n Q驱动方程：J 2=1nQ K 2=1nQJ 1=1 K 1=0nQ J 0=2n Q1n Q K 0=1nQ2.2.4 电路图Q 1nQ 0nQ 2n0 1图（7）实验结果可通过数字显示器的数字变化检验，较直观易懂，容易验证电路是否正确。
3位2进制同步计数器(无效态)
课程设计任务书目录1 数字电子设计部分 (2)1.1课程设计的目的 (2)1.2设计的总体框图 (2)1.3设计过程 (2)1.4设计的逻辑电路图 (5)1.5设计的电路原理图 (6)1.6实验仪器 (6)1.7实验结论 (7)1.8参考文献 (7)2 模拟电子设计部分 (8)2.1.1设计目的 (8)2.1.2设计的作用 (8)2.2 设计任务、及所用multisim软件环境介绍 (8)2.2.1设计任务 (8)2.2.2multisim软件环境介绍及使用 (8)2.3 电路模型的建立 (10)2.3.1反相加法运算电路图 (10)2.3.2同相加法运算电路图 (11)2.3.3减法运算电路图 (11)2.3.4积分电路 (11)2.4 理论分析及计算 (12)2.4.1反相加法运算电路 (12)2.4.2同相加法运算电路 (13)2.4.3 减法运算电路 (13)2.4.4积分运算电路 (14)2.5 仿真结果分析 (16)2.6 设计总结和体会 (17)2.7参考文献 (17)1 数字电子设计部分1.1课程设计的目的1、了解同步计数器的工作原理和逻辑功能2、理解同步计数器的适用3、熟练应用同步计数器制作脉冲序列发生器1.2设计的总体框图CPY 1.3设计过程2n Q1n Qn QY状态方程10000010210n n n n n n n n Q J Q K Q Q Q Q Q Q +=+=+1111110110n n n nn n Q J Q K Q Q Q Q +=+=+1222221212n n n n n n n Q J Q K Q Q Q Q Q +=+=+102012n n n n n Y Q Q Q Q Q Q =∙驱动方程01n J Q =10n J Q = 21n J Q =021n n K Q Q = 11K = 21n K Q =状态图010101→ 有效状态111000→ 有效状态1.6实验仪器教学实验平台74LS112 2块74LS00 1块74LS10 1块1.7实验结论⑴查线法由于在实验中大部分故障都是由于布线错误引起的，因此，在故障发生时，复查电路连线为排除故障的有效方法。
三位二进制加法计数器(无效态：000,001)设计一个基于74138的组合电路 设计一个140进制加法计数器综述
目录1 课程设计的目的与作用 (1)2 设计任务 (1)3 设计原理 (2)3.1三位二进制加法计数器 (2)3.2全加器 (2)3.3用集成芯片设计一个140进制的加法器 (2)4实验步骤 (3)4.1加法计数器 (3)4.2全加器 (6)4.3用集成芯片设计一个140进制的加法器 (7)5仿真结果分析 (8)6设计总结 (9)7参考文献 (9)1课程设计的目的与作用（1）了解同步计数器及序列信号发生器工作原理；（2）掌握计数器电路的分析，设计方法及应用；（3）掌握序列信号发生器的分析，设计方法及应用2 设计任务2.1加法计数器（1）设计一个循环型3位2进制加法计数器，其中无效状态为（000，001），组合电路选用与门和与非门等。
（2）根据自己的设计接线。
（3）检查无误后，测试其功能。
2.2全加器（1）设计一个全加器，选用一片74LS138芯片设计电路。
（2）根据自己的设计接线。
（3）检查无误后，测试其功能。
2.3 140进制的加法器（1）设计一个140进制加法器并显示计数，选用两片74L163芯片设计电路。
（2）根据自己的设计接线。
（3）检查无误后，测试其功能。
3 设计原理3.1加法计数器1.计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部件。
计数器按长度可分为：二进制，十进制和任意进制计数器。
计数器不仅有加法计数器，也有减法计数器。
如果一个计数器既能完成累加技术功能，也能完成递减功能，则称其为可逆计数器。
在同步计数器中，个触发器共用同一个时钟信号。
2.时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的次态方程；再根据给定初态，一次迭代得到特征转换表，分析特征转换表画出状态图。
3.CP是输入计数脉冲，所谓计数，就是记CP脉冲个数，每来一个CP脉冲，计数器就加一个1，随着输入计数脉冲个数的增加，计数器中的数值也增大，当计数器记满时再来CP脉冲，计数器归零的同时给高位进位，即要给高位进位信号。
三进制 放大器电路 负电压 零电压
一、概述三进制放大器电路是一种常见的电子电路，它能够将输入信号的三进制逻辑电平进行放大和处理，其中负电压和零电压是其中重要的概念。
本文将讨论三进制放大器电路的工作原理以及负电压和零电压在其中的作用。
二、三进制放大器电路的工作原理1. 三进制放大器电路的基本结构三进制放大器电路通常由输入端、放大电路和输出端组成。
输入端接收三进制逻辑电平的输入信号，放大电路对输入信号进行放大，并根据放大后的信号控制输出端的输出电压。
2. 输入信号的三进制逻辑电平三进制逻辑电平指的是逻辑电平具有三种状态：高电平、低电平和中间态。
在三进制放大器电路中，输入信号的三进制逻辑电平能够表示更多的信息，使得电路的逻辑设计更加灵活可靠。
3. 放大电路的作用放大电路能够对输入信号进行放大，从而增强信号的幅度。
在三进制放大器电路中，放大电路的设计需要考虑三进制逻辑电平的特性，确保能够准确地放大各种逻辑电平的输入信号。
4. 输出端的输出电压控制输出端根据放大后的信号控制输出电压，将放大后的信号转化为对应的输出电压。
在三进制放大器电路中，输出端的设计需要考虑到负电压和零电压的处理，以确保输出信号能够准确地反映放大后的输入信号。
三、负电压在三进制放大器电路中的作用1. 负电压的定义负电压指的是电压的极性为负。
在电子电路中，负电压通常用来表示一些特定的逻辑状态或控制信号，其作用十分重要。
2. 负电压在三进制放大器电路中的应用在三进制放大器电路中，负电压常常用来表示某种特定的逻辑状态或控制信号。
通过合理地设计电路，能够充分利用负电压来实现电路的特定功能，从而提高电路的性能和可靠性。
3. 负电压处理电路的设计针对三进制放大器电路中的负电压处理，需要设计相应的电路来处理负电压信号，确保能够准确地将负电压信号转化为对应的控制信号，以满足电路的工作要求。
四、零电压在三进制放大器电路中的作用1. 零电压的定义零电压指的是电压的幅度为零。
在电子电路中，零电压常常用来表示某种特定的逻辑状态或中间态，其作用同样十分重要。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课程设计任务书目录1. 数字电子设计部分 (1)1.1 课程设计的目的与作用 (1)1.2设计任务： (1)1.2.1同步计数器 (1)1.2.2串行序列信号检测器 (1)1.3设计原理： (2)1.3.1同步计数器 (2)1.3.2串行序列信号检测器 (2)1.4实验步骤： (3)1.4.1同步计数器： (3)1.4.2串行序列检测器 (6)1.5设计总结和体会 (9)1.6参考文献 (10)2．模拟电子设计部分 (11)2.1课程A设计的目的与作用 (11)2.1.1课程设计 (11)2.2 设计任务、及所用multisim软件环境介绍 (11)2.2.1 设计任务：负反馈放大电路的基本框图 (11)2.2.2 Multisim软件环境的介绍 (12)2.3电路模型的建立 (15)2.4理论分析及计算 (15)2.4.1电路反馈类型的判断 (15)2.4.2对电压串联负反馈电路的理论分析 (16)2.5仿真结果分析 (19)2.6设计总结和体会 (23)2.7 参考文献 (24)1. 数字电子设计部分1.1课程设计的目的与作用1．了解同步计数器及序列信号发生器工作原理；2．掌握计数器电路的分析，设计方法及应用；3．掌握序列信号发生器的分析，设计方法及应用；4．学会正确使用JK触发器。
1.2设计任务：1.2.1同步计数器1. 使用设计一个循环型3位2进制同步减法计数器，其中无效状态为（000,111），组合电路选用与门和与非门等。
2. 根据同步计数器原理设计减法器的电路图。
3. 根据电路原理图使用Multisim进行仿真。
4. 将电路图进行实际接线操作。
5. 检查无误后，测试其功能。
1.2.2串行序列信号检测器1.使用设计一个序列信号检测器，其中序列为（1110），组合电路选用与门和与非门等。
2.根据序列发生检测器原理设计检测器的原理图。
3.根据电路原理图使用Multisim进行仿真。
4.将电路图进行实际接线操作。
5.检查无误后，测试其功能。
1.3设计原理：1.3.1同步计数器（1）计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部件。
计数器按长度可分为：二进制，十进制和任意进制计数器。
计数器不仅有加法计数器，也有减法计数器。
如果一个计数器既能完成累加技术功能，也能完成递减功能，则称其为可逆计数器。
在同步计数器中，个触发器共用同一个时钟信号。
时钟信号是计数脉冲信号的输入端、（2）时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的词态方程；再根据给定初太，一次迭代得到特征转换表，分析特征转换表画出状态图。
（3）设计过程：设计流程如图1.3.1所示。
图1.3.1同步时序逻辑电路设计流程1.3.2串行序列信号检测器序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。
由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数的对应码相同。
在检测过程中，任何一位不相等都将回到初始状态重新开始检测。
1.4实验步骤：1.4.1同步计数器：（1）根据要求有其状态图如下1.4.1.1所示：/Y排列：Q 2nQ 1n Q 0n图1.4.1.1 减法器的状态图（2）选择触发器，求时钟方程、输出方程、状态方程： ○1选择触发器： 由于触发器功能齐全、使用灵活，在这里选用3个CP 下降沿触发的边沿JK 触发器（74LLS112芯片两个）。
○2求时钟方程： 采用同步方案，故取CP 0=CP 1=CP 2=CPCP 是整个要设计的时序电路的输入时钟脉冲。
○3求输出方程： A ．确定约束项：由所给题目有无效状态为000、111，其对应的最小项n2n1n0Q Q Q 和Q 2nQ 1n Q 0n是约束项。
Q2n Q1n Q0n由图1.4.1.1所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出输出信号QY=nn1n2QQQB.求状态方程：由图1.4.1.1所示状态图所可直接画出如图1.4.1.3所示电路次态Q2n+1Q1n+1Qn+1卡诺（a）（c）图1.4.1.4 各触发器次态的卡诺图（a）1n2Q+的卡诺图（b）11Q+n的卡诺图（c）1Q+n的卡诺图显然，由图1.4.1.4所示各触发器的卡诺图便可很容易的得到：Q2n+1 = +nn1QQ Q2n Q1n = nn1n2n1nn1n2QQQQQQQ+Q1n+1 = nn1nn2nn1QQQQQQ++ = nn2n1nn1QQQQQ+Q0n+1 = nn1QQ+nn1QQ = 0.1.nnQQ+(3)求驱动方程： JK 触发器的特性方程为： n n 1n Q k Q J Q+=+变换状态方程，并比较特性方程求驱动方程： 1J 0= n 2n 01Q Q J = n 1n 02Q Q J =1K 0= n 01Q K = n1n 02Q Q K = （4）画逻辑电路图：根据所选用的触发器和时钟方程、输出方程、驱动方程，便可画出如图所示的逻辑电路图。
图1.4.1.5 三位二进制减法器逻辑电路图（5）检查电路能否自启动：将无效状态010、110代入式Y=n0n1n2Q Q Q 中进行计算，结果如下：000 /0 100 /1 011（有效状态）111 /0 000 /1 110 (有效状态）可见，所设计的时序电路能够自启动。
（6） 实验仪器：a ．数字原理实验系统一台；b ．集成电路芯片：74LS112二片 74LS08一片 74LS00一片。
（7）实验结论：经过实验可知，满足时序图的变化，且可以进行自启动。
现态Q n 为0，次态Q n+1 与j 有关与k 无关，即当Q n+1 由0变0时，j=0；Q n+1 由0变1时，j=1。
现态Q n 为1，次态Q n+1 与k 有关与j 无关，即当Q n+1 由1变0时，k=1；Q n+1 由1变1时，k=0。
1.4.2串行序列检测器(1) 进行逻辑抽象，建立原始状态图：图1.4.2.1 检测器的原始状态图（2）进行状态分配，画出用二进制数编码后的状态表： a.因状态数M=3，所以n=2； b.进行状态编码，取,000=S ,011=S ,102=S 113=SC ．画编码后的状态表，如图1.4.2.2所示：（3） 选择触发器，求时钟方程、输出方程和状态方程： a ．选用两个CP 下降沿触发的边沿JK 触发器； b ．从用同步方案，即取 CP CP CP ==1c ．求输出方程，图1.4.2.3是根据图1.4.2.2所示状态图的规定，画出的输出信号Y 的卡诺图，由图1.4.2.3可得 n XQ Y1=d ．求状态方程，按图1.4.2.2所示状态图得规定，可画出如图1.4.2.4所示的电路次态的卡诺图，图1.4.2.5所示是触发器次态的卡诺图: 图1.4.2.3 Y 的卡诺图 图1.4.2.4 电路次态的卡诺图图1.4.2.2 编码后的状态表图1.4.2.5 触发器次态的卡诺图（a ）1n 1Q +的卡诺图 （b ）1n 0Q +的卡诺图（4） 求状态方程和驱动方程：由图1.4.2.5可得状态方程为：n1n0n1n1n0n0n1n1n 1n 1n0n 1n 01n 1Q XQ XQ Q XQ X)(XQ Q XQ )Q (Q XQ XQ XQ Q +=++=++=+=+nn1n0n0n1n1n1n0n 0n 0n 1n 0n 1n 1n 0n 11n 0Q XQ Q X Q XQ )XQ Q (X Q )Q (Q XQ Q Q X XQ Q Q X Q +=++=++=+=+JK 触发器的特性方程为：n n 1n Q k Q J Q +=+变换状态方程，并比较特性方程求驱动方程： XK XQ J 1n1==100XQ K X J ==(5)画逻辑电路图：图1.4.2.6 串行序列检测器的逻辑电路图（6）所设计的检测器均为有效态。
有上图可见，设计的电路能够良好的运行。
（7）实验仪器：a．数字原理实验系统一台；b．集成电路芯片：74LS112二片 74LS08一片 74LS00一片 74LS04一片 74LS11一片。
1.5设计总结和体会经过本次课设让我们对常用逻辑元器件、数字电路及其系统的分析和设计学习有了进一步的了解和体会，使我又一次获得了数字电子技术方面的基础知识、基础理论和基本技能，为深入学习电子技术及其在专业中的应用打下坚实基础。
数字电子技术课设是学习电子技术的一个重要环节，对巩固理论知识、加深对数字电子技术课程内容的理解，培养理论联系实际的能力起很重要的作用。
通过基本仪器的正确使用，元、器件参数测量，电路的连接、调试及故障排除，数据的记录、分析、总结等环节，培养进行科学实验的动手能力，严谨求实的科学研究作风，解决实际问题的能力。
为后继的毕业设计乃至就业时的工作技能打下坚实的实践基础。
在本次课设中要求我们在掌握基本概念、基本电路、基本分析方法和基本实验技能的基础上，能够进一步深入学习和接受电子技术新发展的能力，以及将所学知识用于本专业的能力。
建立起系统的观念、工程的观念、科技进步的观念和创新意识。
在本次课设中，我查阅了许多相关资料，经过多无数次调试、运行、修正等步骤，终于在拼搏数天后得出结果，设计出了串行输入检测器时序电路的电路图，当然也有老师的全方位指导和修改。
通过此次时序电路的设计从中我们又一次学习了怎样使用Multisim 仿真软件，通过对Multisim仿真软件的学习是我看到平时看不到的情景，很受启发，这次设计中我进一步的了解学习并且掌握了串行输入检测器的原理。
对以前学习中存在问题和漏洞进行了思考和补充。
1.6参考文献[1] 《数字电子技术简明教程》余孟尝主编北京：高等教育出版社[2] 《数字逻辑实验指导书》张丽萍、王向磊主编沈阳：沈阳理工信息学院数字逻辑实验室[3] 《电子电路实验及仿真》路勇主编北京：清华大学出版社[4] 《电子电路测试与实验》朱定华主编北京：清华大学出版社2．模拟电子设计部分2.1课程设计的目的与作用1.了解并学会使用Multisim软件；2.掌握NPN型三极管在反馈电路中的应用；3.分析在电压串联负反馈电路中引入级间反馈的区别；4.进行电压串联负反馈放大电路频率响应的测试；5.加深理解电压串联负反馈电路的组成及性能；通过自己动手亲自设计和用Multisim软件来仿真电路，不仅能使我们对书上说涉及到的程序软件有着更进一步的了解和掌握，而且通过计算机仿真，避免了实际动手操作时机器带来的误差，使我们对上课所学到的知识也有更深刻的了解。