基于AD9361的北斗接收机终端性能评估方法研究
基于射频捷变频收发器AD9361的软件定义无线电解决方案
基于射频捷变频收发器AD9361的软件定义无线电解决方案AD9361是一款用于SDR架构的高性能、高度集成的RF收发器IC，适合无线通信基础设施、防务电子系统、RF测试设备和仪器，以及通用软件定义无线电平台等应用。
该器件的高度可编程性和宽带能力使其成为多种收发器应用的理想选择。
该器件集RF前端与灵活的混合信号基带部分为一体，集成频率合成器，为处理器或FPGA提供可配置数字接口，从而简化设计导入。
AD9361芯片工作频率范围为70 MHz至6 GHz，涵盖大部分特许执照和免执照频段，通过对AD9361 IC编程可改变采样速率、数字滤波器和抽取参数，使该芯片支持的通道带宽范围为低于200 kHz至56 MHz。
IC特性• 单芯片上的完整双通道集成式宽带收发器• 可调谐频段：70 MHz至6.0 GHz；200 kHz至56 MHz(通道带宽)• 出色的接收器灵敏度，噪声系数小于2.5 dB• 高线性度宽带发射机：• Tx EVM: ≤−40 dB• Tx噪声：≤−157 dBm/Hz(噪底)• Tx监控器动态范围：≥66 dB(1 dB精度)• 集成小数N分频频率合成器，本振(LO)步长最大值为2.5 Hz• 提供完整的集成式电源解决方案：ADP5040应用• 通用设计，适合任意软件定义无线电应用• MIMO无线电•点对点通信系统• 毫微微蜂窝/微微蜂窝/微蜂窝基站• Wi-Fi• ISM• 军用/航空航天• 公共安全• 智能电网AD9361是ADI的可编程2 × 2集成式收发器解决方案，频率范围为70 MHz至6.0 GHz 这款灵活的高性能IC采用AD-FMCOMMS2-EBZ板，可无缝连接Xilinx FPGA开发平台，方便进行快速SDR原型制作和系统开发。
AD-FMCOMMS2-EBZ RF快速开发板采用AD9361宽带收发器ICAD-FMCOMMS2-EBZ快速开发和原型制作板是一款高速模拟模块产品，内置AD9361，可无缝连接Xilinx FPGA开发平台生态系统并在系统中工作。
高集成度射频收发器的差分正交调制解调测试与工程实现
Copyright©博看网 . All Rights Reserved.
第２期
王志强，等：高集成度射频收发器的差分正交调制解调测试与工程实现
· ３３ ·
振的偏差对采用点积叉积方法影响几乎可以忽略。与
此同时，ＤＱＰＳＫ 相比较于 ＱＰＳＫ 而言，发送 的 信 息
为前后相差的，抵消了接收与发射本振的相位差随机
犓犲狔狑狅狉犱狊：ＡＤ９３６１；ＳＰＩｉｎｔｅｒｆａｃｅ；ｏｕｔｐｕｔｂａｌｕｎ；ＤＱＰＳＫ；ｄｏｔｐｒｏｄｕｃｔｃｒｏｓｓｐｒｏｄｕｃｔ
收稿日期：２０２１ １０ １６； 修回日期：２０２１ １１ ０２。 作者简介：王志强（１９９７ ），男，辽宁本溪人，硕士研究生，主要从事信息与通信工程方向的研究。 引用格式：王志强，丁 丹．高集成度射频 收 发 器 的 差 分 正 交 调 制 解 调 测 试 与 工 程 实 现［Ｊ］．计 算 机 测 量 与 控 制，２０２２，３０
２ 犃犇９３６１测试验证
２１ 正 弦 信 号 自 发 自 收 验 证 设置 ＡＤ９３６１发送端的本振为１．４ＧＨｚ，发送带
宽为５ ＭＨｚ，发送端的采样速率为 ８ ＭＨｚ，ＩＱ 两 路
发送全 “１”，因 此 发 送 端 将 会 发 送 一 个 １．４ ＧＨｚ的
正 弦 信 号 。 接 收 端 设 置 本 振 为１．３９９ＧＨｚ， 接 收 端 的
１ 犃犇９３６１配置
ＡＤ９３６１通过一个串行外设接口 ＳＰＩ与 ＦＰＧＡ 开 发板实现通信。该接口可以配置为４线接口，带有专 门的接收和发射端口，也可以配置为３线接口，带一 个双向数据通 信 端 口。 该 总 线 允 许 ＢＢＰ 通 过 一 种 简 单地址数据串行总线协议，设置所有器件控制参数。
ＡＤ９３６１中 ＳＰＩ接 口 的 写 命 令 遵 循 ２４ 位 格 式。 前６位用于设置总线方向和需要传输的字节数。接下 来的１０位数据的写 入 地 址。 最 后 ８ 位 是 将 被 传 输 至 指 定 寄 存 器 地 址 （ＭＳＢ 至 ＬＳＢ） 的 数 据。ＡＤ９３６１ 还支持 ＬＳＢ 优 先 格 式， 允 许 命 令 以 ＬＳＢ 至 ＭＳＢ 格 式写入。在该模式下，对于多字节写命令，寄存器地 址 将 递 增 。ＳＰＩ写 时 序 如 图 １ 所 示 。
基于AD9361射频捷变收发器的GPS伪卫星设计
doi :10.3969/j.issn.1001-893x.2019.02.007引用格式:吴桐,战兴群.基于AD9361射频捷变收发器的GPS 伪卫星设计[J].电讯技术,2019,59(2):162-166.[WU Tong,ZHAN Xingqun.Design of a GPS pseudolite based on AD9361RF agile transceiver[J].Telecommunication Engineering,2019,59(2):162-166.]基于AD9361射频捷变收发器的GPS 伪卫星设计*吴 桐**,战兴群(上海交通大学航空航天学院导航制导与控制实验室,上海201100)摘 要:为了搭建用于室内定位的伪卫星室内定位系统,设计了一个伪卫星用于发射模拟GPS 卫星定位信号㊂从伪卫星的硬件结构的角度详细说明了该伪卫星的各部分硬件组成以及相应的功能㊂该伪卫星使用了AD9361射频捷变收发器将时钟小数分频㊁数模转换㊁信号调制㊁上变频融为一体,简化了伪卫星的硬件结构㊂介绍了该伪卫星生成的信号的具体结构,采用时分多址(Time Division Multiple Access ,TDMA )技术使得接收机接收伪卫星信号时不会被阻塞㊂利用示波器㊁频谱仪和嵌入式逻辑信号分析仪Signal Tap 对伪卫星进行测试,包括时钟频率㊁伪码㊁BPSK 调制㊁TDMA 技术等,结果表明伪卫星工作正常,其信号能被ublox 正常接收,可以利用其进行下一步伪卫星组网用于室内定位㊂关键词:室内定位系统;GPS 伪卫星;射频捷变收发器;时分多址(TDMA );二进制相移键控(BPSK )开放科学(资源服务)标识码(OSID):微信扫描二维码听独家语音释文与作者在线交流中图分类号:TN96 文献标志码:A 文章编号:1001-893X (2019)02-0162-05Design of a GPS Pseudolite Based on AD 9361RF Agile TransceiverWU Tong,ZHAN Xingqun(Guidance Navigation and Control Laboratory of Institute of Aeronautics and Astronautics,Shanghai Jiaotong University,Shanghai 201100,China)Abstract :To construct a pseudolite indoor positioning system,a pseudolite is designed to transmit a simula⁃ted GPS satellite positioning signal.Firstly,in terms of the hardware structure of the pseudolite,the hardware components and corresponding functions of each part of the pseudolite are explained in detail.The pseudolite utilizes the AD9361RF agile transceiver to integrate functions of converting the clock fraction frequency divi⁃sion,digital-analog conversion,signal modulation and the frequency conversion,which simplifies the hard⁃ware structure of the pseudolite.Then,the specific structure of the signal generated by the pseudolite is intro⁃duced,and the implementation method of the time division multiple access(TDMA)technology in the pseud⁃olite is also illustrated,which makes the receiver not be blocked when receiving pseudolite signals.Finally,the oscilloscope,spectrum analyzer and embedded logic signal analyzer Signal Tap software is used to test and verify each part of the pseudolite in detail,including clock frequency,pseudo-code,BPSK modulation,TDMA technology,etc.The result shows that the pseudolite works well,whose signal can be received by ublox nor⁃mally.So it can be used to construct the pseudolite indoor positioning system.Key words :indoor positioning system;GPS pseudolite;RF agile transceiver;time division multiple access (TDMA);binary phase shift keying(BPSK)㊃261㊃第59卷第2期2019年2月电讯技术Telecommunication EngineeringVol.59,No.2February,2019***收稿日期:2018-05-11;修回日期:2018-08-01通信作者:1045130416@1 引 言目前,卫星定位技术已经普及㊂然而受到信号遮蔽的影响,用户在室内使用卫星定位系统定位时,只能接收到数目较少的卫星信号甚至无法接收到卫星信号,这也意味着用户在室内无法正常使用卫星定位系统进行定位㊂如果制作出类似GPS 卫星一样的信号发射器来模拟正常的GPS 卫星,放置于室内环境,那么用户在室内就可以利用这种信号进行定位㊂我国关于伪卫星的研究起步较晚,而且比较零散,基本都是针对一个方面去研究,缺少系统化的整体研究,而且定位精度普遍较低㊂国外研究相对较多㊂早在1997年,美国斯坦福大学就有关于伪卫星厘米级精密定位的研究[1]㊂除此之外,国外已经将伪卫星融入到组合定位领域之中[2]㊂现在,一些大型企业的室内精密加工等已经开始使用伪卫星,而且相关技术普遍具有保密性㊂由于AD9361射频捷变收发器将数模转换㊁射频锁相环㊁上变频等功能合为一体,可以大大简化伪卫星的硬件结构,因此本文以AD9361为基础,设计了一种发射GPS 卫星定位信号的伪卫星,为利用伪卫星在室内环境下定位打下基础㊂本文将从伪卫星的硬件结构㊁信号生成㊁测试三个方面进行论述㊂2 伪卫星的硬件设计2.1 总体设计该伪卫星由主控模块㊁信号产生模块㊁信号发射模块㊁授时模块㊁晶振等几部分组成[3]㊂其中,主控模块使用的是STM32F407VE 单片机;信号产生模块使用的是现场可编程门阵列(Field Programmable Gate Array,FPGA),其型号为Cyclone 系列第四代EPC4E55F23I7;信号发射模块使用的是AD9361B8CZ 射频捷变收发器;授时模块使用的是ublox 公司的LEA -6T 授时模块;晶振使用的是1×10-7的压控温补晶振㊂图1为本次设计的伪卫星的硬件结构图㊂图1 伪卫星硬件结构主控模块负责整个伪卫星功能的运行以及与上位机通信,伪卫星初次启动时负责系统的初始化,伪卫星正常工作时负责生成导航电文并通过可变静态存储控制器技术(Flexible Static Memory Controller,FSMC)发送给信号产生模块㊂因为使用FPGA 可以很好地控制时序,因此信号产生模块负责系统时钟管理㊁C /A 码(伪码)的生成㊁导航电文(数据码)的读取㊁数据码与伪码的异或运算㊁基带信号生成和二进制相移键控(Binary Phase Shift Keying,BPSK)并将调制后的信号发送给信号发射模块㊂信号发射模块负责将信号调制并进行数字滤波,然后将该信号上变频成指定频率,再通过天线发射出去㊂授时模块负责接收当前GPS 系统的时间参数,包括周和周内秒等,使得该伪卫星的内部时间同步GPS 时间㊂晶振负责系统的时钟频率给定,起到参考基准的作用㊂使用压控温补晶振一方面是为了防止硬件运行时温度升高造成时钟频率漂移过大,另一方面是如果晶振受到温度㊁湿度等环境因素影响较大时使用GPS 约束时钟进行时钟频率校准㊂主控STM32和FPGA 之间通过FSMC 进行数据通信;主控STM32和AD9361射频捷变收发器之间通过串行外设接口(Serial Peripheral Interface,SPI)进行数据通信并利用FPGA 进行电平转换;FPGA 与LEA-6T 之间㊁主控STM32与上位机之间都是利用串口协议通信㊂2.2 AD9361射频捷变收发器AD9361射频捷变收发器是一款高性能㊁带宽大㊁可编程㊁支持I /Q 两路㊁高集成度的器件㊂AD9361把射频前端和灵活的混合信号基带部分集为一体,简化硬件设计,其内部逻辑如图2所示㊂图2 AD9361内部逻辑结构㊃361㊃第59卷吴桐,战兴群:基于AD9361射频捷变收发器的GPS 伪卫星设计第2期该伪卫星使用AD9361的原因就是其可编程性强㊁数字分频精确和使用灵活方便,大大简化了电路的硬件结构,免去搭建高速数模转换和上变频电路,减少了电路板复杂程度㊂因为单独搭建数字分频电路实现较为困难,易受干扰而且精度不高㊂相对比,如果不用AD9361,那么发射端就需要单独的高速DAC模块㊁混频滤波模块㊁上变频模块及其外围电路等,硬件结构较为复杂且存在比较严重的高频干扰㊂AD9361得到来自于晶振的时钟信号,然后进行数字分频生成1.023MHz与50Hz两种时钟频率并发送给FPGA用于伪码生成和数据码的读取㊂其fb_clk_p和data_clk_p两路信号一发一收,构成时钟闭环,这使得时钟频率误差降到最小㊂AD9361将由FPGA生成的基带信号进行数字化处理并通过数字滤波器,然后上变频使得信号频率为1575.42MHz并通过天线发射出去㊂AD9361的初始化在主控模块中进行,利用官方给出的初始化结构体分别对AD9361参数㊁接收滤波器㊁发射滤波器进行初始化㊂AD9361参数包括收发频率㊁发射功率㊁通信模式㊁参考时钟频率等㊂收发滤波器里面的通带频率㊁截止频率㊁下降率等参数是由官方提供的AD9361/9364滤波器参数设定软件自动生成,该程序在Matlab中进行㊂2.3 ublox LEA-6T授时模块由于伪卫星工作近似GPS卫星,因此伪卫星的时间系统要与GPS系统同步㊂为了得到GPS系统的时间,该伪卫星使用ublox公司的LEA-6T授时模块进行授时,授时精度20ns㊂较高的授时精度可以使得伪卫星的内部时间更接近于GPS系统的时间,为以后的室内外协同定位打下基础㊂LEA-6T将星历下载后进行解算,以各种协议的形式供用户读取㊂当LEA-6T成功跟踪1颗GPS 卫星时,可以输出GPS当前周内秒;当成功跟踪并解算出至少4颗GPS卫星时,可以输出GPS当前周内数和钟差校正等参数㊂这里面只用到UBX协议中的ID为0×0120和0×0122的两条数据帧,包括了GPS系统的当前周数和周内秒,还有钟差校正参数㊂具体输出哪一帧由ublox官方提供的u-center软件设置㊂数据帧的发送遵循串口通信协议(8位数据位, 1位停止位,无奇偶校验位),设定数据传输的速率为9600b/s㊂读取数据帧在FPGA里通过有限状态机利用数据帧的识别码读取㊂3 伪卫星的信号生成3.1 L1信号的生成该伪卫星模拟的是GPS卫星的L1频段信号,即频率为1575.42MHz,具体信号的产生见图3㊂基准频率10.23MHz由AD9361生成,其他频率在FPGA内进行分频处理㊂L2频段空闲,无信号发射㊂图3 L1信号的生成时钟频率分成三部分,即1.023MHz㊁50Hz㊁1575.42MHz3个频率,分别作为C/A码的生成㊁导航电文的读入㊁上变频的频率㊂C/A码在信号产生模块FPGA生成㊂C/A码的结构见文献[4]㊂该伪卫星中,用户通过上位机指定PRN号,上位机发送给主控模块,再由主控模块设定该伪卫星的PRN 号,然后在FPGA中决定平移等价序列G2i的设置㊂导航电文在主控模块STM32里面生成㊂其中,导航电文中的HOW交接字中与时间相关的参数由ublox提供的周和周内秒表示,第一数据块中的钟差校正参数由ublox提供的钟差校正参数表示[5-6]㊂由于AD9361将高速数模转换㊁射频锁相环㊁上变频等功能合为一体,因此只需在FPGA内将C/A 码和导航电文数据异或,然后根据结果以数字形式生成正弦波和相位差180°的正弦波并发给AD9361,AD9361就可以把该数字正弦波转换为模拟正弦波并上变频至1575.42MHz后发射出去㊂该伪卫星的信号通过AD9361的Q路发射,由于不使用P(Y)码,因此其I路空闲㊂3.2 TDMA技术由于伪卫星的定位信号会带来远近效应问题阻塞接收机[7],因此为了不淹没正常的GPS卫星的信号和其他伪卫星的信号,该伪卫星采用时分多址技术(Time Division Multiple Access,TDMA)㊂为了不影响正常接收伪卫星信号,使用TDMA 技术时,信号的基本结构不做改变㊂根据RTCM-104委员会的相关建议标准,将1ms平均分成11等㊃461㊃电讯技术 2019年份,这样每一份就是90.9μs,每一份中包含93个码片㊂每1ms中,11等份的时间内只有1份有效时间内发射信号,其他时间内无信号发射,这样每11ms 将伪码完整发送一遍[8]㊂该伪卫星TDMA技术的实现在FPGA中进行,降低了伪卫星平均发射功率,不会出现淹没其他实际GPS卫星的信号的问题,而且不会出现丢失伪码的情况㊂由于目前很多关于伪卫星的研究都是没有考虑与室外卫星协同定位的,因此该GPS伪卫星设计时使用TDMA技术,为后续室内外无缝定位的研究打下了基础㊂4 测试结果及分析4.1 时钟分频测试因为伪卫星对时序要求较高,因此必须准确测定并校准系统的时钟频率㊂本次测试没有使用GPS约束时钟进行校准㊂将伪码时钟和数据码时钟通过FPGA引脚引出,使用示波器的频率计测试,得到数据码的频率为50.0000Hz,伪码的频率为1.02300MHz,两个频率都正确㊂4.2 ublox串口数据读取测试FPGA通过串口协议读取LEA-6T发送的数据㊂将天线放置在开阔场景下,给LEA-6T上电后等待一段时间(大约27s),这时基本跟踪上至少4颗GPS卫星,此时再进行串口数据读取行测试㊂将接收到的数据通过FPGA引脚引出,再利用Signal Tap软件测试引脚得到接收到的数据㊂4.3 C/A码生成测试每个GPS卫星都有自己的PRN号,伪卫星亦如此,设定该伪卫星PRN号为28㊂将G1㊁G2㊁G2i通过引脚引出,再利用Signal Tap软件测试FPGA生成的C/A码㊂由于与完整的C/A比较很难实现,因此直接与标准的C/A码的前10码进行比较[9],波形正确,说明结果正确㊂让伪卫星的FPGA只生成Q路C/A码,无导航电文数据,直接发送给AD9361进行上变频㊂将AD9361的Q路通过信号线连接在频谱仪上,可以看到该信号的频谱;或者可以利用Signal Tap软件记录输出信号,并将结果通过Matlab程序生成㊂4.4 BPSK调制与数字正弦波的生成将生成的伪码与数据码异或,根据得到的结果在FPGA内利用直接数字式频率合成器技术(Direct Digital Synthesizer,DDS)生成Q路12位数字正弦波,频率为10.23MHz;I路空闲(测试时使用C/A 验证BPSK设计是否正确)㊂适当调整数字正弦波的幅值,避免出现因模拟器件的工作点位于截止区和击穿区而造成信号失真的情况㊂当伪码和数据码异或结果为0时,输出相位为0°的正弦波;当异或结果为1时,输出相位为180°的正弦波㊂在频谱仪上测量AD9361的输出信号的频谱,如图4所示,频谱仪接收信号正常㊂不使用TDMA 技术时,中心频率漂移绝对值小于5kHz,2MHz带宽能量为-13.39dBm/Hz,功率谱密度为-76.40dBm/Hz,90%能量带宽为2.9000MHz,这一范围的总能量为-12.7dBm,二次谐波幅度为-28.8dBc,三次谐波幅度为-32.4dBc㊂图4 伪卫星信号频谱测试将伪卫星PRN号设定为28并注入固定电文㊂利用捷星广达的中频采集器,可以采集伪卫星发射信号㊂将得到的中频数据文件处理并且将得到的导航电文生成Rinex格式文档,如图5,与设定电文比较无误㊂时域波形用软件接收机处理中频数据文件可以得到,如图6所示㊂利用ublox接收机接收[10],如图7,可以看到接收机已经接收到了PRN号为28的伪卫星信号,说明伪卫星工作正常㊂图5 伪卫星导航电文Rinex格式文档㊃561㊃第59卷吴桐,战兴群:基于AD9361射频捷变收发器的GPS伪卫星设计第2期图6 伪卫星信号波形测试图7 ublox 接收器接收伪卫星信号测试4.5 信号的TDMA 测试在4.4节基础之上,在FPGA 内部实现TDMA 技术,再将FPGA 生成的Q 路信号通过引脚引出并利用Signal Tap 软件测试,一次有效信号的码片测试结果如表1所示㊂其中,码片标号为1~1023并循环标记㊂可以看到一个周期内所有的码片均只出现在一次有效时间段内并被发射出去㊂在频谱仪上测量AD9361的Q 路输出信号的频谱,频谱仪接收信号正常㊂表1 TDMA 模式下的码片测试有效时间段码片开始标号码片结束标号1711632164256325734943504425443535653662876297218722814981590710908100011100170使用TDMA 技术时,中心频率漂移绝对值小于5kHz,2MHz 带宽能量为-57.84dBm /Hz,功率谱密度为-120.80dBm /Hz,90%能量带宽为2.9000MHz,这一范围的总能量为-57.6dBm,二次谐波幅度为-70.0dBc,三次谐波幅度为-76.4dBc,相对于不使用TDMA 技术的信号功率明显下降㊂5 结束语通过对伪卫星的详细测试,可以得到以下结论:(1)使用AD9361射频捷变收发器的确可以简化硬件的结构,无需搭设独立的数模转换电路㊁数字滤波器㊁上变频电路就可以实现基带信号的数模转换㊁滤波并上变频到GPS 系统L1频段频率1575.42MHz 再发射;(2)使用AD9361射频捷变收发器可以准确实现数字变频这一功能,可以生成50MHz㊁1.023MHz 这样的时钟频率;(3)使用TDMA 技术的确可以降低信号发射功率且不会丢失信号所包括的数据;(4)一系列测试结果以及ublox 接收机可以接收到该伪卫星的信号,表明该伪卫星工作正常㊂目前,伪卫星单体基本可以正常工作㊂因此下一步可以利用4个及4个以上的伪卫星进行室内定位的研究,包括时钟同步㊁抗多径以及室内合理伪卫星布局等方面㊂参考文献:[1] COBB H.GPS pseudolite:theory,design,and applications[D].Palo Alto:Stanford University,1997.[2] LEE H,WANG J,RIZOS C.Kinematic positioning with anintergrated GPS /pseudolite /INS[C]//Proceedings of 2nd Symposium on Geodesy for Geotechnical &Structural Ap⁃plications.Berlin:IEEE,2002:314-325.[3] 王亚宾.伪卫星室内独立定位演示验证系统研究和设计[D].上海:上海交通大学,2012:19-32.[4] 谢钢.GPS 原理与接收机设计[M].北京:电子工业出版社,2009:17-27.[5] 王莹,赵伟,宋茂忠.全球定位系统信号模拟中导航电文生成与测试[J].太赫兹科学与电子信息学报,2013,11(3):395-398.[6] 张洪.伪卫星发射机的信号仿真技术[D].长沙:国防科学技术大学,2006:14-24.[7] 刘栩之,战兴群.简单伪卫星系统的原理及构建[J].信息技术,2008(5):128-133.[8] 李源.室内外伪卫星协同定位技术研究[D].上海:上海交通大学,2018:10-17.[9] 李实.GPS 伪卫星的设计和实现[D].上海:上海交通大学,2007:26-61.[10] 戴超,战兴群,徐洪亮.伪卫星硬件设计及实现[J].计算机测量与控制,2013(21):2820-2824.作者简介:吴 桐 男,1994年生于黑龙江哈尔滨,硕士研究生,主要研究方向为伪卫星及其室内定位㊂战兴群 男,1970年生于黑龙江哈尔滨,博士,教授,主要研究方向为卫星导航及组合导航定位㊂㊃661㊃ 电讯技术 2019年。
基于AD9361的雷达干扰信号模拟器设计
实 验 技 术 与 管 理 第37卷 第7期 2020年7月Experimental Technology and Management Vol.37 No.7 Jul. 2020ISSN 1002-4956 CN11-2034/TDOI: 10.16791/ki.sjg.2020.07.024基于AD9361的雷达干扰信号模拟器设计罗勇江，杨腾飞（西安电子科技大学 电子工程学院，陕西 西安 710071）摘 要：本文设计了一种基于AD9361的雷达干扰信号模拟器，利用宽带射频收发器AD9361和FPGA 构建灵活的硬件平台，通过软件无线电的合理设计完成对各种雷达干扰信号的模拟。
从射频收发和基带数据处理角度对雷达干扰信号模拟器进行设计。
射频收发以AD9361为核心，实现射频模拟信号的收发及其与基带数字信号之间的转换功能；基带数据处理以FPGA 为核心产生多种基带雷达干扰信号，并完成对AD9361的控制。
测试结果表明，该模拟器可成功产生多种常见雷达干扰信号，为雷达和雷达对抗以及相关专业学生的教学和实验提供了良好的实验环境。
关键词：软件无线电；AD9361；FPGA ；雷达干扰信号中图分类号：TN974 文献标识码：A 文章编号：1002-4956(2020)07-0105-05Design of radar jamming signal simulator based on AD9361LUO Yongjiang, YANG Tengfei(School of Electronic Engineering, Xidian University, Xi’an 710071, China)Abstract: A radar jamming signal simulator based on AD9361 is designed. The simulator uses a wideband RF transceiver AD9361 and FPGA to establish a flexible hardware platform and complete the simulation of various radar interference signals through the rational design of software radio. The radar jamming signal simulator is designed from the perspective of RF transceiver and baseband data processing. The RF transceiver uses AD9361 as the core, which realizes the transmission and reception of RF analog signals and the conversion function between them and the baseband digital signals. The baseband data processing uses FPGA as the core to generate a variety of baseband radar interference signals and control the AD9361. The test results show that the simulator can successfully realize a variety of common radar jamming signals, and can provide a good experimental environment for the teaching and experiment of radar and radar countermeasures as well as for the students of related majors. Key words: software radio; AD9361; FPGA; radar jamming signal在现代战争中，电子对抗已经成为一种重要的作战方式，雷达对抗又是电子对抗的主要组成部分之一，在现代电子对抗中有着不可替代的地位。
基于AD9361的零中频发射前端的研究与设计
设计应用技术的零中频发射前端的研究与设计李世博（中国空空导弹研究院，河南洛阳当前主流的遥测发射机普遍使用超外差体制结构，而零中频结构可以将模拟基带信号直接上变频到射频（Radio Frequency，RF）信号，相对于超外差结构更简单、更适合小型化。
基于款可编程、可配置的数字化零中频射频发射前端，开展相关研究与设计工作。
所构建的零中频发射前端性能优良，AD9361；零中频；射频捷变收发器；遥测Research and Design of a RF Front-End of Zero-IF Modulation Based on AD9361LI Shibo(Chinese Academy of Air-to-air Missiles, LuoyangAbstract: At present, the mainstream telemetry transmitters generally use the ultra off-frame structure, and the Zero-IF structure can convert the analog baseband signal directly to the Radio Frequency(RF) signal, compared with the ultra off-frame structure is simpler and more suitable for miniaturization. In this paper, a programmable and configurable图1 AD9361功能框图· ４９ ·的频率范围和通道带宽完全覆盖本文零中频发射前端的实际工作频点和信号带宽，且全工况工作条件下的噪声系数也满足零中频发射前端的设12位数模转换器，有效降低了发射前端对模拟滤波器的性能的发射前端设计能够实现行业最Error Vector Magnitude，，可以为外部功率放大器零中频发射前端的主要功能是对脉冲编码调制）信号进行脉冲成型、经射频收发器、所示。
基于AD9361的无线电通信应用分析
基于AD9361的无线电通信应用分析作者：李珊珊来源：《航空维修与工程》2022年第08期摘要：为满足当前无线电通信领域高调制精度和低噪声的需要，在充分分析AD9361芯片在无线电通信典型应用场景、工作原理和实现方法的基础上，介绍了一种基于AD9361的通信平台设计方法，可实现70MHz～6GHz频率范围信号的双发双收，对于其他无线电通信平台的设计与开发具有重要的借鉴意义与参考价值。
关键词：AD9361；无线电通信；FPGAKeywords：AD9361；wireless communication；FPGA软件无线电的出现解决了传统通信技术中因以硬件为主导致的不灵活、体积大、设计复杂等难题，以软件替代硬件功能的方式，为通信领域的技术发展带来了一次具有跨时代意义的革命。
AD9361射频捷变收发器作为一款面向多种可编程无线电应用的专用芯片，因在性能、集成度、寬带性能和灵活性等方面的领先优势，已在多类设备中得到广泛应用。
本文以AD9361射频捷变收发器作为无线电通信核心的应用场所，介绍一种通过上位机发送控制命令给FPGA 进而控制AD9361的无线电通信平台的设计思路。
1 AD9361工作原理AD9361射频捷变收发器是一款具有高性能、高集成度、良好的可编程性和宽带能力的芯片，器件中集成了模数转换器、数模转换器、混合信号的基带部分、射频前端、频率合成器和直接变频接收器，使设计简单可行。
AD9361工作在70MHz～6.0GHz频段，涵盖了大部分特许执照和免执照频段，支持200kHz～56MHz的通道带宽。
器件含有两路独立的发送器和接收器，每个接收器具备自动增益控制、直流失调校正、正交校正和数字滤波功能。
1.1 接收器接收器负责射频信号的接收，并将射频信号转换成基带处理器可使用的数字信号。
通过低噪声放大器、混频器、跨阻放大器、单级低通滤波器、三阶巴特沃斯低通滤波器、模数转换器、半代滤波器和可编程多相FIR滤波器，将接收到的射频信号下变频为IQ两路基带信号。
应用于宽带收发器AD9361的射频信号预选电路研究和设计
应用于宽带收发器AD9361的射频信号预选电路研究和设计蔡元存;刘良涛;官超;刘双江
【期刊名称】《中国无线电》
【年(卷),期】2022()12
【摘要】AD9361是一款高性能的零中频射频收发芯片。
本文首先介绍了
AD9361的基本结构和主要性能指标,阐述了其作为信号监测接收机的不足之处,即其方波本振问题,并针对该问题提出了一种小体积低成本的射频信号预选电路方案予以解决。
通过对基于该方案的实际电路测试,证明所设计的射频信号预选电路达到设计目的,具有一定的实际应用价值。
【总页数】3页(P68-70)
【作者】蔡元存;刘良涛;官超;刘双江
【作者单位】成都华日通讯技术股份有限公司
【正文语种】中文
【中图分类】TN9
【相关文献】
1.ADI公司推出第二代Othello(R)射频收发器用于3G TD-SCDMA无线手机——新的CMOS射频收发器增加双频带和支持HSDPA功能,并且无需昂贵的声表面波滤波器,简化了3G射频设计
2.超宽带系统CMOS全集成射频收发器设计
3.基于AD9361射频捷变收发器的GPS伪卫星设计
4.adence、IBM以及广晟微电子公司联合推出领先的SCDMA／GSM射频集成电路（RFIC）收发器——该双模收发
器专为中国不断增长的SCDMA无线市场而开发5.信号分析仪中宽带预选器的设计
因版权原因，仅展示原文概要，查看原文内容请购买。
一种基于AD9266和AD9361的卫星中频信道设计
作者简介:宋颖(1987 ),男,江苏盐城人,工程师,硕士;研究方向:卫星通信技术㊂∗通信作者:朱小流(1980 ),男,河南焦作人,高级工程师,本科;研究方向:卫星通信技术㊂中频信道设计宋㊀颖,朱小流∗(南京熊猫汉达科技有限公司,江苏㊀南京㊀210000)摘㊀要:针对当今卫星通信高集成度和低功耗的需求,文章基于高性能AD 采样芯片AD9266,配合多级放大滤波电路,实现了高灵敏度㊁宽动态范围的卫星中频信道下行接收方案,并基于高性能的AD /DA 芯片AD9361的上行发送通道,结合合适的增益控制和滤波电路,实现了大信号㊁宽电平范围的卫星中频信道上行发送方案㊂关键词:AD9266;AD9361;卫星中频信道1㊀应用背景随着卫星通信技术发展,对设备的体积㊁功耗㊁集成化程度要求越来越苛刻,这必然需要在一个较小的空间同时实现中频下行接收通道和中频上行发送通道,完成AD /DA 的转换;进行数字信号处理,并完成与外部设备的通信交互㊂由于数字电路 0/1 跳变的特性,随着处理频率的提高,其对模拟信号电路的影响越来越大,且不可忽略[1-2]㊂在设计模拟中频通道时,必须采取保护措施,屏蔽来自数字电路的干扰;或采取合理的设计,增强模拟电路自身的抗干扰能力㊂2㊀设计实现本设计可分为中频下行接收通道㊁中频上行发送通道㊁AD /DA 转换电路3部分组成㊂2.1㊀中频下行接收通道能力(1)中心频率:2180~2200MHz,步进100Hz㊂(2)信号带宽:30kHz㊂(3)输入电平:-100~-70dBm㊂2.2㊀中频上行发送通道能力(1)中心频率:1970~2010MHz,步进100Hz㊂(2)输出电平:-15~-15dBm㊂(3)相位噪声:ɤ-60dBc /@100Hz;ɤ-70dBc /@1kHz;ɤ-80dBc /@10kHz;ɤ-90dBc /@100kHz㊂(4)输出杂散:ɤ-70dBc㊂(5)载波泄露:ɤ-40dBc㊂ 2.3㊀AD /DA 转换电路A /D 转换电路由高性能的AD 芯片AD9266实现,D /A 转换由芯片AD9361实现㊂AD9361既能实现A /D 转换,又能实现D /A 转换,但本设计中只使用其D /A 转换部分功能㊂这是由于AD9361的下行接收滤波带宽只有200kHz,而本设中下行接收信号带宽为30kHz,未减小数字信号处理的难度,故未使用AD9361设计下行接收通道㊂本设计在有限的空间内,同时实现了高灵敏度㊁大动态范围的下行接收通道和具有高质量相位噪声㊁杂散㊁载波泄露性能的上行发送通道㊂最小接收电平 -100dBm 和最大输出电平 +15dBm 之间的电平差达 115dBm ㊂这使得本设计具有更广泛的应用范围,可以应用在多种卫星通信环境中,同时也增加了设计的难度㊂3㊀方案原理3.1㊀下行接收通道下行接收通道采用超外差架构技术,主要由放大器㊁数控衰减器㊁混频器㊁锁相本振源㊁声表面滤波器㊁中频放大器和低通滤波器等部分组成[3]㊂来自射频前端组件输入的中频信号,经过放大和滤波后,通过混频器将其搬移至70MHz 处,滤波器带宽为30kHz㊂由于单个声表面滤波器抑制带外干扰能力有限,在本设计中采用了两级级联声表面滤波器抑制带外干扰;混频后通过晶体滤波器和低通滤波器共同抑制本振信号泄露信号和其他干扰噪声;最后经过自动增益控制AGC 电路调整后,将70MHz 低中频信号传送至AD9266转换成数字信号,发送给基带FPGA㊁CPU 等处理㊂下行接收通道方案设计如图1所示㊂图1 下行接收通道方案原理第19期2020年10月无线互联科技㊃通信观察No.19October,2020㊀㊀由于下行接收通道的输入信号最低只有 -100dBm ,因此必须经过足够的放大处理,才能被A /D 转换芯片AD9266处理㊂如果采用一级放大电路,放大倍数必然很大,容易造成自激,故在本设计中采用了多级级联放大滤波的方案,且在硬件设计中每级均用屏蔽罩盖住,以阻止本级电路向外的辐射电磁干扰,并屏蔽外部电磁辐射干扰㊂在上图中每个框均为一级,每级均用屏蔽罩盖住;在混频前有两级,混频后有3级㊂下行接收通道的增益分配如图2所示㊂图2㊀下行接收通道增益分配3.2㊀上行发送通道上行发送通道采用零中频方案,即基带直接调制至中频工作频点,主要由AD9361㊁声表面滤波器㊁放大器和可控衰减器组成㊂AD9361是一款优秀的数模转换芯片,其上行通道中集成了放大器㊁高性能锁相环和IQ 调制/解调器,这无疑减小了设计的复杂度和印制板布局空间需求㊂声表面滤波器用于滤除中频信号带外干扰,使得发送的信号更纯净㊂数控衰减器用于调整发送信号的电平大小㊂上行发送通道方案设计如图3所示㊂图3㊀上行发送通道设计方案㊀㊀因为AD9361集成了小数N 分频锁相环,IQ 调制/解调等功能,因此其电路比下行接收通道简洁得多㊂但是仍然不能忽视最大发送电平 +15dBm 这一指标㊂首先,最大发送电平信号易干扰具有高灵敏度的下行小信号接收通道;其次,要满足这么大的发送电平,必然需要高增益的发送器,处理不好,易产生自激㊂在本设计中上行发送通道采用三级级联放大滤波结构,每级均用屏蔽罩盖住,减少辐射和干扰㊂上行发送通道增益分配如图4所示㊂图4㊀上行发送通道增益分配4㊀结语本文只给出了一路下行接收通道和一路上行通道的设计方案,但该方案的适用范围不仅限于一收一发的应用㊂在实际应用中,采用本设计方案,在190mm ˑ140mm 的印制板上同时实现了3路下行通道和2路上行通道,并具有高速的FPGA,CPU 数字信号处理电路㊂[参考文献][1]张辉,曹丽娜.现代通信原理与技术[M].西安:西安电子科技大学出版社,2013.[2]MITRA S K.数字信号处理[M].余翔宇,译.北京:电子工业出版社,2018.[3]童诗白,华成英.模拟电子技术基础[M].北京:清华大学出版社,2005.(编辑㊀王雪芬)Design of AD9266and AD9361-based satellite medium frequency channel Song Ying,Zhu Xiaoliu ∗(Nanjing Panda Handa Technology Co.Ltd.,Nanjing 210000,China)Abstract :In view of the demand of high integration and low power consumption of satellite communication,this paper designs a downlink receiving scheme of satellite intermediate frequency channel based on high performance AD sampling chip AD9266,multistage amplifier filter circuit,and a uplink transmission scheme of satellite intermediate frequency channel with large signal and wide level range based on high performance AD /DA chip AD9361.Key words :AD9266;AD9361;satellite intermediate frequency channel。
轻小型无辅助星载北斗短报文通信机应用及工程实现研究
轻小型无辅助星载北斗短报文通信机应用及工程实现研究纪春国中国科学院微小卫星创新研究院 上海 200000摘 要 针对当前星载北斗短报文通信机体积大、需要辅助捕获的问题及高可靠性的需求，本文提出了一种基于AD9361结合FPGA，并通过主备冷备份、热备双通道完成北斗短报通信机的设计，利用反熔丝FPGA充当SRAM型FPGA、AD9361的监控刷新提高系统可靠性，采用码、载波双并行搜索的快速捕获策略，解决了航天产品由于单点导致可靠性下降及高灵敏度大多普勒下的快速捕获难题，从而有效提高了通信机运行的稳健性。
研究成果可为相关应用与研究提供参考。
关键词 星载北斗短报文通信机；设计；轻小型；无辅助；捕获；加载；跟踪Application and Engineering Realization Research of Light and Small Satellite Auxiliary-free Spaceborne Beidou Short Message CommunicatorJi Chun-guoInnovation Academy for Microsatellites, Chinese Academy of Sciences, Shanghai 200000, ChinaAbstract In view of the problems of large volume, auxiliary acquisition and high reliability requirement of the current spaceborne Beidou short message communicator, this article proposes a design of Beidou short message communicator based on AD9361 combined with FPGA and through the dual channels of active and standby cold backup and hot standby. The anti-fuse FPGA is used as the monitoring refresh of SRAM FPGA and AD9361 to improve the system reliability. The fast acquisition strategy of code-carrier dual parallel search solves the problems of reliability degradation of aerospace products due to single point and fast acquisition problem under high sensitivity and large Doppler, so as to effectively improve the robustness of the operation of the communication machine. The research results can provide reference for related application and research.Key words spaceborne Beidou short message communicator; design; light and small type; auxiliary-free; capture; load; track引言星载北斗短报文通信机是面向卫星应用，利用北斗短报文系统的双向通道，形成全球信息传输的双向链路，实现卫星观测数据实时回传、控制信息动态上注等功能，使卫星具备超视距监测与控制能力[1]。
【CN209606513U】一种基于AD9361多路频谱分析嵌入式硬件平台【专利】
(19)中华人民共和国国家知识产权局(12)实用新型专利(10)授权公告号 (45)授权公告日 (21)申请号 201920277064.4(22)申请日 2019.03.06(73)专利权人 张更新地址 江苏省南京市秦淮区标营1号3幢1403室(72)发明人 张更新 (51)Int.Cl.G01R 23/167(2006.01)(54)实用新型名称一种基于AD9361多路频谱分析嵌入式硬件平台(57)摘要本实用新型公开了一种基于AD9361多路频谱分析嵌入式硬件平台，属于集成电路领域,信号处理开发平台采用GPPA技术，可同时对输入平台多路信号进行频谱分析。
本板卡采用赛灵思Zynq -7000系列All Programmable SoC （基于双核ARM+FPGA架构）处理芯片，完成系统控制；外加资源丰富的Kintex -7系列高性能FPGA完成基带信号及接口处理功能；采用ADI公司高性能收发器AD9361芯片实现射频及基带前端处理功能。
平台具有丰富的硬件资源，包括三组射频收发通道，充足的基带处理资源（Zynq+FPGA），丰富的外设及接口，为上层软件数据分析提供频谱数据，是一款具备多通道频谱信号处理能力、高性能及可扩展性强的频谱分析处理硬件平台。
权利要求书1页 说明书4页 附图4页CN 209606513 U 2019.11.08C N 209606513U权 利 要 求 书1/1页CN 209606513 U1.一种基于AD9361多路频谱分析嵌入式硬件平台，其特征在于：包含射频输入输出接口、信号阻抗匹配模块、射频及基带前端处理模块、时钟模块、基带与接口处理模块、控制模块、外围设备接口模块、供电模块；射频信号通过射频输入输出接口将射频信号传输至信号阻抗匹配模块进行信号阻抗匹配，减小信号传输损耗；信号阻抗匹配模块将信号阻抗匹配过的射频信号传输至射频及基带前端处理模块对射频信号进行信号放大、滤波、变频、模数转换；射频及基带前端处理模块处理后的射频信号传输至基带信号及接口处理模块，用于实现基于FFT算法的频谱分析处理，以及数字信号ADC控制，数据缓存，FFT帧加窗处理，数字滤波；时钟模块与控制模块连接，用于为平台各模块功能芯片提供参考时钟；外围设备接口模块与控制模块连接，用于对外数据交互，外设桥接，数据存储；供电模块与控制模块连接，用于平台模块工作供电。
基于FPGA配置的AD9361处理器应用方法研究
基于FPGA配置的AD9361处理器应用方法研究设计基于AD9361的星载通信处理器前期验证系统架构，实现了基于FPGA 的AD9361寄存器配置方法，并且通过测试验证了方法的可行性和适用性。
标签：AD9361；星载处理载荷；FPGA配置1 概述隨着通信卫星的发展，对卫星通信的抗干扰和多用户接入能力、卫星星上处理能力以及处理算法提出了更高的要求。
为提高产品的市场竞争力，一方面需要提前对处理器协议和算法进行充分验证，在保证产品的性能和可靠性的基础上，缩短研制周期，降低设计风险；另一方面需在较短的时间内对算法进行更改验证，以满足用户日趋复杂的需求，降低研发成本。
现阶段，大多数软件无线电平台利用离散器件进行搭建，然而其功耗大，系统成本高，需要设计人员有很丰富的硬件设计和射频信号处理经验。
目前，星载处理协议变化多样、用户需求不断更新，为了缩短开发周期，降低设计成本，传统的软件无线电设计方案不能够满足要求。
ADI公司的AD9361集成射频捷变收发器，具有很强的可编程性和宽带能力，器件集RF前端与灵活的混合信号基带部分为一体，集成频率合成器，为处理器提供可配置数字接口，简化了设计的导入。
将AD9361应用于星载通信处理有效载荷的设计验证能够满足目前设计变化的需求。
2 AD9361介绍AD9361为10mm×10mm，144球芯片级封装，球栅阵列（CSP_BGA），它是面向3G和4G基站应用的高性能高集成度的射频（RF）捷变收发器（Agile Transceiver），集成了12位ADC和DAC，支持TDD和FDD[1]。
其两个独立的直接转换接收器具有先进的噪声系数和线性度，可实现高调制精度与超低噪音。
每个接收器（RX）子系统包括独立的自动增益控制（AGC）、DC偏移校正、正交校正、数字滤波，从而减轻了数字基带的负担。
AD9361还具有可以从外部控制的，灵活的手动增益模式（MGC）。
每个通道有两个高动态范围ADC，可将接收到的I和Q信号数字化，并通过可配置的抽取滤波器和128抽头有限脉冲响应（FIR）滤波器，产生一个12位的输出信号（采样率可配置）。
基于射频捷变频收发器AD9361的软件定义无线电解决方案
基于射频捷变频收发器AD9361的软件定义无线电解决方案AD9361是一款用于SDR架构的高性能、高度集成的RF收发器IC，适合无线通信基础设施、防务电子系统、RF测试设备和仪器，以及通用软件定义无线电平台等应用。
该器件的高度可编程性和宽带能力使其成为多种收发器应用的理想选择。
该器件集RF前端与灵活的混合信号基带部分为一体，集成频率合成器，为处理器或FPGA提供可配置数字接口，从而简化设计导入。
AD9361芯片工作频率范围为70 MHz至6 GHz，涵盖大部分特许执照和免执照频段，通过对AD9361 IC编程可改变采样速率、数字滤波器和抽取参数，使该芯片支持的通道带宽范围为低于200 kHz至56 MHz。
IC特性• 单芯片上的完整双通道集成式宽带收发器• 可调谐频段：70 MHz至6.0 GHz；200 kHz至56 MHz(通道带宽)• 出色的接收器灵敏度，噪声系数小于2.5 dB• 高线性度宽带发射机：• Tx EVM: ≤−40 dB• Tx噪声：≤−157 dBm/Hz(噪底)• Tx监控器动态范围：≥66 dB(1 dB精度)• 集成小数N分频频率合成器，本振(LO)步长最大值为2.5 Hz• 提供完整的集成式电源解决方案：ADP5040应用• 通用设计，适合任意软件定义无线电应用• MIMO无线电•点对点通信系统• 毫微微蜂窝/微微蜂窝/微蜂窝基站• Wi-Fi• ISM• 军用/航空航天• 公共安全• 智能电网AD9361是ADI的可编程2 × 2集成式收发器解决方案，频率范围为70 MHz至6.0 GHz 这款灵活的高性能IC采用AD-FMCOMMS2-EBZ板，可无缝连接Xilinx FPGA开发平台，方便进行快速SDR原型制作和系统开发。
AD-FMCOMMS2-EBZ RF快速开发板采用AD9361宽带收发器ICAD-FMCOMMS2-EBZ快速开发和原型制作板是一款高速模拟模块产品，内置AD9361，可无缝连接Xilinx FPGA开发平台生态系统并在系统中工作。
对基于AD9361的宽带无线通信平台研发分析
对基于 AD9361的宽带无线通信平台研发分析摘要：为解决传统通信平台设计中硬件依赖大、研发成本高的问题，提升系统集成度和适用性，本文引入AD9361芯片，对宽带无线通信平台进行设计研发，在简要阐述AD9361优势性能的基础上，详细介绍了系统架构、芯片选型、接口电路等步骤思路。
经过分析发现，系统具备较强的自动增益功能，可编程形式的融入还能适应多种配置需求，有助于缩短开发周期，扩大适用范围。
关键词：AD9361芯片；宽带平台；无线通信前言：在市场经济推动、产业升级优化的背景下，我国宽带通信工程事业迎来发展新契机，设备功能更加完善、技术体系更加成熟，相关的系统平台也愈发复杂，带动区域经济增长的同时，很多设计、运行方面的问题也逐渐暴露出来。
比如通信对硬件依赖较大，调制调解过程需要以电路为依托，硬件开发周期长、研发费用高等，亟需引入新型设计思路，对无线通信平台进行优化设计。
1 AD9361性能概述AD9361具有鲜明的集成性、灵活性特征，集成了频率合成器，配置了数字滤波器、数字处理模块、自动增益控制模块等。
设计时可以根据情况更改优化寄存器参数，实现针对化的控制和调整。
AD9361工作环节，数字信号送入基带处理，结束后进入FIR滤波器，完成速率变换和滤波处理，继而进入DAC（数模转换器）模块开展AD转换，下层的I路信号、Q路信号负责接收转换后的模拟信号，并进一步开展滤波操作，完成后送入放大器、混频器中进行变频、整形，完成最后的信号发射。
2基于AD9361的宽带通信平台研发设计2.1系统架构设计综合通信需求以及AD9361性能特征后，将宽带通信平台分为3个不同部分，其中PS端（Processing System，处理系统）主要负责存储配置信息、链路协议等，支持参数配置修改需求；PL端（Programmable Logic，可编程逻辑）主要承担数据接收、发送职能，并在FPGA（Field-Programmable Gate Array，现场可编程门阵列）的帮助下，对数据进行优化处理，模块上、下层联系分别依托于总线和SPI（Serial Peripheral Interface，串行外设接口）电路。
基于AD9361的中频幅相误差自校准方法
基于AD9361的中频幅相误差自校准方法
董国英;范明慧;彭澎;陈宇贤;林加涛
【期刊名称】《制导与引信》
【年(卷),期】2022(43)3
【摘要】基于AD9361实现的中频多输入多输出(MIMO)通信系统中,由于多芯片间本振锁定时存在随机相位差,且经过滤波及模数/数模转换等处理,导致多通道间存在幅相误差。
针对该问题提出一种收发通道幅相误差自校准方法。
该方法通过选择一定长度的采样数据,对其进行快速傅里叶变换(FFT),并进行幅相误差估计,可以方便快捷地实现通道间幅度相位误差的自动校准,且校准精度高,信噪比性能好。
校准后通道间一致性较好,从而保证了后续波束成形的方向图性能。
【总页数】6页(P43-48)
【作者】董国英;范明慧;彭澎;陈宇贤;林加涛
【作者单位】上海无线电设备研究所
【正文语种】中文
【中图分类】TN914.42
【相关文献】
1.双基地高频地波SIAR通道幅相误差的自校准方法
2.子阵级DBF体制天线幅相误差校准方法
3.星载功率动态分配网络幅相误差校准方法
4.天地波混合组网高频超视距雷达阵列幅相误差的校准方法
5.一种改善相控阵雷达收发通道幅相误差的校准方法
因版权原因，仅展示原文概要，查看原文内容请购买。
基于AD9361星载USB测控接收设备设计
基于AD9361星载USB测控接收设备设计
何林飞;李晓飞;韩俊博
【期刊名称】《电讯技术》
【年(卷),期】2024(64)5
【摘要】针对星载统一S频段(Unified S-band,USB)测控应答机遥控接收高动态问题,提出了一种USB接收设备的设计方法。
该方法基于AD9361+现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)硬件平台,采用并行+串行快速傅里叶变换(Fast Fourier Transform,FFT)实现信号载波频率捕获,载波环路使用2阶锁频环(Frequency Lock Loop,FLL)辅助3阶锁相环(Phase Lock Loop,PLL)环路进行跟踪,遥控副载波环路采用2阶PLL环进行跟踪。
对方法的可行性进行了理论推导,使用Matlab进行仿真,结果表明该方法可以满足多普勒动态不小于32 kHz/s下遥控数据解调要求。
【总页数】7页(P778-784)
【作者】何林飞;李晓飞;韩俊博
【作者单位】天津讯联科技有限公司
【正文语种】中文
【中图分类】V556.1;TN927
【相关文献】
1.基于ZYNQ-7000的星载双模卫星导航接收机设计与实现
2.基于COTS SoC的星载微型GNSS接收机硬件设计
3.一种基于星载GNSS接收机的高轨卫星自主导
航滤波算法4.基于Aloha的单颗星载ADS-B接收机监视性能分析5.一种基于参数控制的低轨星载接收机载波跟踪算法
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于AD9361的北斗接收机终端性能评估方法研究
基于AD9361的北斗接收机终端性能评估方法研究
摘要：
随着北斗导航卫星系统的不断发展与完善，北斗接收机终端的性能评估成为了一项重要的研究课题。
本文针对基于AD9361
的北斗接收机终端进行了性能评估方法的研究。
首先介绍了北斗导航卫星系统的基本原理和AD9361芯片的特点。
然后，针
对北斗接收机终端的性能评估指标，提出了一种基于信噪比测试和误差向量幅度测试的综合评估方法。
最后，进行了实验验证，并对结果进行了分析和讨论。
关键词：北斗导航卫星系统；AD9361芯片；性能评估；
信噪比测试；误差向量幅度测试
1. 引言
北斗导航卫星系统是我国自主研发的全球导航卫星定位系统，广泛应用于民用和军事领域。
北斗接收机终端是北斗系统中至关重要的组成部分，其性能的稳定和可靠直接影响到整个导航定位系统的性能。
2. 北斗导航卫星系统的基本原理和AD9361芯片的特点
北斗导航卫星系统由一组卫星组成，通过卫星与地面终端的通信实现位置和时间的测量。
AD9361芯片是一种用于射频收发
应用的集成芯片，具有频率范围广、灵敏度高、功耗低等特点。
3. 北斗接收机终端性能评估指标
北斗接收机终端的性能评估指标主要包括接收灵敏度、误码率、工作范围等。
本文重点研究了信噪比和误差向量幅度这两个指标。
4. 基于信噪比测试的终端性能评估方法
信噪比是衡量接收机性能的重要指标之一，本文提出了一种基于信噪比测试的终端性能评估方法。
通过加载不同信号强度的干扰信号，测量输出信号的噪声功率和所需信号功率，计算信噪比指标。
5. 基于误差向量幅度测试的终端性能评估方法
误差向量幅度是衡量接收机解调性能的重要指标之一，本文提出了一种基于误差向量幅度测试的终端性能评估方法。
通过发送特定的测试信号，对接收到的信号进行解调和解调，计算误差向量幅度。
6. 实验验证和结果分析
利用实验平台搭建了基于AD9361的北斗接收机终端，并进行
了相关的性能评估测试。
实验结果表明，所提出的综合评估方法能够有效评估北斗接收机终端的性能。
7. 结论与展望
本文针对基于AD9361的北斗接收机终端进行了性能评估方法
的研究，提出了一种综合评估方法，并进行了实验验证。
通过对实验结果的分析和讨论，发现所提出的方法相对准确地评估了北斗接收机终端的性能。
然而，由于时间和资源的限制，本文的研究还存在一定的局限性，未来还可以进一步探究和改进。
通过对基于AD9361的北斗接收机终端的性能评估方法的
研究和实验验证，本文提出了一种综合评估方法。
该方法基于信噪比和误差向量幅度这两个重要指标，通过加载不同信号强度的干扰信号和发送特定的测试信号，测量输出信号的噪声功率、所需信号功率和误差向量幅度，从而准确评估了北斗接收机终端的性能。
实验结果表明，所提出的方法能够有效评估北斗接收机终端的性能，为进一步改进北斗接收机终端提供了有效的参考。
然而，本文的研究仍存在一定的局限性，未来研究可以进一步探究和改进评估方法，以提高评估的准确性和可靠性。
同时，还可以拓展研究范围，探索其他性能评估指标和方法，以满足不同应用场景的需求。