新半导体工艺制程教程方法

BiCMOS
TTL
IIL
ECL/CML
一
双极型工艺：
A 在每个器件间要做隔离区（PN结隔离、全介质 隔离及PN结、介质混合隔离） ECL （非饱和型） （不掺金） 、TTL/DTL （饱 和型） 、STTL （饱和型）
B 在元器件间自然隔离 IIL（饱和型）
二
MOS IC 工艺： 是根据栅工艺分类 A 铝栅工艺 B 硅栅工艺 其他分类 1 、（根据沟道） PMOS、NMOS、CMOS 2 、（根据负载元件）E/R、E/E、E/D
半导体制造过程
前段（Front End）制程---前工序
半导体制造对环境的要求
主要污染源：灰尘颗粒、重金属离子、
有机物残留物和钠离子等轻金属离子。 超净间：洁净等级主要由 灰尘颗粒数/m3
0.1µm 1级 35 10 级 350 100级 NA 1000级 NA 0.2µm 0.3µm 0.5µm 7.5 3 1 75 30 10 750 300 100 NA NA 1000 5.0µm NA NA NA 7
3.硅片（Wafer）的形成过程
多晶硅的提炼 拉单晶棒
切片 磨片倒角
刻蚀
研磨、抛光 清洗 检查
在使用硅材料之前用过锗做为衬底 Si Ge锗 是四族元素 硅14=2-8-4 ~ 锗32=2-8-18-4 ？ 选择硅作为半导体的主要材料主要依据以下四个理由： 1. 硅的丰裕度 硅是地球上第二丰富的元素，占到地壳成分的25% 2. 硅有更高的 溶化温度 允许更宽的 工艺容限 硅熔点：1412°C 锗熔点：937°C 3. 更宽的工作温度范围 4. 二氧化硅的自然生成 硅可以提纯到半导体制造所需要的足够高的纯度 并且消耗更低的成本 另一个原因是，硅可容易形成SiO2，而SiO2是高质量 稳定的绝缘材料，可以在生产工艺中起到介质的作用
硅是4 价元素 价层价电子为4个 掺入 V 族元素-- 磷P、砷As、锑Sb 价层中价电子为5个与硅原子结合多出1个价电子 成为导电电子，带负电，形成N型硅： 掺入 III族元素-- 硼B 、镓Ga 价层中价电子为3个而与硅原子结合后少一个价电 子产生一个空穴，带负电，形成P型硅： PN结：
2000 1992 1965 1975 1981 1987
50mm 100mm 125mm 150mm 2′ 4′ 5′ 6′ 8′
200mm 12′
300mm
在国内也不是很普及。
不同尺寸的硅片—从开始生产 —到生产高峰 — 再到逐步淘汰的生命周期
100mm 1975年 150mm 14年 1983年 200mm 20年 1987年 300mm 1995年 10年 1984年 20年 20年？ 在美国已经淘汰 1997年 2003年 30年 2007年 2017年 40年 40年 2035年？
20世纪60年代： 工艺技术
20世纪70年代： 竞争
20世纪80年代： 自动化 20世纪90年代： 批量生产 21世纪： 器件进入规模时代和智能时代
半导体制造分为
前道工序（Front End）制程
晶圆处理制程（Wafer Fabrication； 简称 Wafer Fab） 管芯中测（Wafer Probe）； 中测直流参数测试 “在整个加工过程中每一步都含各种测试” 后道工序（Back End） 制程 封装（Packaging） 成测（Initial Test and Final Test） 成测交、直流参数测试
AL
P
P+
P硼扩散
P+隔离 N-epi N外延层
N型埋层 N+-BL
P-SUB P型衬底
光刻工艺简介：
光刻的本质是把临时电路结构复制到以后要进行 刻蚀和离子注入的硅片上。 首先制作铬版掩膜版。 采用光刻胶-聚合可溶解物 负性光刻胶-曝光后变得不可溶解，并硬化 正性光刻胶-曝光后变得在显影液中可软化并溶解 光刻工艺分八个步骤： 制作氧化层—旋转涂胶—前烘90-100°30秒— 对准曝光—曝光后烘烤100-110°—显影— 坚膜烘烤120-140°—显影检查
4.1 提高芯片性能和集成度
4.1.1 关键尺寸（CD）
特征尺寸的过去与将来的技术节点
1988 1992 1995 1997 1999 2001 2002 2005 CD (µm ) 1.0 0.5
现在已经进入 纳米时代
0.35 0.25
0.18
0.15
0.13 0.10
接触孔
1 毫米(mm) = 1 000 微米( µm ) 1 微米( µm ) = 1000 纳米(nm)
二、中测
生产过程中经常要对各种样片（陪片）进行测试。 经过Wafer Fab制程后，硅片上形成数千上万个电 路，一般称之为管芯或晶粒(Die)。在一般情形下，同 一片硅片上制作相同的器件，但是也有可能在同一片 晶圆上制作不同规格的产品。 制作完成的硅片必须使用探针台对所有管芯进行 100%的直流参数测试，以测试其电气特性。不合格 管芯将会被打上记号(Ink Dot），可以用磁性墨水， 最后经过划片分离后吸走。此程序即称之为晶圆测试 制程（Wafer Probe）。然后将管芯分割成独立的管 芯去做最后的封装。
相 对 值
1
器件尺寸
LSI
10
-2
VLSI
价格
10
-4
10美元=1晶体管
-6
ULSI
10
10美元=IG U盘
IG U盘 =？ 管子
10
-8
10
-10 1930 1940 1950 1960 1970 1980 1990 2000 年度
半导体芯片价格降低
5. 电子时代的划分
20世纪50年代： 晶体管技术
双极型集成电路 和MOS集成电路优缺点
双极型集成电路 中等速度、驱动能力强、模拟精度高、 但功耗比较大 ECL驱动电流更大 CMOS集成电路
静态功耗低、电源电压范围宽、宽的输出电压幅度 （无阈值损失），具有高速度、高密度潜力；可与 TTL电路兼容。
但电流驱动能力低 查参数手册可以对比
三
Bi-CMOS工艺：
半导体工艺制程
一. 二. 三.
半导体相关知识 半导体前工序介绍 半导体后工序介绍

1.
半导体相关知识
1. 集成时代的开始
从晶体管的发明到 大规模集成电路的广泛使用 经过了六十年发展 晶体管（1947年）—大规模集成电路（ULSI） 大于1KK百万以上
2. 硅片尺寸的演化
随着IC规模的增大，管芯面积也急速增大，迫使要 采用大直径硅片，以提高产能。 84年以前使用1寸 2寸 90年4寸 目前使用8英寸（200mm）、12英寸(300mm)转变。 现在6寸也没有完全普及
200 40
1997 1999 2001 2003 2006 2009 2012 年度
总的晶体管/芯片增长
4.1.3
摩尔定律
1964年，戈登摩尔—半导体产业先驱者和英特尔公司的创始人。 预言在一块芯片上的晶体管数量大约每隔一年翻一番。 这就是业界著名的摩尔定律（后来在1975年被修正为预言没18个月翻一 番）。摩尔定律在微处理器的发展上（晶体管数），是惊人的准确。
第一次光刻—N+埋层扩散孔
1。减小集电极串联电阻
2。减小寄生PNP管的影响
要求： 1. 杂质固浓度大 2. 高温时在Si中的扩散系数小， 以减小上推 3. 与衬底晶格匹配好，以减小应力 SiO2 N+-BL P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—N+扩散(P)
9年
单晶通常采用两种制作方法： 一. 直拉法（Czochralski法）
在真空腔室内，把多晶硅放在石英坩埚中 加热到1500° 用0.5cmX10cm的籽晶体，逆时针旋转提拉。 可制 成8寸、1-2M的晶棒。 可提纯到 99.999999999 % 纯度
二. 区熔法
此种方法可以生长极高纯度的硅单晶。 但区熔生长的缺点是很难引入浓度均匀的掺杂。
是一种双极和CMOS兼容工艺。主要用于静态随 机存储器、高速电路和数模混合电路的设计。 采用两种工艺的目的主要是充分利用两种工艺各 自的特点， BiCMOS工艺技术对于不同的电路设计方法具有极 强的适应性
典型的PN结隔离的掺金T T L电路工艺流 程
硅平面工艺主要由氧化—扩散—掺杂三个工艺组成
衬底制备 基区光刻 基区扩散 一次氧化 再氧化 再分布及氧化 隐埋层光刻 隔离扩散 发射区光刻 隐埋层扩散 隔离光刻 背面掺金 外延淀积 热氧化 发射区扩散
三、IC 封装制程
IC封装制程（Packaging）： 无论采用塑封还是瓷封或金属管壳封装都 是为了制作电路的保护层，避免电路受到机械 性划伤或高温破坏。也有不做封装就使用的。 从环境、用途、成本考虑。 用户市场的需求
四. 半导体制造工艺分类
MOS型 双极型
PMOS型
NMOS型
CMOS型
饱和型
非饱和型
外延层淀积
1. VPE（Vaporous phase epitaxy) 气相外延生长硅 SiCl4+H2→Si+HCl 2. 氧化 Tepi>Xjc+Xmc+TBL-up+tepi-ox
线宽
间距
关键尺寸
4.1.2 每块芯片上的元件数
减小一块芯片上的特征尺寸使得可以在硅片上制作更多的元件。对于 微处理器，芯片表面的晶体管数可以说明通过减小CD来增加芯片的集成 度。由于芯片上的晶体管数量连年极具增加，芯片性能也提高。
1600
微处 1400 理器 1200 上的 总的 1000 晶体 管数 800 ，以 百万 600 为单 400 位
P
- - ++ - - ++ N - - ++
半导体（硅）的导电类型和费米能力
4. 半导体趋势
集成电路的设计和制造技术的快速发展，导致也促 进了半导体生产制造新设备和新工艺的不断引入。每隔 18到24个月，半导体产业就引进新的制造技术。 硅片制造技术的改变受到用户需求的驱使。用户要 求更快、更可靠和更低成本的芯片。要达到这些要求，芯 片制造商需要在一个硅片上缩小管芯尺寸、提高芯片速 度、减少功耗。 最大限度地提高芯片性能 提高芯片可靠性 追求降低芯片成本
10
8
6
4
2
0 1997
1999
2001
2003
2006
2009
2012
年度
每个集成电路芯片上的功耗降低
4.1.5 提高芯片可靠性
芯片可靠性致力于趋于芯片寿命的功能的能力。技术上的进步已经 提高了芯片产品的可靠性。
700
600
以 百 分 之 几 为 单 位
失 效
目 标
Fra Baidu bibliotek长 期
500
400
300
200
铝合金 淀积钝化层
反刻铝
压焊块光刻
铝淀积
中测
接触孔光刻
再分布及氧化
晶体管横向刨面图
B
C
E P P P+
P+
N P
硼 B=P 磷 P=N
请大家注意后面的P 和
PNP
磷（P）是不同的！
晶体管纵向刨面图
C B P N P E
N+
C
B N
E
p+
NPN
PNP
NPN晶体管刨面图
SiO2 B E N+磷扩散 C
100M
10M 晶 体 管 100K 8086 1M 80286 80386 80486
本腾
500 Pentium Pro
10K 4004
每 秒 百 1.0 万 条 指 0.1 令
25 .01
8080
年度
1975
1980
1985
1990
1995
2000
关于微处理器的摩尔定律
4.1.4
功耗
芯片性能的另一方面是在器件工作过程中的功耗。随着器 件的微型化，功耗也相应减小。这已成为便携式电子产品市场 增长的一个关键性能参数。
100
0
1972
1976
1980
1984 1988
1992
1996 2000
年度
芯片可靠性提高
4.1.6 降低芯片价格
半导体微芯片的价格一直持续下降。到1996年之前 的近50年中，半导体芯片的价格以一亿倍的情况下降。
10 4 标准管 2 微型管 双极晶体管 10
真空管 半导体器件
MSI 集成电路
一、工艺处理制程
目前生产工艺的难点不在于我们不知道怎样做，而是在 于由于受到设备限制使我们无法完成想要做的工艺
半导体制作主要是在硅片上制作电子器件（晶体管、电容、 逻辑闸等）以达到一定的逻辑功能。在上述各道工艺中技术最复 杂且资金投入最多的就是微处理器Microprocessor），所需工序 多达数百道，加工设备也先进、昂贵，甚至上千万一台。净化厂 房对温度、湿度与尘埃含量均需严格控制。 虽然生产工艺随着产品种类与所使用的技术有关；但基本工 艺步骤通常是： 硅片-清洗(Cleaning)—氧化(Oxidation)—沉淀—光刻—蚀 刻—离子注入等多次重复的工序进行。在硅片上制作晶体管、二 极管、电阻，完成带有逻辑功能的集成电路的加工与制作。