大学微机原理复习
微机原理复习
•3.直接寻址(P49)•4.寄存器间接寻址(P51)
•采用寄存器间接寻址方式时，操作数一定在存储器中，存储单元的有效地址由寄存器指出，这些寄存器可以为BX，BP，SI和DI之一，即有效地址（EA）等于其中某一个寄存器的值：
•第16题对于图
5.22的部分译码法方案，若将存储器改为8K*8位的6264EPROM芯片，译码电路仍采用74LS138，参与译码的地址线仍是A17~A0，是参照该图设计出新的译码方案，并列出一组连续的可用地址范围。
•参照P181图
5.22
•图中芯片改为2764，低位地址线从A12~A0，其他高位地址线均加1
–MOV [ BP + SI + COUNT ], BL
•二、最基本的传送指令MOV (P62)
•MOV指令是形式最简单、用得最多的指令。
•MOV指令的几点说明：
（1）MOV DS，CS；错误
MOV [16H]，[20H]；错误
•三、加法指令
(1)不带进位位的加法指令：
ADD用来执行两个字或两个字节的相加操作，结果放在原来存放目的操作数的地方。•(2)带进位位的加法指令
8086工作于最小模式，执行存储器读总线周期，T1~T4周期中主要完成：
T1周期：
输出20位地址信号，ALE地址锁存允许信号高电平有效。
T2周期：
高4位输出状态信号，低16位高阻态，准备接收数据。
T3周期：
高4位维持状态信号，低16位接收数据。
T4周期：
读总线周期结束。
••••••••••••••••••••••••
STACK ENDS
微机原理总复习
第一章概述1、掌握计算机的基本结构。
2、掌握不同数制的表示方法及相互转换方法。
3、掌握符号数的原码、反码与补码表示方法，二进制数的算术与逻辑运算。
4、了解微处理器的性能指标。
5、掌握8086的内部结构：包括内部的功能部件（EU、BIU）、寄存器结构（弄清楚每个寄存器的作用）。
6、掌握存储器组织（存储单元、逻辑地址与实际地址、堆栈）第二章 8086指令系统1、掌握8O86主要寻址方式立即寻址、直接寻址、寄存器寻址、寄存器间接寻址、变址寻址、基址变址寻址。
2、掌握8086中的标志寄存器各位的含义。
3、掌握8086主要常用指令的功能数据传送类、算术运算类、逻辑运算类、转移类、移位类、串操作类、处理器操作类指令中的常用指令。
第三章汇编语言程序设计1、以Intel8O86CPU为背景，了解汇编语言的特点、汇编语言的基本语法。
2、掌握常用汇编伪指令的含义和用法：符号定义伪指令、数据定义伪指令、段和模块定义伪指令和过程定义伪指令、ORG、EQU 、$等。
了解其他伪指令的含义和用法。
3、掌握常用的程序设计结构及相应的程序设计：顺序结构、条件结构、循环结构。
第五章输入/输出技术1、为什么需要接口电路？2、掌握接口电路的典型结构及传送信息。
3、掌握I/O端口的两种编址方式。
4、掌握四种外设与CPU的数据传送方式，了解它们的传送流程：无条件传送、条件传送（查询传送）、中断传送、DMA方式5、掌握8255的内部结构、两个控制命令字、3种工作方式各自的特点、初始化编程、应用。
6、掌握8253的内部结构、控制字、6种工作方式的特点、初始化编程、应用。
第六章半导体存储器1、了解半导体存储器的体系结构和分类，理解RAM与ROM的工作特点。
半导体存储器主要分类，RAM与ROM工作的主要区别，静态RAM、动态RAM 的特点， DRAM的刷新原理，ROM、PROM、EPROM及EEPROM的不同。
2、掌握存储器接口的设计掌握存储器扩展技术：位扩展、字扩展、字位扩展；存储器的三种寻址方法：线选法、部分译码法、全译码法的应用；存储器与CPU的连接。
微机原理复习资料
微机原理复习资料第一章：概述、第二章：指令系统、第三章：汇编程序设计、第四章：80861.8086CPU的寄存器中，通常用作数据寄存器，且隐含用法为I／O端口的间址寄存器的是( D )A.AXB.BXC.CXD.DX2.8086CPU在加电复位后，执行的第一条指令的地址为（ C ）A.00000HB.0FFFFHC.FFFF0HD.FFFFFH3.所谓微机的字长是指（ D ）A.CPU内部数据总线的位数B.CPU外部数据总线的位数C.CPU地址总线的位数D.CPU中运算器一次能处理二进制数的最大位数4.8086系统中内存储器的地址空间为1M，而在进行I／O读写时，I／O端口的地址空间为（ C ）A．64M B.1M C.64K D.1K5.在以下8086CPU内部寄存器中，属于8位寄存器的是（ C ）A.AXB.IPC.CHD.DS6.8086CPU代码段寄存器CS的初始化状态为（ D ）A.0000HB.8000HC.FFF0HD.FFFFH7.已知8086CPU内部CS=1000H，DS=2000H，IP=3000H，则将要执行指令的代码存放在内存单元中的地址为（ C ）A.4000HB.5000HC.13000HD.23000H8.执行近调用CALL指令后，SP将（ B ）A.保持不变B.减2C.加2D.减49.在笔记本计算机中采用的显示器为（ C ）A.CRT显示器B.LED显示器C.LCD显示器D.等离子显示器10. 串行异步通信中，传送数据是：（ B）A) 高位在前B) 低位在前 C) 任意 D) 从中间位开始11.若AL的内容为3EH，执行TEST AL，01H指令后，AL的内容为：（C ）A) 7CH B) 1FH C)3EH D) 7FH12. 在8088CPU中，执行堆栈操作指令PUSH AX后，改变内容的寄存器是：（ C ）A) AX B) BX C) SP D) SS13.在CPU中存放指令后继地址的寄存器是B______。
微机原理知识点及复习资料
《微型计算机原理及应用》知识点第1章计算机基础知识1. 掌握十进制数与二进制数、十六进制数间的互相转换。
2．135=10000111B=87H3. 10001110B=1424. 7BH=01111011B=1235. 掌握正、负数据与补码间的互相转换6．若X=+1111010则[X]补=011110107. 设Y=-1001100则[Y]补=10110100第2章 80×86CPU1．8086/8088CPU总线接口单元由哪些功能部件组成？2．8086/8088BIU中各组成部分的功能是什么？3．8086/8088BIU的主要功能是什么？4．8086/8088的EU由哪些功能部件组成？5．8086/8088中的寄存器可以分为哪5类？它们各自的主要功能是什么？6．8086处理器中20位物理地址是怎样产生的？7．掌握8086处理器结构框图及各功能部件的作用。
8．8086处理器中标志寄存器有哪些标志位？这些标志位的作用分别是什么？9．8086系统中一个逻辑段最大容量是多少？10．地址锁存器的功能是什么？地址是如何被锁存的？11．最小模式下8086/8088CPU是怎样控制内存进行读/写操作的？12．举例说明8086CPU计算物理地址的过程？13．说明8086/8088中SI,DI,SP,BP的特殊用途。
14．说明8086对存储器进行读操作的控制过程。
15．说明8086对存储器进行写操作的控制过程。
16．8086最小模式下是怎样控制外设端口进行读/写操作的？17．8086可以访问的内存空间为多少？18．8086是如何实现对内存进行分段管理的？19．8086是如何实现对内存按字和按字节访问的？20．8086系统中控制命令M/，ALE和DT/各自的作用是什么？21．8282及8286芯片的作用分别是什么？22．8086中CS,SS,DS,ES寄存器的作用分别是什么？23．术语：标志，规则字，非规则字，协处理器第3章微机指令系统1．8086微型计算机指令按功能的分类。
微机原理复习
微机原理复习第1章绪论1、微型计算机：–以微处理器（CPU）为核心，配上大规模集成电路的存储器（ROM/RAM）、输入/输出接口电路及系统总线等所组成的计算机。
2、三组总线地址总线AB–单向，位数n决定CPU可寻址的内存容量数据总线DB–双向，CPU与存储器、外设交换数据的通路控制总线CB–双向，传输控制信号和状态信号3、各进制数间的转换非十进制数到十进制数间的转换按相应进位计数制的权表达式展开，在按十进制求和。
如：1011 0111B=（183）D；14FBH=（5371）D十进制数到非十进制数的转换（1）十进制到二进制整数部分：除2取余小数部分：乘2取整例如：12.125D=（1100.001）B（2）十进制到十六进制的转换整数部分：除16取余小数部分：乘16取整二进制与十六进制间的转换用4位二进制数表示1位十六进制数例如：（0101 1000 1001.1100）B=（5 8 9.C）H划分的时候以小数点位分界线，整数部分从最低位开始划，前面不够补零，不影响大小小数部分从最高位开始，后面不够补零，也不影响大小第2章8086 CPU2、8086CPU内部寄存器3、8086微处理器的标志寄存器8086 CPU中的标志位－状态标志FLAGS寄存器中共有6个状态标志位–CF，进位标志。
–PF位，奇偶校验标志。
–AF，辅助进位标志。
–ZF，全零标志。
–SF，符号标志。
–OF ，溢出标志位。
8086 CPU中的标志位－控制标志FLAGS寄存器中共有3个控制标志位–TF，单步标志。
–IF，中断标志。
–DF，方向标志。
题1：已知某存储单元所在的段地址为1900H，偏移地址为8000H，试求出该单元所在的物理地址？第二章作业第2题：8086CPU内部由那两部分组成？他们大致是如何工作的？8086 CPU由指令执行单元和总线接口单元两部分组成。
工作过程：1）读存储器2）EU从指令队列中取走指令，经EU控制器译码分析后，向各部件发控制命令，以完成执行指令的操作3）指令队列满，则BIU处于空闲状态4）指令执行过程中，如果需要进行存取数据，EU就要求BIU完成相应的总线周期?5）在程序转移时，先清空队列，再去新的地址处取指。
微机原理复习资料
1.1微型计算机主要包括那几个组成部分？各部分的基本功能是什么？答：微型计算机由CPU，存储器，输入/输出接口及系统总线组成CPU是微型计算机的核心部件，一般具有下列功能：进行算术和逻辑运算，暂存少量数据，对指令译码并执行指令所规定的操作，与存储器和外设进行数据交换，提供整个系统所需要的定时和控制信号，响应其他部件发出的中断请求；总线是计算机系统各功能模块间传递信息的公共通道，一般由总线控制器，总线发送器，总线接收器以及一组导线组成；存储器是用来存储数据，程序的部件；I/O接口在CPU和外设之间起适配作用，是微型计算机的重要组成部件2.1、8086/8088CPU的功能结构由哪两部分组成？它们的主要功能是什么？答：8086/8088CPU的功能结构由以下两部分组成：总线接口单元BIU（Bus Interface Unit）和执行部件EU（Execution Unit）总线接口单元BIU的主要功能是负责与存储器，I/O端口进行数据传送。
具体讲：取指令，即总线接口部件从内存中取出指令后送到指令队列；预取指令；配合EU执行指令，存取操作数和运算结果。
执行部件EU主要功能是负责指令执行。
2.2.8086CPU为什么要采用地址、数据线分时复用？有何好处？答：（1）因CPU内部存储等都为16位，而CPU对内存寻址（访问）的最大空间为1MB。
为了实现CPU对1MB内存的访问，存储器需分段存取（访问）。
-8086/8088地址总线是20位的，CPU中的寄存器是16位的，20位地址无法用16 位寄存器表示，所以必须分段。
（2）减少引脚数量2.4、什么是总线周期？8086/8088CPU的基本总线周期由几个时钟周期组成？若CPU 主时钟频率为10MHz，则一个时钟周期为多少？一个基本总线周期为多少？答：总线周期：BIU通过系统总线对存储器或I／O端口进行一次读／写操作的过程称为一个总线周期。
8086／8088CPU的一个基本总线周期由4个时钟周期（T1~T4）组成，也称4个T状态。
微机原理复习知识点总结
微机原理复习知识点总结一、微机原理概述微机原理是计算机科学与技术专业的基础课程之一，是培养学生对计算机硬件体系结构和工作原理的理解和掌握的核心课程。
本文将从微机系统概念、基本组成部分、系统总线、存储器等方面进行总结复习。
二、微机系统概念及基本组成部分1.微机系统概念：微机系统由计算机硬件和软件组成，是由中央处理器(CPU)、存储器、输入/输出设备和系统总线等基本组成部分组成的。
2.中央处理器(CPU)：中央处理器是计算机的大脑，负责执行计算机指令。
它包括运算器和控制器两部分，运算器负责执行算术逻辑运算，控制器负责指令的解析和执行控制。
3.存储器：存储器是用于存储数据和指令的设备，按存储介质可分为内存和外存。
内存按读写方式可分为RAM和ROM两类，外存一般指硬盘。
4.输入/输出设备：输入设备用于将外部数据传输到计算机，如键盘、鼠标等；输出设备将计算机处理后的数据输出到外部设备，如显示器、打印机等。
5.系统总线：系统总线是微机系统中各个组成部分之间传输数据和控制信息的公共通信线路，包括数据总线、地址总线和控制总线。
三、系统总线1.数据总线：数据总线用于传输数据和指令，一般有8位、16位、32位等不同位数，位数越大，数据传输速度越快。
2.地址总线：地址总线用于传输内存地址和外设地址，决定了计算机的寻址能力，位数决定了最大寻址空间。
3.控制总线：控制总线用于传输控制信号，包括读写控制、时序控制、中断控制等，用来控制计算机的工作状态。
四、存储器1.RAM(随机存取存储器)：RAM是一种易失性存储器，读写速度快，存储内容能被随机读取和写入。
分为静态RAM(SRAM)和动态RAM(DRAM)两类。
2.ROM(只读存储器)：ROM是一种非易失性存储器，只能读取，不能写入。
包括只读存储器(ROM)、可编程只读存储器(PROM)、可擦写只读存储器(EPROM)和电可擦写只读存储器(EEPROM)等。
3. Cache(高速缓存)：Cache是位于CPU和内存之间的高速缓存存储器，用来存储CPU频繁访问的数据和指令，以提高计算机的运行速度。
微机原理复习提纲
2013 复习课第一章：绪论1．数制及其相互转换任意进制转换成十进制。
如：100D=**H2．有符号数在计算机中的表示原码、补码的规则。
如：求-2的补码？3．十进制在计算机中的表示，BCD码的表示。
4．ASCII码，常用的字符的ASCII值第二章：8086为处理器1．内部结构：两部分构成及主要功能，寄存器及各自用途，状态标志位应用，存储器分段结构。
2．外部引脚：地址总线和数据总线条数，常用的控制线3．总线时序：几个周期的关系及定义4．寻址方式：三大类寻址，8小种寻址，参照课后题5．指令系统：数据传送类（注意对标志位影响，指令的一些规定），难点是堆栈的应用算术运算（注意INC DEC对CF影响，NEG与第一章求补的区别，CMP 与SUB区别，MUL 格式，CBW用的寄存器）逻辑运算：（注意其实现的特殊功能，例如：屏蔽，组合，检测等）移位运算：（S开头是移位而不循环，R开头是循环，RO是小循环，RC是大循环，任何移位都进入CF）串操作：（源：DS:SI，目的，ES:DI, 长度CX, DF标志，指令前缀问题）处理器控制指令（CF，DF，IF，HLT，NOP）题型：课后59页，6 ：寻址方式7：指令执行后寄存器或存储器内容9：堆栈变化15：移位后内容变化第三章：汇编语言程序设计1．编程基础学习语句类型：指令语句和指示语句及区别数据项：常数，变量，标号及其属性表达式：运算符重点是分解运算符（SEG，OFFSET，TYPE，LENGTH，SIZE）段定义，注意地址计数器：$2．程序设计顺序结构：注意指令运用分支结构：工具（无条件转移指令JMP；条件转移指令JXX，有符号：JGL 和无符号跳转：JAB）3.22和3.23例题循环结构：指令（LOOP, LOOPZ, JCXZ）先CX自动减1，再判断3.26例题3．DOS功能调用：入口参数，出口参数，格式及实现功能，重点是1，2，9，10号4．子程序设计定义格式题型：课后题2，3：变量定义第五章：半导体存储器1．存储器的分类及各自特点2．存储器容量的扩充位扩充，字扩充，位字同时扩充，注意地址线条数的计算，参照书例题和课后布置作业题类型。
微机原理复习要点
1.微处理器，微型计算机，微型计算机系统有什么联系与区别？微处理器只是一个中央处理器（CPU），由算术逻辑部件（ALU），累加器和通用寄存器组，程序计数器，时序和控制逻辑部件，内部总线等组成。
微处理器不能构成独立工作的系统，也不能独立执行程序，必须配上存储器，外部输入、输出接口构成一台微型计算机方能工作。
微型计算机由CPU，存储器，输入/输出接口电路和系统总线组成。
它已具有计算功能，能独立执行程序，但若没有输入/输出设备，数据及程序不能输入，运算结果无法显示或输出，仍不能正常工作。
以微型计算机为主体，配上外部输入/输出设备及系统软件就构成了微型计算机系统。
没有配置软件的计算机称为裸机，仍然什么工作也不能做，必须配置系统软件和应用软件，这样才可以正常提供使用。
------------------------------------------------------2.微处理器有哪些主要部件组成？其功能是什么？微处理器是中央处理器（CPU）。
它是由算术逻辑部件（ALU），累加器和寄存器组，指令指针寄存器IP，段寄存器，时序和控制逻辑部件，内部总线等组成。
微处理器主要部件作用：算术逻辑部件主要完成算术运算及逻辑运算。
通用寄存器组用来存放参加运算的数据、中间结果或地址。
程序计数器指向要执行的下一条指令，顺序执行指令时，每取一个指令字节，程序计数器加1。
控制逻辑部件负责对整机的控制，包括从存储器中取指令，对指令进行译码和分析，确定指令的操作及操作相应的控制信号和时序，送到微型计算机的其他部件，使CPU内部及外部协调工作。
内部总线用来传送CPU内部的数据及控制信号。
------------------------------------------------------3.8086CPU由哪两部分组成？它们的主要功能是什么？8086CPU由总线接口部件BIU和指令执行部件EU组成，BIU和EU的操作是并行的。
微机原理总复习.
微机原理总复习一、8086CPU基础知识1. 基础知识(1). 掌握二进数与十六进制数之间的转换。
4位2进制转换为1位16进制(2).计算机中原码反码，补码的表示，补码的运算规则？原码符号位+数值的绝对值正数反码=原码，负数反码=正数按位取反正数补码=原码，负数补码=符号位不变，其余位按位取反后加1++2.8086/8088CPU的内部结构图2-16(1). 总线接口部件BIU内部结构及功能?BIU总线接口单元负责CPU与存储器，I/O接口之间的信息传送，由段寄存器，指令指针寄存器，指令队列，地址加法器和总线逻辑组成(2). 执行部件EU内部结构及功能?EU执行单元主要是执行指令，分析指令，暂存中间计算结果并保留结果的特征。
它由算术逻辑单元（运算器）ALU，通用寄存器，标志寄存器和EU控制电路组成。
(3). BIU和EU的动作管理?当EU从指令队列中取走指令，指令队列出现空字节时，BIU就自动执行一次取指令周期，从内存中取走后续的指令代码放入队列中。
EU需要数据时，BIU根据EU给出的地址，从制定的内存中或外设中取出数据供EU使用。
运算结束时，BIU将运算结果送入指定的内存或外设中。
队列为空，则EU等待至有指令为止。
若BIU正在取指令，EU发出访问总线的请求，则必须等到BIU取完后请求才响应。
3.8086CPU的寄存器结构(1). 8086CPU有哪些通用寄存器?它的专用特性?(各有什么用途)?通用寄存器包括数据寄存器，地址指针寄存器和变址寄存器数据寄存器：AX累加器，存放算数逻辑运算的操作数I/O指令用其与外设接口传送信息；BX基址寄存器，访问内存时的偏移地址；CX计数寄存器，在循环和串操作指令中用作寄存器；DX数据寄存器，在寄存器间接寻址的I/O指令中用作计数器地址指针寄存器：SP堆栈指针寄存器，在堆栈操作中存放栈顶偏移地址;BP基址指针寄存器，存放访问内存的偏移地址与SS寄存器配对使用变址寄存器：SI源变址寄存器.DI目的变址寄存器，它们常在变址寻址中作为索引指针(2). 指令指示器IP和标志寄存器的作用? 标志寄存器中有哪些控制标志(DF、IF和TF)，有哪些状态标志(ZF，CF，SF，AF，PF和OF)每一位是如何定义的?IP指令指针寄存器，存放指令的偏移地址；FLAGS标志寄存器，16位寄存器，使用其中9位（6个状态标志，3个控制标志）CF进位标志，进位或借位则CF=1；PF奇偶标志位，低8位1的个数为偶数时，PF=1，奇数时为0;AF辅助进位，BIT3向bit4进位或借位时AF=1;ZF零标志位，结果为0时ZF=1;SF符号标志位，最好位为1时，SF=1;OF溢出标志位，结果超出带符号数的范围OF=1.(3). 为什么要设段寄存器，8086CPU内部有多少个段寄存器分别存放什么地址？8086有20条地址线，最大内存为1MB，而内部寄存器都只有16位，最大内存64KB，因此分为若干个64KB的段。
微机原理复习要点
微机原理复习要点微机原理是计算机科学与技术的基础课程，以下是微机原理的复习要点，总结为四个方面：一、计算机的基本组成1.计算机的基本组成：计算机由中央处理器（CPU）、内存、输入输出设备和存储设备组成。
2.中央处理器（CPU）的组成：CPU由运算器、控制器和寄存器组成。
运算器负责执行算术和逻辑运算，控制器负责控制指令的执行，寄存器用于暂存数据和指令。
3.内存的分类：内存可以分为主存和辅助存储器。
主存是CPU直接访问的存储器，辅助存储器用于长期存储数据。
4.输入输出设备的分类：输入设备用于将外部信息输入计算机，输出设备用于将计算机的结果输出给用户。
5.存储设备的分类：存储设备用于长期保存数据，包括硬盘、光盘、U盘等。
二、计算机的运行原理1.计算机的指令执行过程：指令的执行包括取指令、分析指令、执行指令、存储结果等多个步骤。
2.计算机的时序控制：时序控制是指控制指令的执行顺序和时序，包括时钟信号的产生和分配。
3.计算机的硬件与指令的对应关系：计算机的硬件是根据指令的特点和要求设计出来的，不同指令对应不同的硬件电路。
4.计算机的存储管理：存储管理是指计算机如何管理和组织数据的存储方式，包括程序的存储、数据的存储和存储器的管理。
三、微机系统的组成和工作原理1.微机系统的组成：微机系统由中央处理器、存储器、总线、输入输出设备和接口电路等组成。
2.微机系统的工作原理：微机系统通过总线将各个组成部分连接起来，实现数据和控制信号的传输和交换。
3.微机系统的启动过程：微机系统的启动过程包括硬件的初始化、操作系统的加载和执行。
四、汇编语言的基本知识1.汇编语言的基本概念：汇编语言是一种低级语言，用符号表示指令和数据，并通过汇编程序转换为机器语言。
2.汇编语言的指令格式：汇编语言的指令包括操作码和操作数，操作码表示要执行的操作，操作数表示操作的对象。
3.寻址方式：寻址方式是指操作数在内存中的位置的表示方法，包括直接寻址、间接寻址、寄存器寻址等。
微机原理基本概念复习
1、字节,字概念,1字节=8位,2、字长概念:传微处理器一次送二进制数据的位数总线宽度;3、地址空间概念：16根地址线—64K,20根地址线—1M空间4、进制间的转换：将十进制数25.5转换为二级制数5、数值数据的表示：有符号数：补码,n位补码的范围无符号数：FFFFH=655356、BCD码：789的压缩BCD码789H7、ASCII码：789的ASC码373839H8、求补运算概念9、8086CPU从功能上来说分成两大部分：总线接口单元BIUBus Interface Unit和执行单元EUExecution Unit总线接口部件由下列4部分组成：①4个段地址寄存器CS、DS、ES、SS②16位的指令指针寄存器IPInstruction Pointer ③20位的地址加法器10辑段概念——8086 CPU 的内部结构是16位的,即所有的寄存器都是16位的,而外部寻址空间为1M,需要20位地址线; 为了能寻址1M空间;8086把1M字节空间划分成若干个逻辑段;11 逻辑地址概念——2000H：5F62H,则其对应的物理地址：25F62H12堆栈指针：SP与段寄存器SS一起确定在堆栈操作时,堆栈在内存中的位置;SS和SP的初始值决定了堆栈区的大小13 状态标志的意义：即SF、ZF、PF、CF、AF和OF14 8086引脚：MN/MX、AD15 ~ AD0地址/数据分时复用引脚NMINon-Maskable Interrupt不可屏蔽中断请求,输入、上升沿有效、INTRInterrupt Request可屏蔽中断请求,输入、高电平有效,有效时,表示请求设备向CPU 申请可屏蔽中断,该中断请求是否响应受控于IF中断允许标志、可以被屏蔽掉INTA——RESET复位复位请求,输入、高电平有效,复位后CS＝FFFFH、IP＝0000H, 所以自启动程序入口在物理地址FFFF0HINTAInterrupt Acknowledge可屏蔽中断响应,输出、低电平有效,有效时,表示来自INTR 引脚的中断请求已被CPU响应,CPU进入中断响应周期;ALEAddress Latch Enable地址锁存允许,输出、三态、高电平有效,脚高有效时,表示复用引脚：AD15 ~ AD0和A19/S6 ~ A16/S3正在传送地址信息,由于地址信息在这些复用引脚上出现的时间很短暂,所以系统可以利用ALE引脚将地址锁存起来M/IOInput and Output/Memory I/O或存储器访问,输出、三态,该引脚输出高电平时,表示CPU将访问存储器,这时地址总线A19 ~ A0提供20位存储器地址,该引脚输出低电平时,表示CPU将访问I/O 端口,这时地址总线A15 ~ A0提供16位I/O口地址15 多字节数据存放方式：图中0002H“字”单元的内容为：0002H = 1234H0002H号“双字”单元的内容为：0002H = 78561234H16 物理地址和逻辑地址的转换例2.1 设代码段寄存器CS的内容为1000H,指令指针寄存器IP的内容为2500H,即CS＝1000H,IP＝2500H,则访问代码段存储单元的物理地址为：17 指令周期：是指一条指令经取指、译码、读写操作数到执行完成的过程;若干总线周期组成一个指令周期18 总线周期是指CPU通过总线操作与外部存储器或I/O端口进行一次数据交换的过程8086的基本总线周期需要4个时钟周期,4个时钟周期编号为T1、T2、T3和T4总线周期中的时钟周期也被称作“T状态”,时钟周期的时间长度就是时钟频率的倒数当需要延长总线周期时插入等待状态Tw,CPU进行内部操作,没有对外操作时,其引脚就处于空闲状态Ti8086如果工作频率1MHZ,1个基本总线周期需要多长时间;19 指令代码由操作码和操作数两部分组成寻址方式：立即数寻址MOV AX,14寄存器寻址：MOV DS,AX直接寻址：MOV AX, 2000H,MOV BX, BUFFER寄存器间接寻址MOV AX, BX寄存器相对寻址MOV AX, SI+06H基址变址寻址方式MOV AX, BX+SI相对基址变址MOV AX, BX+DI+6隐含寻址MUL BL；AL×BL→AX隐含了被乘数AL和乘积AX20 存储器寻址方式中的变量WV AR DW 1234H；定义16位变量WV AR,具有初值1234H21注意点1. 区别立即数寻址和直接寻址MOV AX,126MOV AX,1262．区别寄存器寻址和寄存器间接寻址MOV AX,BXMOV AX,BX3．双操作数指令中,不能同为存储器操作数;4．CS不能为目的寄存器;♦最基本的传送指令MOV♦堆栈指令PUSH,POP♦数据交换指令XCHG♦换码指令XLAT非法指令的主要现象：两个操作数的类型不一致无法确定是字节量还是字量操作两个操作数都是存储器MOV2000H,3000H立即数直接送段寄存器MOV DS, 3000H目标操作数用立即数方式MOV 2000H, AL两个操作数都是段寄存器MOV DS, ES在绝大多数双操作数指令中,目的操作数和源操作数必须具有一致的数据类型,或者同为字量,或者同为字节量,否则为非法指令两个操作数类型不一致MOV AL, 050AH ；非法指令,修正：；mov ax,050ahMOV SI, DL ；非法指令,修正：；mov dh,0；mov si,dx➢当无法通过任一个操作数确定是操作类型时,需要利用汇编语言的操作符显式指明MOV BX+SI, 255 ；非法指令,修正：；mov byte ptr bx+si,255；byte ptr 说明是字节操作；mov word ptr bx+si,255；word ptr 说明是字操作➢8086/8088指令系统除串操作指令外,不允许两个操作数都是存储单元存储器操作数MOV buf2, buf1 ；非法指令,修正：；假设buf2和buf1是两个字变量；mov ax,buf1；mov buf2,ax；假设buf2和buf1是两个字节变量；mov al,buf1；mov buf2,al➢8086指令系统中,能直接对段寄存器操作的指令只有MOV等个别传送指令,并且不灵活MOV DS, ES ；非法指令,修正：；mov ax,es；mov ds,axMOV DS, 100H ；非法指令,修正：；mov ax,100h；mov ds,axMOV CS, SI ；非法指令；指令存在,但不能执行例3-13 把BLOCK1地址开始的10个字节数据传送到BLOCK2地址开始的10个字节单元处;MOV CX,10MOV SI,OFFSET BLOCK1MOV DI,OFFSET BLOCK2NEXT: MOV AL,SIMOV DI,ALINC SIINC DIDEC CXJNZ NEXTHLT进栈指令先使堆栈指针SP减2,然后把一个字操作数存入堆栈顶部用堆栈交换AX与CX的值;push axpush cxpop axpop cx交换指令XCHGxchg al,byte ptr wvar+1；ax=5599h,wvar=6611h；“byte ptr wvar+1”强制为字节量,只取高字节与AL类型交换,否则数据类型不匹配例3-18 内存的数据段有一张0~9的平方表,首地址为TABLE,如图所示,用换码指令实现求数字4的平方;MOV BX,OFFSET TABLEMOV AL,4XLAT加法指令2、减法指令3、乘法指令4、除法指令加法指令:ADD, ADC和INC减法指令:SUB, SBB, DEC, NEG和CMP他们分别执行字或字节的加法和减法运算,除INC和DEC不影响CF标志外,其他按定义影响全部状态标志位例3-32 在数据段从BLOCK开始的存储单元中存放了两个8位无符号数,试比较它们的大小,将较大者传送到MAX单元;LEA BX,BLOCKMOV AL,BXINC BXCMP AL,BXJNC DONEMOV AL,BXDONE:MOV MAX,ALHLT逻辑指令AND、OR、XOR和TEST屏蔽AL寄存器的低四位;MOV AL,0FF H 1 1 1 1 1 1 1 1AND AL ,0F0 H ∧ 1 1 1 1 0 0 0 01 1 1 1 0 0 0 0 例3：使某数的第4、5位置1;MOV AL,03H 0 0 0 0 0 0 1 1OR AL,30H ∨0 0 1 1 0 0 0 00 0 1 1 0 0 1 1例3-47 判断DATA单元的数据是否为0;MOV AX,DATAOR AX,AXJZ ZERO……ZERO: …….例4：使某数的D1、D0位取反,其它位不变;MOV AL,11H 0 0 0 1 0 0 0 1XOR AL,03H ⊕0 0 0 0 0 0 1 1= 0 0 0 1 0 0 1 0AND与TEST指令的关系,同SUB与CMP指令的关系一样例7：检测AL中的最低位是否为1,若为1则转移;MOV AL,data 0 1 0 0 0 0 0 1TEST AL,01H ∧0 0 0 0 0 0 0 1JNZ Next 0 0 0 0 0 0 0 1Next: MOV BL,0TEST 通常用于检测一些条件是否满足,但又不希望改变原来操作数的情况,该指令后通常带有条件转移指令;移位指令：移位指令的第一个操作数是指定的被移位的操作数,可以是寄存器或存储单元；后一个操作数表示移位位数：该操作数为1,表示移动一位该操作数为CL,CL寄存器值表示移位位数移位位数大于1只能CL表示SAL SHL SAR SHR循环移位指令类似移位指令,但要将从一端移出的位返回到另一端形成循环;分为: ROL reg/mem,1/CL ;不带进位循环左移ROR reg/mem,1/CL ;不带进位循环右移RCL reg/mem,1/CL ;带进位循环左移RCR reg/mem,1/CL ;带进位循环右移循环移位指令按指令功能设置进位标志CF,但不影响SF、ZF、PF、AF标志,OF只当CNT=1时有效,移位后当最高有效位发生变化时如1变0 OF=1,否则OF=0 ;将DX.AX中32位数值左移一位shl ax,1rcl dx,1控制转移指令JMP JZ JNZ例3.23 判断是否为字母Y寄存器AL中是字母Y含大小写,则令AH＝0,否则令AH＝－1cmp al,’y’；比较AL与小写字母yje next ；相等,转移cmp al,’Y’ ；不相等,；继续比较AL与大写字母Yje next ；相等,转移mov ah,-1 ；不相等,令AH＝－1jmp done ；无条件转移指令next: mov ah,0 ；相等的处理：令AH＝0done: ……例3-68 在内存中有一个首地址为ARRAY 的数据区存放了200 个8 位有符号数,统计其中正数、负数、0 的个数,并分别将统计结果存入PLUS、MINUS和ZERO单元中;XOR AL, ALMOV PLUS,ALMOV MINUS,ALMOV ZERO,ALLEA SI, ARRAYMOV CX, 200CLDLLAB:LODSBOR AL,ALJS MLABJZ ZLABINC PLUSJMP NEXTMLAB: INC MINUSJMP NEXTZLAB: INC ZERONEXT: DEC CXJNZ LLABHLTLOOP label ；循环指令IRET伪指令：DB ,DW,byte ptr例2：操作数可以是字符串,例如STR DB ‘HELLO’汇编后的情况如图：某数据段定义为DATA SEGMENTS1 DB 0,1,2,3,4,5S2 DB ‘12345’COUNT EQU $-S1S3 DB COUNT DUP2DA TA ENDS画出该数据段在存储器中的存储形式DOS系统功能调用介绍1 从键盘输入一个字符功能号=1MOV AH,1INT 21H<AL中有键入的字符>1 在显示器上显示一个字符功能号=2MOV AH, 2MOV DL, <要显示的字符>INT 21H例：在显示器上显示一个字符‘A’MOV AH, 2MOV DL, ’A’;或MOV DL, 41HINT 21H2显示字符串功能号=9MOV AH, 9LEA DX, <字符串>INT 21H注意：被显示的字符串必须以’$’结束;4.6.2 分支程序设计4-31 求符号字节数X的绝对值,X用补码表示DATA SEGMENTX DB -50DATA ENDSCODE SEGMENTASSUME CS:CODE,DS:DATASTART:MOV AX,DATAMOV DS,AXMOV AL,X；取XTEST AL,80H；测试符号位JZ DONE；若大于0,转doneNEG AL;若小于０,求补得到|x|MOV X,AL;保存DONE: MOV AH,4CHINT 21HCODE ENDSEND START关于存储器:扩展存储器所需存储芯片的数量计算：若用一个容量为m K×n位的存储芯片构成容量为M K×N位假设M＞m,N＞n,即需字位同时扩展的存储器,则这个存储器所需要的存储芯片数为M／m×N／n;RAM芯片的容量:为220×16b,问1该芯片地址线多少,2数据线多少SRAM与CPU连接:CPU数据总线不相同,连接不一样;8086CPU的16数据总线,其高8位数据线D15-D8接存储器的奇地址体低8位数据线D7-D0接存储器的偶地址体,根据BHE选择奇地址库和A0选择偶地址库的不同状态组合决定对存储器做字操作还是字节操作存储器与CPU地址总线的连接:低位地址线直接和存储芯片的地址信号连接作为片内地址译码高位地址线主要用来产生选片信号称为片间地址译码,以决定每个存储芯片在整个存储单元中的地址范围,避免各芯片地址空间的重叠;片选译码的几种方法：①全译码：所有的地址线全用上,无地址重叠;②部分译码：部分高位地址没有用,存在地址重叠;3 全译码,每个存储单元的地址都是唯一的,不存在地址重复,但译码电路可能比较复杂、连线也较多I/O端口与存储器统一编址概念I/O端口独立编址概念8086采用独立编址I/O端口地址译码的一般原则：把CPU用于I/O端口寻址的地址线分为高位地址线和低位地址线两部分：例6-1,某8088最小系统,I/O接口译码电路如图A0-A9选择端口CPU和外设间的数据传送方式程序控制方式中断控制方式DMA方式程序控制方式无条件传送方式查询传送方式查询传送方式CPU从接口中读取状态字CPU检测状态字传送数据数据端口状态端口a 查询式输入的算法：1用指令检测Ready：IN AL , 三态缓冲器或状态寄存器的地址2若Ready = 0,返回13若Ready = 1,发出IN AL , 输入接口数据寄存器的端口地址;查询输入： MOV BX,OFFSET STORE IN_TEST: IN AL,状态口地址 TEST AL,80H JZ IN_TEST IN AL,数据口地址 MOV BX,AL INC BX …、b 查询式输出： MOV BX,OFFSET STORE OUT_TEST: IN AL, 100;状态端口 TEST AL, 80H JNZ OUT_TEST MOV AL,BX OUT 101,AL ；数据端口 INC BX …中断概念：查询式输出的接口电路接至D7中断向量表是存放中断向量的一个特定的内存区域;中断向量,就是中断服务子程序的入口地址;中断向量表：中断服务程序的入口地址首地址逻辑地址含有段地址CS和偏移地址IP共32位,其中低字是偏移地址、高字是段地址8086微处理器从物理地址00000H开始,依次安排各个中断向量,向量号也从0开始256个中断占用1KB区域,就形成中断向量表8259：完全嵌套方式默认工作方式：中断请求按优先级IR0~IR7处理,IR0优先级最高,IR7最低;当有中断发生时,如果有更高级的中断请求到来,会发生中断嵌套;中断结束命令1自动中断结束模式AEOI自动结束方式一进入中断就将ISR中对应的状态标志清除,因为ISR是优先仲裁的依据,所以这种方式只能用在不会出现嵌套的简单场合;2非自动中断结束方式EOI②一般结束方式：当发出中断结束命令后,用结束指令把当前中断服务寄存器ISR中优先级最高的正在处理的IS位清除;最常用8259初始化：2ICW2中断向量命令字向8259A 写入ICW1命令字后,应立即向8259A 送ICW2;ICW2用于确定8259A 每根IR 线上的中断向量号；其实确定的是IR0线上的中断向量 设置中断向量号⏹ 命令字中,T7～T3为中断向量号的高5位,低3位设为0⏹ 根据此命令, 8259A 自动确定低3位：IR0为000、IR1为001、……、IR7为111 1OCW1中断屏蔽命令字 屏蔽命令字内容写入中断屏蔽寄存器IMRDi ＝Mi 对应IRi,为1禁止IRi 中断； 为0允许IRi 中断;各位互相独立;8255：1工作方式控制字：D5D6D2D3D4D0D100- 方式001- 方式10 - 输出1- 输入1X- 方式2A 口方式选择A 口传输方向C 口高4位传输方向B 口工作方式0- 方式01- 方式1B 口传输方向C 口低半部分传输方向例：若要求8255A1的各个端口处在如下的工作方式：端口A方式0输入,端口B方式1输出,端口C上半部PC7～PC4输出, 端口C下半部PC3～PC0输入解：方式控制字=10010101B或95H,初始化程序：CWR EQU 0FBH；8255A1控制字寄存器端口地址MOV AL,10010101BOUT CWR,AL例8-2 使端口C的PC7置1的控制字为00001111B,PC3置0控制字00000110;8255控制口地址00EEH：相应的汇编程序为：MOV AL,0FHMOV DX,00EEHOUT DX,ALMOV AL,06HOUT DX,AL注意使端口C按位置位或复位的控制字也是写入至控制字寄存器;例题8-38255 工作于方式0,以查询的方式输出,与打印机连接如图所示程序：PP:MOV AL,81H；控制字A口输出,c高4位输出,低4位输入,方式0 OUT 0D6H,ALMOV AL,0DH；00001101BOUT 0D6H,AL；PC6=1,发出STB高电平MOV CX,100LEA DI ,DATAPTR；DI指向首地址LPST: IN AL,0D4H；读C口AND AL,04H；查busy信号JNZ LPST；如忙,等待MOV AL,DI；不忙,取出一个字节数据OUT 0D0H,AL；；A口输出并锁存字符MOV AL,0CH ；0000 1100BOUT 0D6H,AL；STB=0INC AL；AL=0000 1101OUT 0D6H,AL；STB=1INC DILOOP LPST…。
微机原理期末必考复习题目
微机原理期末复习题目第一章计算机基本知识【复习重点】1、常用数制及其相互间的转换；2、机器数表示：原码、反码、补码的表示及求法；3、BCD编码及常用字符的ASCII码；4、计算机中的常用术语【典型习题】•在计算机中，1KB= 1024 byte。
•对于十六进制表示的数码19.8H，转换为十进制数时为：25.5 ；用二进制数表示时为：11001.1 B；该数码用压缩BCD码表示时数据为：00100101.0101B或25.5H 。
•设机器字长为8位，最高位是符号位。
则十进制数–13所对应的原码为：10001101B ；补码为11110011B 。
•一个8位二进制数用补码方式表示的有符号数的范围是-128~+127 。
•软件通常分为系统软件和应用软件两大类。
•微型计算机中主要包括有 A 。
A．微处理器、存储器和I/O接口B．微处理器、运算器和存储器C．控制器、运算器和寄存器组D．微处理器、运算器和寄存器第二章8080系统结构【复习重点】1 、CPU 内部的功能结构；2 、寄存器阵列结构及各寄存器的功能；3 、标志寄存器各标志位的名称及含义；【典型习题】1、8086中的BIU中有 4 个16 位的段寄存器、一个16 位的指令指针、 6 字节指令队列、20 位的地址加法器。
2、8086 可以访问8 位和16 位的寄存器。
3、8088/8086 CPU中，指令指针（IP）中存放的是 B 。
A．指令B．指令地址C．操作数D．操作数地址4、8086CPU内部由哪两部分组成？它们的主要功能是什么？答：BIU（或总线接口单元）：地址形成、取指令、指令排队、读/写操作数及总线控制等所有与外部的操作由其完成。
EU（或指令执行单元）：指令译码和执行指令5、8086/8088 CPU内部包含有哪6个专用寄存器？它们的主要功能是什么？答：有CS、DS、ES、SS、IP、PSWCS（代码段寄存器）：用来存放当前代码段的基地址。
微机原理期末复习
微机原理期末复习 IMB standardization office【IMB 5AB- IMBK 08- IMB 2C】一、回答问题问题1：8086的存储器为什么要进行分段？答：8086的地址总线AB有20根地址线，意味着存储器每个存储单元的地址由20位二进制数构成。
而8086内部用来存放地址信息的寄存器只有16位，出现了矛盾，为解决这个问题，8086采取了存储器分段的方式。
由于16位二进制地址可寻址范围是64KB而1MB的存储空间可以在逻辑上分为16个段每段大小是64KB，因此可以用段地址（也称为段基址）给每个段编号，每个段内的地址单元用偏移地址编号。
问题2：什么是物理地址什么是逻辑地址请说明二者的关系。
答：物理地址共有20位，对应一个存储单元的实际地址，物理地址与存储单元是一一对应关系。
逻辑地址则由段地址和偏移地址组成是指令中引用的形式地址。
一个逻辑地址只能对应一个物理地址，而一个物理地址可以对应多个逻辑地址。
(2000:0202H、2010:0102H、……)。
段地址——16位，即存储单元所在逻辑段的编号，通常存放在对应的段寄存器中，偏移地址为16位，存储单元在逻辑段内相对于该段第一个存储单元的距离。
20位物理地址 = 段地址×16 + 偏移地址取指令操作CS ×16 + IP堆栈操作SS ×16 + SP 数据存储器操作DS/ES ×16 + 偏移地址问题3：请说明段寄存器与提供偏移地址寄存器的对应关系。
答：CS：IP对应代码段，DS：SI（或DI或BX）对应数据段，SS：SP（或BP）对应堆栈段。
问题4：8086的有最大和最小两种工作模式，请说明两种工作模式下的特点，并说明如何进行工作模式的设置。
答：8086微处理器有最小模式和最大模式。
最小模式为单处理器模式，最大模式为多处理器模式；最小工作方式下总线控制信号都直接由8086产生，系统中总线控制逻辑电路被减小到最小，这种方式适合于较小规模系统的应用。
微机原理复习题及答案
微机原理复习题及答案一、选择题1. 下列那个不是半导体存储器芯片的性能指标（）。
A.存储容量B.存储结构 C .集成度 D.最大存储时间2. 外部设备的端口不包括（）。
A .数据端口B .状态端口C .控制端口D .写保护口3. DMA控制器能够实现高速数据传送的主要原因是( )。
A．采用高速芯片 B．时钟频率高C．直接由硬件完成 D．DMA内部采用特殊控制方式4. 调试程序DEBUG的命令G表示（）A．单步运行程序 B.运行C.检查和修改寄存器内容D.修改内存单元内容5. 8086CPU 用( ) 信号的下降沿在 T 1 结束时将地址信息锁存在地址锁存器中。
A . RDB .RESTC . ALED . READY6. 下列指令中，影响标志的指令是( )。
A．从寄存器取数指令B.条件转移指令C.压栈指令D.循环移位指令7. 8086CPU在允许中断状态下，若INTR＝1，则CPU在（）之后，响应中断请求。
A．完成当前时钟周期 B．完成当前总线周期C．完成当前指令周期 D．取得当前指令的操作码8. 采用查询传送方式时,必须要有( ).A．中断逻辑 B.请求信号 C.状态端口 D.类型号9. 8086CPU 工作在总线请求方式时，会让出( ) 。
A .地址总线B .数据总线C.地址和数据总线 D .地址、数据和控制总线10. 内存又称主存，相对于外存来说，它的特点是（）.A. 存储容量大，价格高，存取速度快B. 存储容量小，价格低，存取速度慢C. 存储容量大，价格低，存取速度快D. 存储容量小，价格高，存取速度快11. 设SP=000CH,SS=00A8H,在执行POP AX指令后得到的栈顶的物理地址为( )A.000B6HB.00A8EHC.000B2H D:00A8AH12．在下列指令中，正确的格式是( )A.XCHG AX,DSB.MOV CL,DXC.LEA DX,BETA[BX][SI]D.POP CS13．在DMA方式下，CPU与总线的关系是( ).A.只能控制数据总线B.只能控制地址总线C.成隔离状态D.成短接状态二、填空题1. 微处理器是把（）和（）这两部分功能部件集成在一个芯片上的超大规模集成电路。
微机原理课程复习资料
异常处理的方法与步骤
• 异常定义：异常是指在程序运行过程中发生的、导致程序无法正常执行的错误事件，如除零错误、越界访问等。
异常处理的方法与步骤
捕获异常
在程序中设置异常捕获机制，当异常 发生时能够捕获并处理。
抛出异常
在程序中主动抛出异常，通知上层调 用者进行处理。
异常处理的方法与步骤
捕获异常
在程序中设置异常捕获机制，当异常 发生时能够捕获并处理。
掌握微机接口技术
通过本课程的学习，学生应能掌握常用微机接口的工作原理和使用方法，了解接口芯片与 CPU的连接和数据交换方式，具备基本的微机接口设计和应用能力。
微机原理课程的目的
掌握微型计算机的基本组成和工作原理
通过本课程的学习，学生应能深入理解微型计算机的基本组成，包括中央处理器、存储器 、输入输出接口等，以及它们之间的工作原理和协同工作的方式。
掌握微型计算机的基本组成和 工作原理，理解微处理器、存 储器和输入输出接口等重要部 件的工作原理和性能指标。
学习目标与要求
01
02
03
04
掌握微型计算机的基本组成和 工作原理，理解微处理器、存 储器和输入输出接口等重要部 件的工作原理和性能指标。
掌握微型计算机的基本组成和 工作原理，理解微处理器、存 储器和输入输出接口等重要部 件的工作原理和性能指标。
优化技巧
合理安排指令顺序，减少寄存器与内存访问次数，利 用循环展开等优化方法提高程序执行效率。
05
中断与异常处理技术
05
中断与异常处理技术
中断的基本概念与原理
01
02
03
04
中断定义
中断是指在程序运行过程中， 由外部设备或内部事件引起的 、打断当前程序执行流程并转 去执行相应处理程序的一种机 制。
大学微机原理复习
2011 BIT 存储器接口设计北京理工大学2011 BIT 存储器与CPU的连接一，存储器与CPU连接的问题1，存储器类型选择2，CPU总线负载能力3，地址分配和片选问题4，CPU与存储器的时序2011 BIT 二，地址译码确定存储芯片占据的地址范围。
一次地址译码包括片选译码和片内译码。
片选译码：选择一个存储芯片。
由高位地址信号和控制信号译码产生。
连到存储芯片的/CS脚。
片内译码：选择存储芯片内的存储单元。
由低位地址信号产生。
连到存储芯片的A0～An脚。
译码器——常用138译码器G 1 Y7G 2A Y6G 2B Y5Y4138 Y3C Y2B Y1A Y01，逻辑符号2，功能表G /G2A /G2BC B A /Y7 /Y6 /Y5 /Y4 /Y3 /Y2 /Y1 /Y0≠1 0 0 ××× 1 1 1 1 1 1 1 1＝1 0 0 0 0 0 1 1 1 1 1 1 1 00 0 1 1 1 1 1 1 1 0 1…1 1 1 0 1 1 1 1 1 1 11，全地址译码——CPU的全部地址线都参与寻址特点：每个存储单元的地址是唯一的——无地址重叠。
片选译码：所有高位地址信号作为译码器输入，译码器输出连到存储芯片的CS脚。
片内译码：低位地址信号连到存储芯片的A0～An脚。
存储芯片上的每一个存储单元在整个内存空间具有唯一的一个地址。
例：SRAM6264（8K ×8）与8086/8088连接片选译码：8086/8088的A19～A13作为译码器输入，译码器输出连到存储芯片的CS脚。
片内译码：8086/8088的A0～A12连到存储芯片的A0～A12脚。
2，部分地址译码——CPU的部分地址线参与寻址，部分地址未用特点：有地址重叠区（每个存储单元有若干地址）。
片选译码：高位地址信号的一部分作为译码器输入，译码器输出连到存储芯片的CS脚。
片内译码：低位地址信号连到存储芯片的A0～An脚。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2011 BIT 存储器接口设计北京理工大学2011 BIT 存储器与CPU的连接一，存储器与CPU连接的问题1，存储器类型选择2，CPU总线负载能力3，地址分配和片选问题4，CPU与存储器的时序2011 BIT 二，地址译码确定存储芯片占据的地址范围。
一次地址译码包括片选译码和片内译码。
片选译码：选择一个存储芯片。
由高位地址信号和控制信号译码产生。
连到存储芯片的/CS脚。
片内译码：选择存储芯片内的存储单元。
由低位地址信号产生。
连到存储芯片的A0～An脚。
译码器——常用138译码器G 1 Y7G 2A Y6G 2B Y5Y4138 Y3C Y2B Y1A Y01，逻辑符号2，功能表G /G2A /G2BC B A /Y7 /Y6 /Y5 /Y4 /Y3 /Y2 /Y1 /Y0≠1 0 0 ××× 1 1 1 1 1 1 1 1＝1 0 0 0 0 0 1 1 1 1 1 1 1 00 0 1 1 1 1 1 1 1 0 1…1 1 1 0 1 1 1 1 1 1 11，全地址译码——CPU的全部地址线都参与寻址特点：每个存储单元的地址是唯一的——无地址重叠。
片选译码：所有高位地址信号作为译码器输入，译码器输出连到存储芯片的CS脚。
片内译码：低位地址信号连到存储芯片的A0～An脚。
存储芯片上的每一个存储单元在整个内存空间具有唯一的一个地址。
例：SRAM6264（8K ×8）与8086/8088连接片选译码：8086/8088的A19～A13作为译码器输入，译码器输出连到存储芯片的CS脚。
片内译码：8086/8088的A0～A12连到存储芯片的A0～A12脚。
2，部分地址译码——CPU的部分地址线参与寻址，部分地址未用特点：有地址重叠区（每个存储单元有若干地址）。
片选译码：高位地址信号的一部分作为译码器输入，译码器输出连到存储芯片的CS脚。
片内译码：低位地址信号连到存储芯片的A0～An脚。
存储芯片上的每一个存储单元在整个内存空间可能有几个地址。
该存储芯片的地址范围：A19～A13、A12～A0 1010111 xxxxxxxxxxxxx 1011111 xxxxxxxxxxxxx 1110111 xxxxxxxxxxxxx 1111111 xxxxxxxxxxxxx 即: AE000H~AFFFFHBE000H~BFFFFHEE000H~EFFFFHFE000H~FFFFFH3，线选译码——除用于存储器芯片寻址的地址线外，用剩余的某一条地址线作为存储器的片选控制信号CS特点：电路简单（不需要译码器）；有地址重叠区，地址不连续4，块地址译码块地址译码是部分地址译码和全地址译码之间的折衷方案，它将存储器空间分成许多块避免了部分译码不能充分利用存储空间的缺点。
这些存储器块有时候被称为页或bank 。
块地址译码的经典应用是将具有64K 存储空间分成16块，每块为4K 字节，这样只需利用A 12—A 15四根高阶地址线译码产生16个译码控制信号。
使用块地址译码的优点是某一设备所占用的存储空间不超过一块。
实际上，微处理系统常采用部分地址译码、全地址译码和块地址译码的组合。
2011 BIT 三，存储器扩展技术单个存储芯片的容量往往不能满足整机系统的内存要求。
这时就需要用多个存储芯片进行组合来进行扩充。
扩展分为位扩展、字扩展和字位扩展。
1，位扩展——存储芯片的单元数符合总线要求，但每个单元的位数（字长）不够。
扩展方法——将每个存储芯片的地址线和控制线全部并联在一起，它们的数据线分别接到数据总线的不同位上。
例：用2片4K ×4的芯片扩展成4KB的存储器2，字扩展——存储芯片的字位数符合总线要求，但单元数不够扩展方法——将每个存储芯片的地址线、数据线和控制线全部并联在一起，只将片选端分别引出到地址译码器的不同输出端，即用片选信号来区别各个芯片的地址。
例：用2片64K×8的芯片扩展成128KB的存储器该内存的地址范围是多少？3，字位扩展——存储芯片的字长和单元数都不够扩展方法——先进行位扩展，构成字长满足要求的模块，再用若干模块进行字扩展。
例：用Intel 2164 (64K ×1)扩展成128KB的内存下图中的扩展方法是选用8片2K×1位的存储芯片构成2K×8位的存储组(位扩展)，再用8个这样的存储组构成16K×8位的存储器(字扩展)，整个存储器共计用了64片2K×1位的存储芯片CSD 72K×8D 72K×8(2K×1)×8CS WE D 0D 1D 7A 0～A 13WEA 11～A 13D 0D 1Y 0Y 73-8译码器A 0～A 10CSD 72K×8D 72K×8(2K×1)×8CS WE D 0D 1CSD 72K×8D 72K×8(2K×1)×8CS WE D 0D 12011 BIT 四，CPU与存储器的连接数据线M/IO高位地址CPU（子系统）WRRD低位地址RAMCSWEOE芯片地址ROMCSOE芯片地址译码器ABDB2011 BIT1，CPU的低位地址接于存储器芯片地址，作为存储器单元地址；高位地址接于译码器，经译码后产生存储器片选信号CS。
2，CPU的数据线接于存储器的数据线，作为数据传送线。
3，CPU的WR接于存储器的WE，RD接于存储器的OE作为读写控制线；M/IO接于译码器，实现存储器寻址。
2011 BIT 8086最小模式信号连接2011 BIT 8088最大模式下的系统结构4，设计举例例1，设计8088的存储器系统，要求用2片8K×8的EPROM构成16KB的ROM区，地址为82000H～85FFFH；用1片8K×8的SRAM构成8KB的RAM区，地址为80000H ～81FFFH；用1片138译码器实现全译码方式。
设计步骤；（1）确定片内地址：ROM和RAM均为8KB芯片，需占用13条地址线（A 12～A0）；（2）确定138译码器的连接方式：剩余的7条地址线（A 19～A13）全部参加译码——全译码；A 19 A 18A17A16 A 15A14A 13 A 12A11…A0 选中的芯片及地址1 0 0 0 0 0 0 0 0 …0 RAM 80000H～1 0 0 0 0 0 0 1 1 … 1 81FFFH1 0 0 0 0 0 1 0 0 …0 ROM 82000H ～1 0 0 0 0 0 1 1 1 … 1 （1）83FFFH 1 0 0 0 0 1 0 0 0 …0 ROM 84000H ～1 0 0 0 0 1 0 1 1 … 1 （2）85FFFHG1G2A C B A 存储器地址D7～D0IO/MA19A18 CPU A17A16A15A14A13A12～A0WR G2B Y7G1Y6Y5G2A Y4138 Y3C Y2B Y1A Y0RAMCSWEROMCS（1）ROMCS（2）D7～D0IO/MA19A18 CPU A17A16A15A14A13A12～A0 RD WR G2B Y7G1Y6Y5G2A Y4138 Y3C Y2B Y1A Y0RAMCSWEOEROMCS（1）OEROMCS（2）OE2011 BIT 五，微机系统中的存储器分组1. 8086系统中的存储器连接特点：1）8086系统将1MB的存储空间分为2个512KB的存储体，一个存储体用A0作为片选控制，称为偶存储体，提供8086系统16位数据线的低8位数据；另一个存储体用BHE作为片选控制，称为奇存储体，提供高8位数据。
2）8086系统对存储器的数据操作既可以16位（字），也可以8位（字节）。
当进行16位数据读写时，若数据是对准的（从偶地址开始安排数据），则只需要1个总线周期完成；若数据未对准（从奇地址开始安排数据），则需要2个总线周期完成。
而进行8位数据读写时，每次均要1个总线周期。
图16位存储器接口结构0 0 0 0 0 H0 0 0 0 2 H···(偶体)F F F F C HF F F F E H 0 0 0 0 3 H0 0 0 0 1 HF F F F F H F F F F D H···(奇体)地址锁存器数据总线收发器8086A 0～A 19___BHED 0～D 15A 0A 1～A 19___BHE数据总线(16位)D 0～D 7D 8～D 15地址总线表选体信号A 0和BHE 的联合控制操作无操作11只访问奇体，读/写高8位数据01只访问偶体，读/写低8位数据10同时访问两个存储体，读/写16位数据00操作(读/写)BHE A 02. 32位微机系统中的存储器连接特点：4个字节构成一个字，分为4个存储体，由字节选通信号BE0#、BE1#、BE2#、BE3#进行选通图32位存储器接口结构0 0 0 03 H0 0 0 07 H BANK3(1GB)FF FFB HFF FFF H 地址锁存器数据总线收发器80386/80486A 2～A 31D 0～D 31___BE 3数据总线(32位)D 15～D 8D 7～D 0地址总线0 0 0 02 H0 0 0 06 H BANK2(1GB)FF FFA HFF FFE H 0 0 0 01 H0 0 0 05 H BANK1(1GB)FF FF9 HFF FFD H 0 0 0 00 H0 0 0 04 H BANK0(1GB)FF FF8 HFF FFC H D 31～D 24D 23～D 16___BE 3___BE 2___BE 1___BE 0___BE 2___BE 1___BE 0。