《数字逻辑》试卷2013(样题1)参考答案
《数字逻辑》自测题答案
A B
，当X=1时，它的功能
。
X Y(t ) 0 A B/0
1
1/ 1
1/ 0 1/ 1
0/1
D
0/0
1/ 1
D/0 B C / 0 A /1 C D / 0 B /1 D A /1 C /1
Y(t 1) / Z(t )
X 0 Q1Q0 00 01/ 0
1
EN / CP D Q D锁存器 Q D触发器
16. 画出具有循环进位的余3码加1计数器的Moore型状态图。
其它/0
0011/0
0100/0
0101/0
0110/0
0111/0
1100/1
1011/0
1010/0
1001/0
1000/0
17. 由74LS138译码器及逻辑门构成的组合逻辑电路如下，其中输入信号A7~A0 为地址变量。试填写表格。
0
0 1
0000
0000 0110
0011
0100 1011
8421码 X3 X2 X1 X0
0
≥1 &
0 W
0
0100 0101
0110
0111 1000
1
1 1
0110
0110 0110
1100
1101 1110
X3 X2 X1 X2 X0
1001
结论：
1
0110
1111
将8421码转换为2421码
（1）F
3
（2）功能：三变量一致检测电路
x3 x2 x1 en d0 d1 d2 d3 d4 d5 d6 d7
（3）module same(A,B,C,F); input A,B,C; output F;
《数字逻辑》试卷2013(样题1)参考答案
华南理工大学 网络学院《数字逻辑》试卷考试时间：（120分钟）班级： 姓名： 总分数：一、 选择题（每小题1分，）1 有两个十进制数数字的8421BCD 编码是10010001，则它们的余3码是 A 。
A ． 1100 0100B ．1001 0100C ． 1001 0011D ． 1111 00012 若输入变量A 、B 全为1时，输出F=1，则其输入与输出的关系是 B 。
A ．异或B ．与C ．非D ．或非3 二进制数1100转换成十六进制数是 D 。
A ．12B ．AC ．BD ．C4 在求逻辑函数F 的反函数时，下列说法错误的是 C 。
A ．“·”换成“+”，“+”换成“·”B ．原变量换成反变量，反变量换成原变量C ．原变量不变D ．常数中的“0”换成“1”，“1”换成“0”5 逻辑表达式（A+B ）·（A+C ）= B 。
A ．AB+ACB ．A+BC C ．B+ACD ．C+AB6 组合逻辑电路通常是由 A 组合而成。
A ．门电路B ．计数器C ．触发器D ．寄存器7 时序逻辑电路中一定包含 C 。
A ．译码器B ．移位寄存器C ．触发器D ．与非门8 逻辑表达式F=AB+A C ，则它的对偶逻辑表达式F '= D 。
A ．))((C AB A ++ B ．A+B ·A+CC ．A+B ·A+CD ．（A+B ）（A+C ）9 设A 、B 、C 为逻辑变量，若已知AB=AC ，则 D 。
A ．B=CB ．B ≥C C ．B ≠CD ．以上都有可能10 一位十进制计数器至少需要 B 个触发器。
A ．3B ．4C ．5D ．611 时序电路中必须有 C 。
A ．输入逻辑变量B ．计数器C ．时钟D ．编码器12 同步时序电路的分析与设计的重要工具是 D 。
A ．状态表和波形图B ．状态图和特征方程C ．特征方程与波形图D ．状态表和状态图13 在利用隐含表进行状态化简时，有S 1，S 2两个状态，条件 D 可确定S 1和S 2不等价。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8=（10.BC）162、(63.25)10=(111111.01)23、（FF）16=(255)104、[X]原=1.1101，真值X=-0.1101，[X]补=1.0011。
5、[X]反=0.1111，[X]补=0.1111。
6、-9/16的补码为1.0111，反码为1.0110。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为110001018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_、_或__、_非_。
10、FAB1，其最小项之和形式为_。
FA B AB11、RS触发器的状态方程为_Q n1SRQ n_，约束条件为SR0。
12、已知F1AB、F2ABAB，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简FABABCA(BAB)（5分）答：F03、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添*，设计出FAB函数。
（5分）15分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解：XY m(3,5,6,7)m(1,2,4,7)2分ABCiXY0000000101010010111010001101101101011111该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
（10分）解：FXA B C XABCXABCXABCXABCXABC4分FX(ABC)X(A B C ABC)4分所以：X=0完成判奇功能。
《数字逻辑》试卷13(样题1)参考答案
《数字逻辑》试卷2013(样题1)参考答案华南理工大学网络教育学院华南理工大学网络学院《数字逻辑》试卷考试时间：班级：姓名：总分数：一、选择题 1 有两个十进制数数字的8421BCD编码是10010001，则它们的余3码是A。
A．1100 0100B．1001 0100C．1001 0011 D．1111 0001 2 若输入变量A、B 全为1时，输出F=1，则其输入与输出的关系是B。
A．异或B．与C．非D．或非3 二进制数1100转换成十六进制数是D。
A．12B．A C．B D．C 4 在求逻辑函数F的反函数时，下列说法错误的是C。
A．“·”换成“+”，“+”换成“·” B．原变量换成反变量，反变量换成原变量C．原变量不变D．常数中的“0”换成“1”，“1”换成“0” 5 逻辑表达式·= B。
A．AB+AC B．A+BC C．B+AC D．C+AB 6 组合逻辑电路通常是A组合而成。
A．门电路B．计数器C．触发器D．寄存器7 时序逻辑电路中一定包含C。
A．译码器B．移位寄存器C．触发器D．与非门8 逻辑表达式F=AB+AC，则它的对偶逻辑表达式F?=D。
A．(A?B)(A?C)B．A+B·A+C C．A+B·A+C D．9 设A、B、C为逻辑变量，若已知AB=AC，则D。
A．B=C B．B≥C C．B≠C D．以上都有可能10 一位十进制计数器至少需要 B 个触发器。
A．3B．4C．5 D．6 11 时序电路中必须有C。
A．输入逻辑变量B．计数器C．时钟D．编码器12 同步时序电路的分析与设计的重要工具是D。
A．状态表和波形图B．状态图和特征方程C．特征方程与波形图D．状态表和状态图共 5 页第 1 页华南理工大学网络教育学院13 在利用隐含表进行状态化简时，有S1，S2两个状态，条件 D 可确定S1和S2不等价。
A．状态相同B．状态不同C．输出相同D．输出不同n+1n14有两个与非门构成的基本RS触发器，欲使该触发器保持原态，即Q=Q，则输入信号应为B。
数字逻辑习题与答案.
数字逻辑习题及答案一. 填空题1．一个触发器有Q和Q两个互补的输出引脚，通常所说的触发器的输出端是指Q ，所谓置位就是将输出端置成 1 电平，复位就是将输出端置成0 电平。
2．我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的与或表达式，也可表示为逻辑函数的或与表达式。
3．计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为计数器，当对周期性的规则脉冲计数时，称为定时器。
4．当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个ASCII 码，这个ASCII 码的值为33H 。
5．在5V 供电的数字系统里，所谓的高电平并不是一定是5V，而是有一个电压范围，我们把这个电压范围称为高电平噪声容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平噪声容限。
二. 选择题1．在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有 b 结构，否则会产生数据冲突。
a. 集电极开路；b. 三态门；c. 灌电流；d. 拉电流2．TTL集成电路采用的是 b 控制，其功率损耗比较大；而MOS 集成电路采用的是 a 控制，其功率损耗比较小。
a. 电压；b. 电流；c. 灌电流；d. 拉电流3．欲将二进制代码翻译成输出信号选用 b ，欲将输入信号编成二进制代码选用 a ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 c ，e 。
a. 编码器；b. 译码器；c. 多路选择器；d. 数值比较器；e. 加法器；f. 触发器；ｇ. 计数器；h. 寄存器4．卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。
a. 二进制码；b. 循环码；c. ASCII 码；d. 十进制码5．根据最小项与最大项的性质，任意两个不同的最小项之积为0 ，任意两个不同的最大项之和为 1 。
数字逻辑试题及答案
数字逻辑试题及答案# 数字逻辑试题及答案一、选择题（每题2分，共20分）1. 在数字逻辑中，逻辑“与”操作的特点是：- A. 只要有一个输入为0，输出就为0- B. 所有输入为1时，输出才为1- C. 至少有一个输入为1，输出就为1- D. 所有选项都不正确答案：A2. 下列哪个不是组合逻辑电路的特点？- A. 输出只依赖于当前的输入- B. 输出可以延迟- C. 没有记忆功能- D. 具有固定的输出响应时间答案：B3. 触发器的主要用途是：- A. 存储一位二进制信息- B. 作为逻辑门使用- C. 进行算术运算- D. 以上都不是答案：A4. 以下哪个不是数字逻辑中的布尔代数基本运算？- A. 与（AND）- B. 或（OR）- C. 非（NOT）- D. 加（ADD）答案：D5. 一个4位二进制计数器在计数到15后，下一个状态是：- A. 0- B. 1- C. 16- D. 不确定答案：A...（此处省略其他选择题，以保持总字数约1000字）二、简答题（每题10分，共30分）1. 解释什么是“异或”（XOR）逻辑门，并给出其真值表。
答案：“异或”（XOR）逻辑门是一种二输入逻辑门，其输出仅当输入不相等时为1。
如果两个输入相同，输出为0。
其真值表如下：```A |B | Y--0 | 0 | 00 | 1 | 11 | 0 | 11 | 1 | 02. 什么是同步时序逻辑电路，与异步时序逻辑电路有何不同？答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，状态转换是同步进行的。
而异步时序逻辑电路中，触发器的状态转换不是由统一的时钟信号控制，可能存在不同的延迟，导致状态转换可能不同步。
3. 描述一个简单的数字逻辑电路设计，实现2位二进制加法器的功能。
答案：一个2位二进制加法器可以由两个全加器和一个进位逻辑构成。
每个全加器接收两个输入位和一个进位输入，产生一个和位和一个进位输出。
数字逻辑设计基础答案_(第1-13章)
器中。节拍发生器用于产生节拍脉冲信号。操作控制器按照时间节拍，并根据指令译码器输 出的操作要求，向各个功能部件发出有序控制指令。模型计算机原理框图如上图所示。
第 2 章 数制和码制
[题 2-1] 将下列十进制数转换成二进制数 （1） （357）10 （3） （0.954）10 （2） （54.369）10 （4） （54）10
解：十进制数转换成二进制数时，整数部分和小数部分需要分别进行转换。其中，整数 部分除 10 取余法，逆序排列。小数部分乘 10 取整法，顺序排列。 （小数取 5 位） （1） （357）10 =（101110111）2 （3） （0.954）10 =（0.11110）2 （2） （54.369）10 =（110110.01011）2 （4） （54）10 =（110110）2
第 3 章 逻辑代数基础
[题 3-1] 分别指出变量（A,B,C,D）在何种取值组合时，下列函数的值为 1。 （1） Y AB C CD （2） Y ( A B D)( A C D ) 解： （1） 要使函数的值为 1， 当且仅当 ABC 取 101，D 可取 0 或 1； 当且仅当 CD 取 11，AB 可取 00、01、10、11。即 ABCD 对应取值组合有 1010、1011、0011、0111、1111 时，函数 的值为 1。 （2）对于或与式，可先求函数的值为 0 的组合。当且仅当 ABD 取 100， C 可取 0 或 1； 当且仅当 ACD 取 001， B 可取 0 或 1。即 ABCD 对应取值组合有 1000、1010、0001、0101 时，函数的值为 0。则函数的值为 1 的 ABCD 对应取值组合有 0000、0010、0011、0100、 0110、0111、1001、1011、1100、1101、1110、1111。 [题 3-2] 试用真值表验证下列表达式： （1） AB B C A B B C （2） AB A B ( A B)( A B ) （3） ( A B)C AC BC （4） A B A B 1 解： （1）将等式左边和右边对应列出真值表，如表题 3.2（1）所示。则 AB B C A B B C 的恒等关系得以证明。
数字逻辑试题及答案
数字逻辑试题及答案一、单项选择题（每题2分，共10分）1. 以下哪个是数字逻辑中的逻辑运算？A. 加法B. 减法C. 与运算D. 乘法答案：C2. 在数字逻辑中，一个逻辑门的输出是：A. 0B. 1C. 0或1D. 任意数字答案：C3. 以下哪个是组合逻辑电路的特点？A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案：B4. 触发器的主要用途是：A. 逻辑运算B. 存储信息C. 放大信号D. 转换信号答案：B5. 一个4位二进制计数器可以计数到：A. 8B. 16C. 32D. 64答案：B二、多项选择题（每题3分，共15分）1. 下列哪些是数字逻辑中常用的逻辑门？A. 与门B. 或门C. 非门D. 异或门E. 与非门答案：ABCDE2. 在数字逻辑中，以下哪些可以作为信号的表示？A. 电压B. 电流C. 电阻D. 电容E. 电感答案：AB3. 以下哪些是数字电路的基本组成元素？A. 逻辑门B. 电阻C. 电容D. 触发器E. 运算放大器答案：ABD4. 在数字逻辑中，以下哪些是常见的电路类型？A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合信号电路E. 微处理器答案：ABD5. 以下哪些是数字电路设计时需要考虑的因素？A. 电路的复杂性B. 电路的功耗C. 电路的可靠性D. 电路的成本E. 电路的尺寸答案：ABCDE三、填空题（每题2分，共10分）1. 在数字逻辑中，一个逻辑门的输出状态取决于其_________。
答案：输入状态2. 一个D触发器的输出在时钟信号的_________沿触发。
答案：上升沿3. 一个4位二进制计数器的计数范围是从_________到_________。
答案：0000到11114. 一个逻辑电路的输出是其输入的_________。
答案：逻辑函数5. 在数字逻辑中，使用_________可以表示一个逻辑函数的真值表。
答案：卡诺图四、简答题（每题5分，共15分）1. 描述一个典型的组合逻辑电路的工作原理。
数字逻辑设计基础答案_(第1-13章)
第 3 章 逻辑代数基础
[题 3-1] 分别指出变量（A,B,C,D）在何种取值组合时，下列函数的值为 1。 （1） Y AB C CD （2） Y ( A B D)( A C D ) 解： （1） 要使函数的值为 1， 当且仅当 ABC 取 101，D 可取 0 或 1； 当且仅当 CD 取 11，AB 可取 00、01、10、11。即 ABCD 对应取值组合有 1010、1011、0011、0111、1111 时，函数 的值为 1。 （2）对于或与式，可先求函数的值为 0 的组合。当且仅当 ABD 取 100， C 可取 0 或 1； 当且仅当 ACD 取 001， B 可取 0 或 1。即 ABCD 对应取值组合有 1000、1010、0001、0101 时，函数的值为 0。则函数的值为 1 的 ABCD 对应取值组合有 0000、0010、0011、0100、 0110、0111、1001、1011、1100、1101、1110、1111。 [题 3-2] 试用真值表验证下列表达式： （1） AB B C A B B C （2） AB A B ( A B)( A B ) （3） ( A B)C AC BC （4） A B A B 1 解： （1）将等式左边和右边对应列出真值表，如表题 3.2（1）所示。则 AB B C A B B C 的恒等关系得以证明。
现代数字系统设计主要依托于计算机辅助的设计设计者先在装有eda软件的计算机上用图形输或文本输入方式把要设计的数字系统的模型搭建好然后利用相关的eda软件将用图形或文本表达的设计思想自动转化为目标芯片pld所能识别的网表文件最终通过相应的下载工具下载到目标芯片里让目标芯片按照即定的逻辑执行相应的功能
《数字逻辑设计基础》习题解答
数字逻辑试题及答案
数字逻辑试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑电路中的基本逻辑运算？A. 加法B. 减法C. 乘法D. 与运算2. 一个3输入的与门，当所有输入都为高电平时，输出为：A. 低电平B. 高电平C. 浮空D. 不确定3. 一个D触发器的Q端在时钟信号上升沿触发时，其状态变化为：A. 保持不变B. 从0变到1C. 从1变到0D. 从D输入端状态变化4. 在数字电路中，以下哪个不是布尔代数的基本定理？A. 幂等律B. 交换律C. 反演律D. 分配律5. 一个4位二进制计数器在计数到31后，下一个状态是：A. 00000B. 00001C. 11111D. 不能确定6. 以下哪个不是数字逻辑电路设计中的优化方法？A. 布尔代数简化B. 逻辑门替换C. 增加冗余D. 逻辑划分7. 一个异或门的真值表中，当输入相同，输出为：A. 0B. 1C. 无法确定D. 无输出8. 在数字电路中，同步计数器与异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 电路复杂度D. 计数精度9. 以下哪个不是数字逻辑电路中的存储元件？A. 触发器B. 寄存器C. 计数器D. 逻辑门10. 一个简单的数字逻辑电路设计中，如果需要实现一个2输入的或门，至少需要几个与门？A. 1B. 2C. 3D. 4答案：1. D2. B3. D4. C5. B6. C7. A8. B9. D10. A二、填空题（每空2分，共20分）1. 数字逻辑电路中最基本的逻辑运算包括______、或运算、非运算。
2. 一个2输入的与门，当输入都为高电平时，输出为______。
3. 布尔代数的基本定理包括______、结合律、分配律等。
4. 一个D触发器的Q端在时钟信号上升沿触发时，Q端状态与______相同。
5. 4位二进制计数器的计数范围是从______到1111。
6. 数字逻辑电路设计中的优化方法包括布尔代数简化、逻辑门替换、______等。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8 =（ 10.BC ）162、(63.25) 10= ( 111111.01 )23、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F +=11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分）答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分）答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 18分2、分析以下电路，其中X 为控制端，说明电路功能。
数字逻辑考题与答案
数字逻辑试题 1 答案一、填空：（每空 1 分，共 20 分）1、（ 20.57）8 =（ 10.BC）162、 (63.25) 10= ( 111111.01)23、（ FF）16= ( 255 ) 104、 [X] 原 =1.1101，真值 X= -0.1101 ， [X] 补 = 1.0011。
5、 [X] 反 =0.1111， [X] 补 = 0.1111。
6、 -9/16 的补码为 1.0111，反码为 1.0110 。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与 _ 、_或 __、_非 _ 。
10、F A B 1，其最小项之和形式为_ 。
F AB AB11、RS 触发器的状态方程为_ Q n 1S RQ n_，约束条件为SR0 。
12、已知F1 A B 、 F 2 AB AB ，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异 _步时序逻辑电路。
二、简答题（20 分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（ 1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简F AB ABC A(B AB ) （5分）答：F03、分析以下电路，其中RCO 为进位输出。
（ 5 分）答： 7 进制计数器。
4、下图为PLD 电路，在正确的位置添* ，设计出F A B 函数。
（5分）5 分注：答案之一。
三、分析题（30 分）1、分析以下电路，说明电路功能。
（10分）解：X m(3,5,6,7)2 分Y m(1,2,4,7)A B Ci X Y0000000101010010111010001101101101011111该组合逻辑电路是全加器。
《数字逻辑》总复习测试题参考答案
目录
• 测试题答案概述 • 选择题答案解析 • 填空题答案解析 • 简答题答案解析 • 计算题答案解析
01
测试题答案概述
测试题答案的解析
测试题1答案解析
这道题考查了基本逻辑门的功能和特点，通 过分析题目中的逻辑表达式，可以确定使用
的逻辑门类型和输入输出关系。
测试题2答案解析
解析：此题考查了触发器的功能，C选项代表了边沿触发器的特性，即在时钟信号的上升沿或下降沿时，触发器 会进行状态更新。
03
填空题答案解析填空题一答案及解析来自答案1010解析
根据二进制数的定义，二进制数由0和1组成，逢2进1。因此，将十进制数10转换为二进制数得到1010。
填空题二答案及解析
答案：8
测试题答案的注意事项
注意单位的统一
在解题过程中，需要注意单位的一致性，避免出现单位混淆或单位 错误的情况。
考虑边界条件
在分析逻辑电路或可编程逻辑器件的应用时，需要考虑各种边界条 件和极端情况，以确保电路的可靠性和稳定性。
重视细节
在解题过程中，需要注意细节问题，如符号的规范使用、电路连接方 式的正确性等，这些细节问题可能会影响最终结果的正确性。
05
计算题答案解析
计算题一答案及解析
答案
11010010
解析
根据二进制加法规则，1010+101=1101，然后后缀一个 0，得到11010010。
计算题二答案及解析
答案：3
解析：根据逻辑或运算规则，当两个输入信 号中至少有一个为高电平时，输出信号为高 电平。因此，A、B、C中至少有一个为高电
02
选择题答案解析
选择题一答案及解析
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（）8 =（ ）16 2、 10= ( )23、（FF ）16= ( 255 )104、[X]原=，真值X= ，[X]补 = 。
5、[X]反=，[X]补= 。
6、-9/16的补码为，反码为 。
7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F +=11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分） 答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分） 解：∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 18分2、分析以下电路，其中X 为控制端，说明电路功能。
数字逻辑_习题一_答案
数字逻辑_习题⼀_答案〈习题⼀〉作业参考答案1.4 如何判断⼀个7位⼆进制正整数A=a 1a 2 a 3 a 4 a 5 a 6 a 7是否是4的倍数。
答：只要a 6 a 7=00，A 即可被4整除。
1.10设[x]补=01101001，[y]补=10011101，求：1[]2x 补，1[]4x 补，1[]2y 补，1[]4y 补，[]x -补，[]y -补。
答：（1）如[x]补=x 0x 1x 2…x n ，则1[]2x 补= x 0x 0x 1x 2…x n-1. x n 。
所以，1[]2x 补=00110100.1，1[]4x 补=00011010.01，1[]2y 补=11001110.1，1[]4y 补=11100111.01。
（2）如[x]补=x 0x 1x 2…x n ，[-x]补=012...1n x x x x +。
所以，[]x -补=10010111，[]y -补=01100011。
注意：公式（1）[x]补=x 0x 1x 2…x n ，则1[]2x 补= x 0x 0x 1x 2…x n-1. x n（2）[x]补=x 0x 1x 2…x n ，[-x]补=012...1n x x x x +⼀定要掌握。
1.11根据原码和补码的定义回答下列问题：（1）已知[x]补>[y]补，是否有x>y?（2）设-2n0，则[x]补>[y]补。
但显然x（2）因为x<0，所以[x]补=2n+1+x ，[x]原=2n-x ；要使[x]补=[x]原，则2n+1+x=2n-x 。
从⽽可以得到：X=-2(n-1)。
注意：因为-2n+x 。
1.12 设x 为⼆进制整数，[x]补=11x 1 x 2 x 3 x 4 x 5，若要x <-16，则x 1~x 5应满⾜什么条件？答：[x –(-16)]补=[x+16]补=[x]补+10000，若要x <-16，则[x –(-16)]补>1000000，即[x]补+10000>1000000。
《数字逻辑》考试答案
《数字逻辑》考试答案中国石油大学（北京）远程教育学院《数字逻辑》期末复习题一、单项选择题1.TTL 门电路输入端悬空时，应视为 ( A )A. 高电平B. 低电平C. 不定D. 高阻2. 最小项A B C D的逻辑相邻项是（D）A ． ABCD B． ABCD C． AB CD D． ABCD3.全加器中向高位的进位 C i 1为( D)A. A i B i C iB. A i B i( A i B i )C iC. A i B i C iD. ( A i C i ) B i4.一片十六选一数据选择器，它应有（A）位地址输入变量A.4B. 5C. 10D. 165.欲对 78 个信息以二进制代码表示，则最少需要（ B ）位二进制码A. 4B. 7C. 78D. 106.十进制数 25 用 8421BCD码表示为（ B ）A.10 101B.0010 0101C.100101D.101017.常用的 BCD码有（ C ）A: 奇偶校验码B:格雷码C:8421码D:ASCII码8.已知 Y A AB AB ,下列结果中正确的是（C）A:Y=A B:Y=B C:Y=A+B D:Y A B 9.下列说法不正确的是（ D）A:同一个逻辑函数的不同描述方法之间可相互转换B:任何一个逻辑函数都可以化成最小项之和的标准形式C:具有逻辑相邻性的两个最小项都可以合并为一项D:任一逻辑函数的最简与或式形式是唯一的10.逻辑函数的真值表如下表所示，其最简与或式是（ C ）A: ABC ABC ABC B: ABC ABC ABC C: BC ABD: BC AC11．以下不是逻辑代数重要规则的是( D ) 。
A. 代入规则B. 反演规则C. 对偶规则D. 加法规则12．已知函数 FAB (C DE)的反函数应该是 (A) 。
A. F A B C (D E)B. F A BC (DE)C. F A B C (D E)D.F A B C (DE)13．组合逻辑电路一般由（A）组合而成。
数字逻辑期末考试题
数字逻辑考试题答案及评分标准数字逻辑考试题数字逻辑考试题(一)一、填空（共17分，每空1分） 1. （1011.11）B =（ ） D =（ ）H 2. （16）D =（ ）8421BCD 码。
3. 三态门的输出有 、 、 三种状态。
6. ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。
7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。
10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。
11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。
12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。
13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。
二、选择（共10分，每题1分）1. DE BC A Y +=的反函数为Y =（ ）。
A. E D C B A Y +++⋅=B. E D C B A Y +++⋅=C. )(E D C B A Y +++⋅=D. )(E D C B A Y +++⋅= 3. 十进制数25用8421BCD 码表示为（ ）。
A. 10101 B. 0010 0101 C. 100101 D. 101014. 若用1表示高电平，0表示低电平，则是（ ）。
A. 正逻辑B. 负逻辑C. 正、负逻辑D. 任意逻辑 5. 下逻辑图的逻辑表达式为（ ）。
A. AC BC AB Y =B. BC AC AB Y ++=C. BC AC AB Y ++=D. BC AC AB Y = 6. 三态门的逻辑值正确是指它有（ ）。
A. 1个B. 2个C. 3个D. 4个9. 组合逻辑电路在电路结构上的特点下列不正确的是（ ）。
A. 在结构上只能由各种门电路组成B. 电路中不包含记忆（存储）元件C. 有输入到输出的通路D. 有输出到输入的反馈回路10. 已知74LS138译码器的输入三个使能端（E 1=1，022==B A E E ）时，地址码A 2A 1A 0=011，则输出07~Y Y 为（ ）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
华南理工大学 网络学院
《数字逻辑》试卷
考试时间：（120分钟）
班级： 姓名： 总分数：
一、 选择题（每小题1分，）
1 有两个十进制数数字的8421BCD 编码是10010001，则它们的余3码是 A 。
A ． 1100 0100
B ．1001 0100
C ． 1001 0011
D ． 1111 0001
2 若输入变量A 、B 全为1时，输出F=1，则其输入与输出的关系是 B 。
A ．异或
B ．与
C ．非
D ．或非 3 二进制数1100转换成十六进制数是 D 。
A ．12
B ．A
C ．B
D ．C
4 在求逻辑函数F 的反函数时，下列说法错误的是 C 。
A ．“·”换成“+”，“+”换成“·”
B ．原变量换成反变量，反变量换成原变量
C ．原变量不变
D ．常数中的“0”换成“1”，“1”换成“0” 5 逻辑表达式（A+B ）·（A+C ）= B 。
A ．AB+AC
B ．A+B
C C ．B+AC
D ．C+AB 6 组合逻辑电路通常是由 A 组合而成。
A ．门电路
B ．计数器
C ．触发器
D ．寄存器 7 时序逻辑电路中一定包含 C 。
A ．译码器
B ．移位寄存器
C ．触发器
D ．与非门 8 逻辑表达式F=AB+A C ，则它的对偶逻辑表达式F '= D 。
A ．))((C A
B A ++ B ．A+B ·A+C
C ．A+B ·A+C
D ．（A+B ）（A+C ）
9 设A 、B 、C 为逻辑变量，若已知AB=AC ，则 D 。
A ．B=C
B ．B ≥
C C ．B ≠C
D ．以上都有可能 10 一位十进制计数器至少需要 B 个触发器。
A ．3
B ．4
C ．5
D ．6
11 时序电路中必须有 C 。
A ．输入逻辑变量
B ．计数器
C ．时钟
D ．编码器 12 同步时序电路的分析与设计的重要工具是 D 。
A ．状态表和波形图
B ．状态图和特征方程
C ．特征方程与波形图
D ．状态表和状态图
13 在利用隐含表进行状态化简时，有S 1，S 2两个状态，条件 D 可确定S 1和S 2不等价。
A ．状态相同
B ．状态不同
C ．输出相同
D ．输出不同
14有两个与非门构成的基本RS 触发器，欲使该触发器保持原态，即Q n+1=Q n ，则输入信号应
为 B 。
A ．S=R=0
B ．S=R=1
C ．S=1，R=0
D ．S=0，R=1
15 在四路数据选择器中，其地址输入端有 B 个。
A ．1
B ．2
C ．3
D ．4
16 在 A 情况下,函数F=CD AB +的输出是逻辑“1”。
A ．全部输入为“0”
B ．A,B 同时为“1”
C ．C,
D 同时为“1” D ．全部输入为“1”
17 对于JK 触发器，输入J=0，K=1，CP 脉冲作用后，触发器的次态应为 A 。
A ．0
B ．1
C ．2
D ．不确定 18 不是与逻辑项AB C D 相邻的项是 B 。
A ．ABCD
B ．A BCD
C ．A B C
D D ．AB C D 19 下列逻辑式中，正确的是 C 。
A ．A(A+B)=
B B ．A ·(A+B)=AB
C ．A ·(A+B)=A
D ．(A+B)·(A+D)=A+BC
20 从本质上讲，控制器是一种 A 电路。
A ．时序电路
B ．组合逻辑
C ．译码器
D ．编码器
二、 填空题（每空1分，共25分）
1．布尔代数的三个基本运算是 与运算 、 或运算 和 非运算 。
2．布尔代数的三个最重要规则是 代入 规则、 反演 规则和 对偶 规划。
3．将十六进制数1001转换成二进制数为 1000000000001 ，转换成十进制数为 4097 。
4．组合逻辑电路是由各种 门电路 组合而成的逻辑电路，该电路的输出只与
当时的 输入 状态有关。
5．一般的同步时序逻辑电路是由 组合逻辑 电路与记忆电路两部分组成。
6．卡诺图是真值表 的一种特殊形式，利用卡诺图法化简逻辑函数比 公式 法更
容易得到简化的逻辑函数表达式，但逻辑变量数受到限制。
7．时序逻辑电路中使用的记忆元件是 触发器 ，它有两个稳定的物理状态，它可记录 1 位二进制码。
8．逻辑函数的表示方法有布尔代数法、 卡诺图法 、真值表法、 逻辑图法 、
波形图法、点阵图法和硬件设计语言法
9． 计数器 是数字系统中最常见的时序逻辑电路构件，其功能是记忆脉冲的个数。
10．主从JK 触发器的特征方程是1+n Q = n n Q K Q J + 。
三、 简答题和证明（每小题4分，共20分）
1． 双稳态触发器的基本特性是什么？
答：双稳态触发器的基本特征有：
①有两个互补的输出端Q 和Q 。
②有两个稳定的状态。
0状态与1状态。
③在输入信号的作用下，双稳触发器可以从一个稳定状态转换到另一个稳定状态。
2． 同步时序逻辑分析一般步骤是什么？
同步时序电路分析的一般步骤有：
①根据已知的电路写出激励方程和输出方程。
②由激励方程和触发器特征方程写出触发器的状态方程。
③作出状态转移表和状态图。
④进一步分析其逻辑功能。
3． 什么是数字系统？它与逻辑功能部件的重要区别是什么？
答：数字系统是指交互式的以离散形式表示的具有存储、传输、处理信息能力的逻辑子系统的集合物。
它与逻辑功能部件的重要区别是否有控制器子系统。
4． 用公式法证明等式AC AB C AB C B A ABC +=++。
证明：AB AC B C A C B C A C AB AC C AB B B AC +=+=+=+=++)()()( 所以：AC AB C AB C B A ABC +=++
5． 求函数D A B A F +=的反函数F 和对偶函数F '。
))((D A B A F ++=
))((D A B A F ++='
四、 应用题（共28分）
1．给出函数式∑=)15,14,10,7,6,2(4
m F 。
（共6分） ①用卡诺图将函数化简为最简与或表达式。
（2分）
②画出简化后的逻辑电路图。
（2分）
③用ABEL-HDL 语言描述简化后的逻辑表达式。
(2分)
AB
CD
0011011000
11
1001
0412815139371511261410
111111
BC D C F +=
B
C
D
F=(C&!D)#(B&C)
2．分析下图所示的逻辑电路图：（共7分）
①写出逻辑表达式。
（3分）
②列出其真值表。
（2分）
③说明其逻辑功能。
（2分）
解：①B A AB B A B B A A F +=+++++=
②列真值表如下：
③逻辑功能是同或运算。
当A 、B 相同时，输出为1；当A 、B 不相同时，则输出为0。
3．分析下图的时序逻辑电路，写出激励函数、状态方程和输出函数。
（共9分）
解：写出激励函数、状态方程和输出函数如下： 12121212y y x y y x y y x y y x Z +=•= J 1=K 1=1
J 2=K 2=1y x ⊕
y 2n+1=212122)()(y y x y y x y k y j ⊕+⊕=+ y 1n+1=1111111y y y y k y j =•+•=+。