数电课程设计八路抢答器

数字电子技术课程设计报告八路智力竞赛抢答器的设计

专业:电子信息科学及技术

班级: 2012级1班

姓名:

学号:

指导老师:

电子通信及物理学院

日期: 2015 年 1 月 10 日

指导教师评语

1设计要求

在当代社会中企业、学校和电视台等单位常举办各种智力竞赛, 抢答记分器是必要设备。过去在举行的各种竞赛中我们经常看到有抢答的环节，举办方多数采用让选手通过举答题板的方法判断选手的答题权，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。人们于是开始寻求一种能不依人的主观意愿来判断的设备来规范比赛。因此，为了克服这种现象的惯性发生人们利用各种资源和条件设计出很多的抢答器，从最初的简单抢答按钮，到后来的显示选手号的抢答器，再到现在的数显抢答器，其功能在一天天的趋于完善不但可以用来倒计时抢答，还兼具报警等等功能，有了这些更准确地仪器使得我们的竞赛变得更加精彩纷呈，也使比赛更突显其公平公正的原则。在这一背景下本文利用74LS系列芯片设计了一种有效、便捷的八路数字抢答器。

设计要求如下：利用数字电路设计一个八路抢答器，允许八路参加，并具有锁定功能，用LED显示最先抢答的队号码，系统设置外部清除键，按动清除键，LED显示器

自动清零灭灯。数字显示功能：数字抢答器定时为30S，启动开启键以后要求Ⅰ)定时开始；Ⅱ)扬声器要短暂报警；Ⅲ)发光二极管亮灯；如果在30S内抢答有效,计时结束，30S内抢答无效，发光二极管灯灭。

2 设计任务

本次描述的八路抢答器功能指标为：设计一个能支持八路抢答的智力竞赛抢答器；主持人按下开始抢答的按键后，有短暂的报警声提示抢答人员抢答开始且指示灯亮表示抢答进行中；在开始抢答后数码管显示30秒倒计时；有抢答人员按下抢答键后，在数码管上显示抢答成功人员的编号，倒计时暂停，同时后续抢答人员的抢答将无效；当主持人再次按下按键回到复位状态，倒计时的数码管保持显示30，显示人员编号的数码管灭，指示灯灭。

本次设计的电路由包括抢答电路、定时电路、报警电路在内的三部分电路组成。抢答电路由按键、锁存器、优先编码器、数码管译码驱动器等器件组成；定时电路由555定时器、计数器、锁存器、数码管译码驱动器、开关等器件组成；报警电路由蜂鸣器、单稳态脉冲触发芯片等器件

组成。

3 总体设计

3.1原理分析

3.1.1工作原理简介

如图2.1所示为抢答器的结构框图，它由抢答电路、计时电路和报警电路三部分组成。抢答电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。计时电路完成计时功能。其工作原理为，当开始抢答的开关没有闭合时，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置于"开始抢答"状态，宣布"开始"抢答。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答只须主持人将开关断开后闭合。

3.1.2抢答器工作过程

主持人开关拨到“开始抢答”状态，会有提示音，并立刻进入抢答倒计时（预设30s抢答时间），如有选手抢答，显示其号数并停止倒计时，只有第一个按抢答的选手有效。如倒计时期间，主持人想停止倒计时可以随时将开关拨到“准备”状态，系统会自动进入准备状态，等待主持人拨回"开始抢答"进入下次抢答计时。如果主持人将开关拨到“开始抢答”状态，而此时有人按了抢答按键则抢答无效，不会显示其号码。

3.1.3主要元器件功能介绍

（1）8D锁存器74LS373

74LS373为三态输出的8 D锁存器。引脚说明：D0～

D7 数据输入端，OE 三态允许控制端（低电平有效），Q0～Q7 输出端。当三态允许控制端 OE 为低电平时，Q0～Q7为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，Q0～Q7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当锁存允许端LE 为高电平时，Q 随数据 D 而变。当 LE 为低电平时，D 被锁存在已建立的数据电平。

（2）优先编码器74LS148

74LS148 为 8 线－3 线优先编码器。将 8 条数据线（0－7）进行 3 线(4-2-1)二进制（八进制）优先编码，即对最高位数据线进行译码。芯片管脚：0－7 编码输入端(低电平有效)，EI 选通输入端(低电平有效)，A0、A1、A2 三位二进制编码输出信号即编码输出端(低电平有效)，GS 片优先编码输出端即宽展端(低电平有效)，EO 选通输出端，即使能输出端。

（3）数码管译码器驱动器74LS48

74LS48芯片是一种常用的七段数码管译码器驱动器。引脚：A0－A3为译码地址输入端，BI/RBO为消隐输入（低电平有效）/脉冲消隐输出（低电平有效）LT为灯测试输入端（低电平有效），RBI脉冲消隐输入端（低电平有效），Ya－Yg段输出。当A0-A3输入0到15时，段输出驱动数码管显示响应的数字。

（4）74LS192十进制可逆计数器

74LS192是双时钟方式的十进制可逆计数器。CPU为加计数时钟输入端，CPD为减计数时钟输入端。 LD为预置输入控制端，异步预置。CR为复位输入端，高电平有效，异步清除。CO为进位输出：1001状态后负脉冲输出， BO

为借位输出：0000状态后负脉冲输出。

3.2电路设计

3.2.1抢答电路设计

抢答电路的功能有两个：一是能分辨出选手按键的的先后，并锁存优先抢答者的编号，供译码显示电路用；二是要使其他选手的按键操作无效。选用优先编码74LS148和8D锁存器74LS373可以完成上述功能，其电路组成如图2.2所示。

其工作原理是：当主持人控制开关S9处于断开状态时，74LS373的锁存控制端为高电平不锁存，Q随数据D 而变。此时8输入及非门74LS30的输出为低电平。同时由于开关S9断开，数码管的共阴极为高电平，这样就不会在未抢答状态下显示号码了。而此时74148的输入为八