数字电路设计数字钟实验设计报告

数字钟实验设计报告

数字钟设计

一设计任务

1. 基本功能：以数字形式显示时、分、秒的时间，小时的计时要求为“ 24

翻 1 ”，分和秒的计时要求为60 进位；

2. 扩展功能：校时、正点报时及闹时功能；

二电路工作原理及分析

数字电子钟主要由以下几个部分组成：秒信号发生器，时、分、秒计数器，显示器，校时校分电路，报时电路。

2.1 数字钟的基本逻辑功能框图

图1 数字钟的基本逻辑功能框图

2.2 振荡器的设计

振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟的准确程度。通常选用石英晶体构成振荡器电路。一般来说，振荡的频率越高，计时精度越高。如果精度要求不高则可以采用由集成逻辑门与R、C 组成的时钟源振荡器或集成电路计时器

555与R、C组成的多谐振荡器,电路参数如图2所示.接通电源后，电容C1被充电，当Vc上升到

2Vcc/3时，使vo为低电平，同时放电三极管T导通，此时电容C1通过R2和T放电，Vc下降。当Vc下降到Vcc/3时，vo翻转为高电平。电容C1放电所需时间为tpL=R2l n2 〜0.7R2C1当放电结束时，T截止，Vcc将通过R1、R2向电容器C1充电，一；Vc由Vcc/3上升到

2Vcc/3 所需的时间为

tpH=(R1+R2)C1ln2 〜0.7(R1+R2)C

当Vc 上升到2Vcc/3 时，电路又翻转为低电平。如此周而复始，于是，是在电路的输出端就得到一个周期性的矩形波。其振荡频率为

f=1/(tpL+tpH) 〜1.43/[(R1+2R2)C]

振荡周期：T=T1+T2=(R1+2R2)C1In2 得

R1+2R2=T/C1In2=0.142k

故选定R1=0.1K,R2=0.021k

图2 555振荡器（图中R1, R2值不为实际值）

秒计数器电路由秒个位和秒十位，分个位和个位和时十位计数器电路构成，其中秒个位数器，分个位和分十位计数器为60进制计数位和时十位为24进制计数器。

三数字电路的设计

3.1计数电路的设计

由2个74LS90计数器和4个74LS290计数器组成的时分秒的计数电路

3.1.1六十进制计数电路

通过开

校时电路时

对调整的.

555振荡器产生的波形图3

秒计数器电路

2.3时、

分、

2.4校时电路

onjuF

CL

U.ltiF

时、

分、分十位

及时和秒十

位计器，而

关，触发器，逻辑门组成的校时电路来校时。用来

对“时”、“分”、“秒”显示数字进行校

秒计数和分计数单元为60进制计数器，其输出为8421BCD码。采用十进制计数器

74LS290来实现时间计数单元的计数功能。由图可知，74LS90为异步清零计数器，有异

步清零端12,13脚(高电平有效)。

图4六十进制计数器

(1) 秒计数器电路的电路图如图4所示

秒个位计数单元为10进制计数器，无需进制转换，当QQQQ从1001变成0000时，

U向U的输入端发出一个脉冲信号，使秒十位进1位。

秒十位计数单元为6进制，当QQQQ变成0110时，通过与QQ相连的导线，给U两个清零端一个信号，把它的两个清零端都变成1,计数器的输出被置零，跳过0110到1111 的状态，又从0000开始，如此重复，十位和个位合起来就是60进制。

(2) 分计数器

分的个位和十位计数单元的状态转换和秒的是一样的，只是它要把进位信号传输给

时的个位计数单元，电路图如图4所示

3.1.2二十四进制计数器电路

时计数单元为24进制计数器，其输出为8421BCDS。采用十进制计数器74LS90来

...U2 .......................

■二」

-INA-

INS-

:fH ■

i.02 -

74LS2C0D

74LS2-XID

；

-

A

实现时间计数单元的计数功能

时计数器电路的电路图如图

5所示

当“时”十位的QQQQ 为0000或0001时“时”的个位计数单元是十进制计数器， 当个位的

QQQQ 到1010时，通过与非门使得个位74LS90

上的清零端为0,则计数器的 输出直接置零，从0000开始。当十位的QQQQ 为0010时，通过与非门使得该74LS90 的清零端为0, “时”的十位又

重新从0000开始，此时的个位计数单元变成 4进制，即

当个位计数单元的 QQQQ 为0100时，就要又从0000开始计数，这样就实现了 “时” 24

进制的计数。

3.2校时电路的设计

aci ■ 10£，

> -LJrA - —5 > IW5・・・R

1

?4L59CB ・，

RC1 -・

-・

R£1

©

…?4LS&C£- 图5二十四进制计数器

数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。如图6所示，当开关J1按下时，直接给分个位计数器一个脉冲信号，使分计数器进1位，同时不影响数字钟的

运行。同理，由J2对时计数器进行校对

图6校时校分电路

3.3整点报时设计

仿广播电台正点报时电路的功能要求时：每当数字钟计时快要到正点时发出声响，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻是整点时刻。

每当数字钟计时快要到正点时发出声响，按照4低音1高音的频率发出间

断声响，前4低音声响频率为500HZ后1高音声响频率为1000HZ并以最后一声高音结束的时刻为正点时刻。本设计中，报时电路采用TTL与非门。报时电路如图1.5 所示。4声低音分别发生在59分51秒、53秒、55秒及57秒，最后一声高音发生在59分59秒，声响均持续1秒。如表1.2所示。由表可得式1.1 o只有当分十位的Q M2Q M=11,分个位的Q M Q M=11，秒个位的Q S2Q S=11及秒个位的Qs1=1时，音响电路才能工作。

A

321

貯

U1

U5 田

分+（抚

■L5S3C

+5V

U2

U

1

秒个欧3

J-U F-LH；

SQD