关于静电处理的常见方法

关于静电处理的常见方法

：要有足够的地面积，有了足够的地面积，还要注意要保证有足够小的地阻抗。

这可以从干扰的本质说起，干扰的实质是快速变化的电压或电流，归结到最好其实就是快速变化的电流引起‘地’的不稳定，当地阻抗越小，其能承受的干扰等级就越强，当地阻抗为理想的0阻抗时，就没有了干扰这个说法。

所以，这是第一注意的，一般布线规则强调地线要尽量粗点，也就基于此，当地线尽量粗，只是一种美好愿望，因为PCB都是有尺寸限制的，所以我们此时要学会计算地阻抗。

计算方法？

不需要真正的去计算，如果需要那么麻烦的去计算，就需要数学建模，这个模型还不一定准确，现在的电子产品开发时间就是生命，所以很多时候就得靠经验，经验怎么来？

这。这。。这。。。这需要你自己去总结，归纳，试验，但一般遵循以下的定理总是没有错，这个鼎鼎大名的定理就是欧姆定律，请自己思考一下地阻抗和欧姆定律的关系把……

2：在地阻抗已经是你能设计出的最小阻抗的情况下，我们已经没有办法将地阻抗再降低了，此时还有干扰怎么办？

很简单啊，两个字：距离，VCC和GND间有了距离所以安全，干扰和信号间有了距离可以平安，尽量增加可能引入干扰处的PCB到端口的距离，很多人布板的时候，喜欢铺铜，铺铜本身是一种良好的习惯，但不恰当的铺铜却会带来问题，例如，很多人铺铜的时候，铜层过于靠近板边缘，那么这就很危险，为什么？

请想一想：测试静电的时候，人们都习惯怎么做？

找缝隙啊，找结构上的缝隙，如果铺铜太靠近边缘，你说结果会是怎么样的呢？

3：如果上面两点你都处理不好，怎么办？

嘿嘿，听说过防静电胶吗？好象还有什么防静电纸什么的……

4：另外也要注意以下常规的硬件处理，产品的引入引出都需要做一些特别的处理，因为很容易从这个薄弱的地方引入干扰。

5：软件抗干扰？

那当然了，但这个话题太大了，要引开这个话题，那就太浪费俺的时间了，俺说它三天三夜也说不完，所以：不说了……

请自己思考把。

给你一些静电测试的案例参考一下（气隙放电，按CE标准测试）：

MICROCHIP：一般都能做到15KV以上，但即使30KV测试，最多MCU出现RST，在我的测试中未见击穿。

HOLTEK：一般能测试到8KV以上，超过15KV以后容易出现MCU被击穿的现象。

AVR：一般能也能测试到15KV以上，但不同型号间，还是有较多差异的，具体数据可参考ATMLE自己提供的一份有关接触放电的测试报告，我的PC上没有保留，可自己GOOGLE一下，超过20KV后偶尔出现击穿现象。

MOTO908系列：和PIC差不多，没见到什么区别

NEC：和AVR差不多，但不得不提的是，NEC的EFT测试比AVR要强一些（俺不喜欢日货，但希望中肯的对它评价一下）

ST：没测试过它的ESD，因为俺没用过这个厂家的MCU，但测试过一些厂家生产的样机，主观感觉，质量还可以

NXP：比AVR差点，但不是很明显，一般产品，设计得当也没什么问题

有一个4位机，相信大家可能有了解的，SINO也就是中颖，我用过69P42/43，KAO，EFT/ESD 超猛，可惜是4位的，也可能正是因为是4BIT，所以才能超猛……

关于产品的EMC性能，很多人不知道如何处理，对着死机或者复位的现象叹息，往往不知道如何是硬件还是软件才能解决问题，其实简单点，可以先从以下几点思考：

1：先确定是死机还是不断的复位，如果在测试中发现不断的复位，那么首先要处理的是硬件，一个系统你首先要保证你的软件能跑起来才行，所以测试中连续不断的复位只能说明硬件设计不良。

2：如果通过修改硬件可以达到在测试时不连续复位，但偶尔会死机怎么办？

基本上是软件比较差，MCU一般都很忠实的执行指令的，考虑程序结构，异常处理等等去把……

3：如果测试中出现偶尔复位，但不会死机怎么办？

这个情况比较复杂，但产品能做到这一步，说明你已经有一定的设计/分析能力，这需要你自己分析了，一般情况下，这个与硬件关联多一些。

4：要说明一点：在某种等级下出现例如偶尔复位不死机不等于加强测试不出现死机，所以要多种测试等级参考着来

参考链接：/news/2008-07/7114.htm