实验一组合逻辑电路设计(含门电路功能测试)
门电路功能测试及组合逻辑电路设计
实验报告门电路功能测试及组合逻辑电路设计实验题目：门电路功能测试及组合逻辑电路设计实验目的：（1）掌握常用门电路的逻辑功能及测试方法；（2）掌握用小规模集成电路设计组合逻辑电路的方法。
实验仪器及器材：数字电路实验箱一个；双踪示波器一台；稳压电源一台；数字万用表一个。
74LS00一片；74LS10一片；74LS20一片。
实验内容：实验一：对74LS00进行功能测试○1.静态测试A B F0 0 10 1 11 0 11 1 0（1）A、B都为低电平，输出结果为高电平（2）A为低电平，B为高电平或A为高电平，B为低电平时，输出结果为高电平（3）A、B均为高电平，输出结果为低电平实验结论：测试结果与74LS00逻辑功能功能表相同。
○2动态测试电路的逻辑表达式：F=ˉVK分析：当K为0时，示波器的A通道是V的波形，为方波信号，B通道是F的波形，为高电平（一条直线）；当开关闭合后，K=1，B通道应该是与V波形刚好相反的波形；小灯泡也是一闪一闪的状态。
实验的电路图实验现象：开关断开：示波器的显示：开关闭合后，小灯泡开始一闪一闪，示波器波形如下图：现象分析：实验所得现象与预先分析的实验结果一样。
比较输入与输出的波形，发现输出F的波形与V的波形刚好相反，但是F波形的最大值较V的最大值偏小，究其原因，这属于正常现象，因为输出会有损失。
实验结论：所得到的波形符合功能要求。
实验2实验目的：分析一个电路的逻辑功能实验器材：74LS00、74LS10各一片实验原理分析：F=AB*BC*AC，所以F的结果应为以下表格：A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1实验结论：实验结果与预期的一样，符合该电路的逻辑功能表达式实验三实验目的：设计一个控制楼梯电灯的开关控制器，逻辑功能为课本表2-1-5的真值表。
实验原理分析：根据电路所实现的真值表，可以得出输出Y的逻辑表达式：Y=AB*AB实验电路及现象：1.A=1，B=0；A=0，B=1，时灯泡发光；2.A=B=0或1时，灯泡不发光实验结论：该电路可以实现题目要求的功能，即课本表2-1-5的真值表。
组合逻辑电路的设计与测试实验
文章标题：深度探析：组合逻辑电路的设计与测试实验1. 前言组合逻辑电路是数字电路中的重要组成部分，它在计算机领域、通信领域、工业控制等领域都有着广泛的应用。
在本文中，我们将深入探讨组合逻辑电路的设计与测试实验，旨在帮助读者更深入地理解这一主题。
2. 组合逻辑电路的基本原理组合逻辑电路由多个逻辑门按照一定的逻辑功能组成，并且没有存储功能。
其输入变量的取值和逻辑门的连接方式确定了输出变量的取值。
在组合逻辑电路中，常见的逻辑门包括与门、或门、非门等。
通过这些逻辑门的组合，可以实现各种复杂的逻辑功能。
3. 组合逻辑电路的设计方法（1）真值表法：通过列出输入变量的所有可能取值，计算输出的取值，得到真值表。
然后根据真值表来设计逻辑门的连接方式。
（2）卡诺图法：将真值表中的1和0用图形方式表示出来，然后通过化简操作，得到最简的逻辑表达式。
（3）逻辑代数法：利用逻辑代数的基本定理，将逻辑函数化简到最简形式。
4. 组合逻辑电路的测试实验组合逻辑电路的测试实验是为了验证设计的电路是否符合设计要求和功能。
常用的测试方法包括输入端给定法、输出端测量法、故障诊断法等。
在进行测试实验时，需要注意测试的充分性和有效性，避免遗漏潜在的故障。
5. 个人观点和理解组合逻辑电路的设计与测试实验是数字电路课程中非常重要的一部分，它不仅需要对逻辑门的基本原理有深入的理解，还需要具备灵活运用逻辑门的能力。
测试实验则是验证设计是否符合要求，是课程中的一次实际应用练习。
6. 总结与回顾通过本文的探讨，我们更深入地了解了组合逻辑电路的设计与测试实验。
通过对其基本原理和设计方法的分析，我们可以更好地掌握其设计和实验的要点。
在参与实验的过程中，我们也能够理解数字电路理论知识的实际应用。
结语组合逻辑电路的设计与测试实验是一门充满挑战的学科，通过不断地学习和实践，我们可以逐步掌握其中的精髓，为将来的应用打下坚实的基础。
在此，我希望读者能够在实践中不断提升自己，探索数字电路领域更多的精彩，期待你也能在这片领域中取得更多的成就。
实验1门电路功能测试及组合逻辑电路设计
实验1门电路功能测试及组合逻辑电路设计实验1门电路功能测试及组合逻辑电路设计1 实验⽬的（1）掌握常⽤门电路的逻辑功能及测试⽅法。
（2）掌握⽤⼩规模集成电路设计组合逻辑电路的⽅法。
2实验仪器设备与主要器件数字电路实验箱⼀个；电压源⼀台；双踪⽰波器⼀台；74LS00（四2输⼊与⾮门）⼀⽚;74LS10（三3输⼊与⾮门）⼀⽚；74LS04（六反相器）⼀⽚。
3实验原理（1）静态逻辑功能测试静态逻辑功能测试⽤来检查门电路的真值表，确认门电路的逻辑功能正确与否。
实验时，可将74LS00中的⼀个与⾮门的输⼊端A、B分别作为输⼊逻辑变量，加⾼、低电平，观察输出电平是否符合表1的与⾮门真值表。
测试电路如图1所⽰。
实验输⼊端ＡＢ输⼊的⾼低电平由数字电路实验箱中逻辑电平产⽣电路。
输出Ｆ可直接插⾄逻辑电平指⽰电路的某⼀路进⾏显⽰。
图1表１７４LS00与⾮门真值表（2）动态逻辑功能测试动态逻辑功能测试输⼊信号波形和电路图如图2及图3所⽰。
0Vit 图2U1A74LS00D (A)V(B)K=1或0图3动态测试⽤于数字系统运⾏中逻辑功能的检查。
测试时，电路输⼊串⾏数字信号，⽤⽰波器⽐较输⼊与输出信号波形，以此来确定电路的功能。
实验时。
与⾮门输⼊端A加1kHz的脉冲信号Vi，如图2所⽰，另⼀端加上开关信号，观察Ｆ输出波形是否符合功能要求。
４实验内容（１）对７４ＬＳ００进⾏功能测试，按图１实现静态测试，测试结果与表１对照，说明测试的门电路功能是否正确；按图２实现动态功能测试，画出输⼊输出的同步波形图，并说明实验所得的波形是否符合功能要求。
实验1仿真图仿真结果图实验结果；静态测试与表1相符，即74ＬＳ00的四个与⾮门功能均正确。
动态测试结果如下图，波形符合与⾮门功能要求。
（２）分析图４所⽰电路的逻辑功能，将测试结果填⼊表２的Ｆ列中，并写出逻辑表达式。
74LS00N图4实验结果：测试结果如表２所⽰。
逻辑表达式：Ｆ＝ＡＢ＋ＢＣ＋ＡＣ表2 测试结果表（３）设计⼀个控制楼梯电灯的开关控制器。
2.2.2数字实验一门电路逻辑功能测试及组合逻辑设计
三、实验内容
4、设计全减器
表4-1-4 全减器真值表
输出逻辑函数式
S A B Ci Ci1 (B Ci ) ABCi
数字实验一：门电路逻辑功能测试及组合逻辑电路设计
三、实验内容
4、设计全减器
Ci
1
74LS86
B
2 =1 3
4
5 =1 6
S
A
74LS04 1
& 1
22
1 & 4
& 5
3 74LS00
四输入二与非门74LS20
图4-1-5 三人表决器电路图
数字实验一：门电路逻辑功能测试及组合逻辑电路设计
三、实验内容
3、设计三人表决电路
表4-1-3 三人表决器真值表
A
& 1
2
74LS00
3
74LS20 1
B
6
& & 4
62
5
F 对照验证
C
& 9
84
10
图4-1-5 三人表决器电路图
数字实验一：门电路逻辑功能测试及组合逻辑电路设计
数字实验一：门电路逻辑功能测试及组合逻辑电路设计
三、实验内容
2、设计全加器
A B
1
2 =1 3
74LS86 4
5 =1 6
Ci
1
S
3
2& 1
& 4
62
5
1 3 Ci+1
74LS32
74LS08
图4-1-4 全加器电路图
二输入四异或门74LS86 二输入四与门74LS08 二输入四或门74LS32
数字实验一：门电路逻辑功能测试及组合逻辑电路设计
逻辑门电路与组合逻辑电路功能测试
实验(shíyàn)一逻辑(luó jí)门电路与组合(zǔhé)逻辑电路功能测试一、实验(shíyàn)目的1．熟悉电子(diànzǐ)实验箱的功能及使用方法。
2．学习集成电路型号及引脚排列识别，使用电子实验箱完成逻辑门电路逻辑功能测试。
3．复习利用摩根定律实现五种逻辑函数表达式的转换。
4．学习如何写简单逻辑电路图的逻辑关系表达式及最简式。
二、实验用元器件1．四2输入“与非”门7400×22．二4输入“与非”门7420×13．四“异或”门7486×1实验中使用7400四2输入“与非”门和7420二4输入“与非”门。
引脚图如图1—1和图1—2，7400内部有四个独立的2输入“与非”门，7420内有二个4输入“与非”门。
图1—1 7400集成电路图1—2 7420集成电路实验中提供(tígōng)的集成电路(diànlù)有74LS系列(xìliè)的低功耗肖特基TTL电路和74HC系列的高速CMOS电路。
它们在逻辑上兼容，但具体物理(wùlǐ)参数不同。
CMOS电路(diànlù)输出高电平≈Vcc，输出低电平≈0V（规定输入高电平电压≥0.7Vcc，输入低电平电压≤0.3 Vcc），在我们的实验中Vcc＝＋5V。
TTL电路的输出高电平为2.4～3.6V，输入开门电平1.4～1.8V。
输出低电平为0～0.5V，输入关门电平0.8～1V。
在实验中采用同一电源，经实际测定可以直接联接，但有些条件下须要通过接口转接，用74LS门电路驱动74HC门电路时，输出高电平电压应大于3.5V。
而74HC门电路驱动74LS门电路时要加下拉电阻，扇出系数应小于10。
三、实验前准备工作及注意事项1.检查实验用具是否齐全：电源一个、电子实验箱一个、万用表一个（表笔两只）、实验线若干。
实验一组合逻辑电路的设计与测试
实验一组合逻辑电路的设计与测试一、实验目的实验一旨在通过设计和测试一组合逻辑电路，加深对组合逻辑电路的理解和运用。
二、实验器材1.FPGA（现场可编程门阵列）开发板2. 逻辑电路设计软件（如Quartus II）3.逻辑分析仪4.DIP开关5.LED灯三、实验内容1.设计一个4位二进制加法器电路，并实现其功能。
2.使用逻辑电路设计软件进行电路设计。
4.使用逻辑分析仪对电路进行测试，验证其功能和正确性。
四、实验步骤1.根据4位二进制加法器的电路原理图，使用逻辑电路设计软件进行电路设计。
将输入的两个4位二进制数与进位输入进行逻辑运算，得到输出的4位二进制和结果和进位输出。
2.在设计过程中，需要使用逻辑门（如与门、或门、异或门等）来实现电路的功能。
3.在设计完成后，将电路编译，并生成逻辑网表文件。
5.连接DIP开关到FPGA开发板上的输入端口，通过设置DIP开关的状态来设置输入数据。
6.连接LED灯到FPGA开发板上的输出端口，通过LED灯的亮灭来观察输出结果。
7.使用逻辑分析仪对输入数据和输出结果进行测试，验证电路的功能和正确性。
五、实验结果1.在设计完成后，通过DIP开关的设置，输入不同的4位二进制数和进位，观察LED灯输出的结果，验证电路的正确性。
2.使用逻辑分析仪对输入和输出进行测试，检查电路的逻辑运算是否正确。
六、实验总结通过本实验，我们学习了组合逻辑电路的设计和测试方法。
从设计到测试的过程中，我们深入了解了组合逻辑电路的原理和运作方式。
通过观察和测试，我们可以验证电路的正确性和功能是否符合设计要求。
此外，我们还学会了使用逻辑分析仪等工具对电路进行测试和分析，从而提高了我们的实验能力和理论应用能力。
通过这次实验，我们对组合逻辑电路有了更深入的了解，为将来在数字电路设计和工程实践中打下了基础。
数字逻辑电路实验报告
数字逻辑电路实验报告指导老师:班级:学号:姓名：时间：第一次试验一、实验名称：组合逻辑电路设计1二、试验目的：掌握组合逻辑电路的功能测试。
1、验证半加器和全加器的逻辑功能。
2、、学会二进制数的运算规律。
3、试验所用的器件和组件：三、74LS00 3片，型号二输入四“与非”门组件74LS20 1片，型号四输入二“与非”门组件74LS86 1片，型号二输入四“异或”门组件实验设计方案及逻辑图：四、/全减法器，如图所示：1、设计一位全加时做减法运时做加法运算，当M=1M决定的，当M=0 电路做加法还是做减法是由SCin分别为加数、被加数和低位来的进位，、B和算。
当作为全加法器时输入信号A分别为被减数，减数Cin、B和为和数，Co为向上的进位；当作为全减法时输入信号A 为向上位的借位。
S为差，Co和低位来的借位，1）输入/（输出观察表如下：（2）求逻辑函数的最简表达式函数S的卡诺图如下：函数Co的卡诺如下：化简后函数S的最简表达式为：Co的最简表达式为：2（3）逻辑电路图如下所示：、舍入与检测电路的设计：2F1码，用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421为奇偶检测输出信号。
当电路检测到输入的代码大于或F2为“四舍五入”输出信号，的个数为奇数时，电路。
当输入代码中含1F1=1;等于5是，电路的输出其他情况F1=0 F2=0。
该电路的框图如图所示：的输出F2=1，其他情况输出观察表如下：（输入/0 1 0 0 1 01 0 1 0 0 11 1 1 0 0 01 0 1 1 1 11 0 0 1 0 11 0 1 0 0 11 0 0 1 1 01 1 1 0 1 11 0 1 1 0 011111求逻辑函数的最简表达式（2）的卡诺如下：函数F1 F2函数的卡诺图如下：的最简表达式为：化简后函数F2 的最简表达式为：F1）逻辑电路图如下所示；（3课后思考题五、化简包含无关条件的逻辑函数时应注意什么？1、答：当采用最小项之和表达式描述一个包含无关条件的逻辑问题时，函数表达式中，并不影响函数的实际逻辑功能。
组合逻辑电路的设计和逻辑功能验证
组合逻辑电路的设计和逻辑功能验证一、实验目的1．控制组合逻辑电路的设计主意。
2．学会使用集成电路的逻辑功能表。
二、实验仪器及材料1．数字电路实验箱、双踪示波器、数字万用表。
2．元器件：双输入与门CD4081 1片四异或门CD4070 2片四位数值比较器CD4063 1片三、注重事项及说明1．CMOS门电路的电源电压为+3V—+15V，有些可达18V，实验前应先验证或调节准确，才可给门电路通电，本实验可选+5V供电。
2．门电路的输出端不可直接并联，也不可直接联连电源+5V和电源地，否则将造成门电路永远性损坏。
3．CMOS集成电路的多余输入端不可悬空。
4．实验时应仔细检查，仅当各条联线所有准确无误时，方可通电。
四、实验内容、原理及步骤（1）设计一个一位比较器（大、同、小）的组合电路并验证其逻辑功能。
（2）验证四位数值比较器的逻辑功能。
（3）设计一个八位二进制奇偶检测器的组合电路并验证其逻辑功能。
（4）设计一个两位二进制数比较器（大、同、小）的组合电路（选做）。
CD4081为四双输入与门；CD4070为四异或门，CD4063为四位数值比较器，它们均为CMOS集成电路。
图4-1为上述三种集成电路的引脚功能描述。
第1 页/共5 页图 6-11．一位（大、同、小）比较器的设计及其逻辑功能的验证 ① 按照命题要求列真值表设A 、B 为两个二进制数的某一位，即比较器的输入，M 、 G 、L 为比较器的输出，分离表示两个二进制数比较后的大、同、小结果，其逻辑功能真值表见表4.1。
② 写表达式按照表4.1的真值表，并为了减少门电路的种类，我们做如下的运算： 同 B A B A B A AB B A G ⊕=+=+= 大 )()(B A A B A B A A B A M ⊕=+== 小 )()(B A B B A B A B B A L ⊕=+== X X =⊕1 ③ 画逻辑图按照上述表达式，读者可用两个异或门和两个与门实现上述的大、同、小比较器，并将逻辑图画在表4.1右边的空白处。
实验一 组合逻辑电路设计
三.实验任务
1对74LS00,74LS20逻辑门进行功能测试。静态测试列出真值表，动态测试画出波形图，并说明测试的门电路功能是否正常。
2分析测试1.7中各个电路逻辑功能并根据测试结果写出它们的逻辑表达式。
3设计控制楼梯电灯的开关控制器。设楼上，楼下各装一个开关，要求两个开关均可以控制楼梯电灯。
4某公司设计一个邮件优先级区分器。该公司收到有A,B,C，三类邮件，A,类的优先级最高，B类次之，C类最低。邮件到达时，其对应的指示灯亮起，提醒工作人员及时处理。当不同类的邮件同时到达时，对优先级最高的邮件先做处理，其对应的指示灯亮，优先级低的暂不理会。按组合逻辑电路的一般设计步骤设计电路完成此功能，输入输出高低电平代表邮件到达。输出端驱动发光二极管指示。
3)分析实验数据，改进电路。
电路如图8所示：
图8
实验结果：可以达到实验目的，实现邮件优先级区分的功能。
电路如图1：
图1
真值表1.1：
A
B
C
0
0
1
0
1
1
1
0
1
1
1
0
表1.1
实验问题：与非门的引脚要连接正确，注意接地线及直流电源
实验结果：由二极管的发光情况可判断出74LS00实现二输入与非门的功能
（2）71LS00的动态逻辑功能测试
实验器材：函数发生器，示波器 ，74LS00，与非门，开关，直流电压源
实验目的：测试74LS00与非门的逻辑功能
（2）逻辑图b
实验目的：测定逻辑图b的电路功能
实验器材：直流电压源，开关，74LS00与非门
实验内容：根据电路逻辑图画出电路图，由测试结果写出逻辑表达式
实验一 组合逻辑电路
东南大学电工电子实验中心实验报告课程名称：计算机结构与逻辑设计实验第一次实验实验名称：组合逻辑电路院（系）：专业：姓名：学号：实验室: 实验组别：同组人员：实验时间：2015年10月29 日评定成绩：审阅教师：一、实验目的①认识数字集成电路，能识别各种类型的数字器件和封装②掌握小规模组合逻辑和逻辑函数的工程设计方法③掌握常用中规模组合逻辑器件的功能和使用方法④学习查找器件资料，通过器件手册了解器件⑤了解面包板的基本结构、掌握面包板连接电路的基本方法和要求⑥了解实验箱的基本结构，掌握实验箱电源、逻辑开关和LED点平指示的用法⑦学习基本的数字电路的故障检查和排除方法⑧学Mulitisim逻辑化简操作和使用方法⑨学习ISE软件操作和使用方法二、实验原理1.组合逻辑电路：组合逻辑电路又称为门网络，它由若干门电路级联（无反馈）而成，其特点是（忽略门电路的延时）:电路某一时刻的输出仅由当时的输入变量取值的组合决定，而与过去的输入取值无关。
其一般手工设计的过程为：①分析其逻辑功能②列出真值表③写出逻辑表达式，并进行化简④画出电路的逻辑图2.使用的器件：1）74HC00（四2输入与非门）：芯片内部有四个二输入一输出的与非门。
2）74HC20（双4输入与非门）：芯片内部有两个四输入一输出的与非门。
注意，四输入不能有输入端悬空。
3）74HC04（六反相器）：芯片内部有六个非门，可以将输入信号反相。
当然，也可以通过2输入与非门来实现，方法是将其一个输入端信号加高电平。
4）74HC151（数据选择器）：其功能犹如一个受编码控制的单刀多掷开关，可用在数据采集系统中，选择所需的信号。
它有8个与门，各受信号A2、A1、A0的一组组合控制，再将这8个与门的输出端经一个或门输出，是一个与—或电路。
5）74HC138（3线-8线译码器）：其有三个使能端E1、E2、E3，可将地址段（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。
实验一组合逻辑电路设计
实验一组合逻辑电路设计一、简介组合逻辑电路是数字电路的一种重要类型，由逻辑门组成，并且没有存储功能。
它的输出只取决于当前的输入状态，与过去的输入状态无关。
本实验旨在设计一组使用逻辑门构成的组合逻辑电路。
二、设计目标本实验的设计目标是实现一个4位2进制加法器电路。
输入为两个4位的二进制数，输出为其和。
为了方便起见，我们假设输入的二进制数已经在输入端以2进制的形式输入。
三、设计思路1.首先，需要设计一个4位的全加器电路，用于对两个位的进位进行处理。
全加器电路由三个输入和两个输出组成。
2.其次，将4个全加器电路组成4位的加法器电路，将各个位的进位进行连接。
3.最后，将输入的两个4位二进制数，以及4个进位信号，分别连接到4个全加器电路的输入端，将各个位的和输出连接到最终的输出端。
四、详细设计1.全加器电路的设计全加器电路有三个输入和两个输出。
其中，三个输入分别为A、B和Cin，分别表示两个相加的输入和进位输入。
两个输出分别为Sum和Cout，分别表示两个输入的和和进位输出。
我们可以使用两个半加器和一个或门来实现全加器电路。
半加器的真值表如下：A B Sum Cout0000011010101101其中，Sum表示两个输入的和，Cout表示两个输入的进位。
将两个半加器按照如下方式连接起来即可构成全加器电路：A --->+------> SumB --->+----------，----> CoutCin --->，--+2.四位加法器电路的设计四位加法器电路由4个全加器电路连接组成。
其中，第一个全加器的输入分别为A0、B0和Cin，输出为S0和C0；第二个全加器的输入分别为A1、B1和C0，输出为S1和C1；依次类推，第三个全加器的输入为A2、B2和C1，输出为S2和C2；第四个全加器的输入为A3、B3和C2，输出为S3和C3将四个全加器按照如下方式连接起来即可构成四位加法器电路：A0--->+---------------->S0B0--->+-------Cin ----，-+-------------------，-------> C0A1---+---->，---------------->S1B1---+---->，-------C0----，--------------，-+---------------，------->C1A2---+------>，---------------->S2B2---+------>，-------C1----，-+---------------->C2A3---+-------+---->，---------------->S3B3---+-----，--------3.输入输出连接将输入的两个4位二进制数依次连接到四位加法器电路的输入端，将四位加法器电路的输出端连接到最终的输出端。
实验一组合逻辑电路的设计
实验一 组合逻辑电路的设计一、实验目的：1、 掌握组合逻辑电路的设计方法。
2、 掌握组合逻辑电路的静态测试方法。
3、 加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。
4、 理解“毛刺”产生的原因及如何消除其影响。
5、 理解组合逻辑电路的特点。
二、实验的硬件要求：1、 EDA/SOPC 实验箱。
2、 计算机。
三、实验原理1、组合逻辑电路的定义数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。
组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。
时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。
通常组合逻辑电路可以用图1.1所示结构来描述。
其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。
输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组 合电路。
理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。
在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。
设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。
组合电路的基本设计步骤可用图1.2来表示。
3、组合逻辑电路的特点及设计时的注意事项①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。
（实际电路中图 1.1 组合逻辑电路框图L0=F0(X0,X1,²²²Xn)² ² ²Lm=F0(X0,X1,²²²Xn)（1.1）图 1.2 组合电路设计步骤示意图图还要考虑器件和导线产生的延时）。
实验一组合逻辑电路设计(含门电路功能测试)
实验一组合逻辑电路设计（含门电路功能测试）一、实验目的1.掌握常用门电路的逻辑功能2.掌握小规模集成电路设计组合逻辑电路的方法3.掌握组合逻辑电路的功能测试方法二、实验设备与器材数字电路试验箱双踪示波器稳压电源数字多用表74LS20 二4输入与非门74LS00 四2输入与非门74LS10 三3输入与非门三、实验原理TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。
测试门电路逻辑功能有静态测试和动态测试两种方法。
静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。
动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。
下面以74LS00为例，简述集成逻辑门功能测试的方法。
74LS00为四输入2与非门，电路图如3-1所示。
74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。
使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。
整个测试过程包括静态、动态和主要参数测试三部分。
表3-1 74LS00与非门真值表A B C0010111011101.门电路的静态逻辑功能测试静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。
实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。
测试电路如图3-2所示。
试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。
仿真示意2.门电路的动态逻辑功能测试动态测试用于数字系统运行中逻辑功能的检查，测试时，电路输入串行数字信号，用示波器比较输入与输出信号波形，以此来确定电路的功能。
实验时，与非门输入端A加一频率为1kHz 的脉冲信号Vi，如图3-3所示，另一端加上开关信号，观测F输出波形是否符合功能要求。
组合逻辑电路的设计实验报告
组合逻辑电路的设计实验报告The document was finally revised on 2021实验一组合逻辑电路的设计1.实验目的1，掌握组合逻辑电路的功能分析与测试2，学会设计以及实现一位全/减加器电路，以及舍入与检测电路设计。
2.实验器材74LS00 二输入四与非门74LS04 六门反向器74LS10 三输入三与非门74LS86 二输入四异或门74LS73 负沿触发JK触发器74LS74 双D触发器3.实验内容1>.设计舍入与检测的逻辑电路：1. 输入：4位8421码,从0000-1001输入信号接4个开关，从开关输入。
2. 输出：当8421码>=0101（5）时，有输出F1=1当8421码中1的个数是奇数时，有输出F2=1,2>，设计一位全加/全减器如图所视：电路框图当s=1，时做减法运算，s=0时做加法运算。
A,B,C分别表示减数，被减数，借位（加数，被加数，进位）4.实验步骤1>.设计一个舍入与检测逻辑电路：做出真值表：作出卡诺图，并求出F1,F2根据F1F2的表达式做出电路图：按照电路图连接号电路，并且验证结果是否与设计相符。
2,>设计一位全加/全减器做出真值表：F1的卡诺图F1卡诺图：F2的卡诺图按照电路图连接号电路，并且验证结果是否与设计相符。
5.实验体会通过这次试验，我了解了用仪器拼接电路的基本情况。
懂得了从电路图到真实电路的基本过程。
在连接的时候，很容易因为线或者门出现问题。
实验1组合逻辑电路的设计与测试
实验
1组合逻辑电路的设计与测试
一、实验目的 掌握组合逻辑电路的设计与测试方法
二、实验原理
1、组合电路的一般步骤如图
2、 组合逻辑电路设计举例
用“与非〞门设计一个表决电路。
当四个输入端中有三个或四个为“1”时，输出端才为“1”。
表5-5-1
表5-5-2
由卡诺图得出逻辑表达式，并演化成“与非〞的形式
Z ＝ABC ＋BCD ＋ACD ＋ABD
＝ABC ACD BCD ABC ⋅⋅⋅
图5-5-1
表决逻辑电路
按图5－5－2接线，输入端A、B、C Z接逻辑电平显示输入插口，按真值表〔自拟〕要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表5－5－1进展比拟，验证所设计的逻辑电路是否符合要求。
三、实验设备与器件
1、＋5V直流电源
2、逻辑电平开关
3、逻辑电平显示器
4、直流数字电压表
5、 74LS00 74LS20 cc4070
四、实验内容
1用与非门设计半加器
2用与非和异或门设计半加器
3用与非和异或设计全加器。
数字逻辑实验报告完整版
华中科技大学计算机学院数字逻辑实验报告实验一组合逻辑电路的设计实验二同步时许逻辑电路设计实验三：异步时序逻辑电路设计姓名：学号：班级：指导老师：完成时间：实验一组合逻辑电路的设计一、实验目的1掌握组合逻辑电路的功能测试.2验证半加器和全加器的逻辑功能。
3学会二进制的运算规律。
二、实验器材74LS00 二输入四与非门、74LS04 六门反向器、74LS10 三输入三与非门、74LS86 二输入四异或门、74LS73 负沿触发JK触发器、74LS74 双D触发器。
三、实验内容内容A 一位全加全减器的实现。
电路做加法还是做减法由S控制。
当s=0时做加法运算，s=1时做减法运算，当作为全加器输入信号A、B和Cin分别作为加数、被加数和低位来的进位，F1和F2为合数和向上位的进位。
当作为全减器输入信号A、B和Cin分别作为减数、被减数和低位来的借位，F1和F2为差数和向上位的借位。
内容B 舍入与检测电路的设计。
用所给定的集成电路组件设计一个多输出逻辑电路，输入为8421码.F1为四舍五入输入信号，F2为奇偶检测输出信号。
当输入的信号大于或等于（5）10时，电路输出F1=1，其他情况为0；当输入代码中含1的个数为奇数是，输出F2=1，其他情况为0.框图如图所示：四、实验步骤内容A 一位全加全减器的实现。
由要求可得如下真值表：F1的卡诺图为： F2的卡诺图为：化简得F1=A○+B○+C, F2=.由F1和F2表达式画出电路图如下：根据电路图，连接电路。
接线后拨动开关，结果如图：内容B 舍入与检测电路的设计。
由题意，列出真值表如图：化简卡诺图得F1=, F2=A ○+B ○+C ○+D.由此画出电路图如下：按照所示的电路图连接电路，将电路的输出端接实验台的开关，通过拨动开关输入8421代码，电路输出接实验台显示灯。
每输出一个代码后观察显示灯，并记录结果如下表：接开关接灯五、试验体会1、化简包含无关变量的逻辑函数时，，由于是否包含无关项以及对无关项是令其值为1为0并不影响函数的实际逻辑功能，因此在化简时，利用这种任意性可以使逻辑函数得到更好的化简，从而使设计的电路得到更简2、多输出函数的组合逻辑电路，因为各函数之间往往存在相互联系，具有某些共同部分，因此应当将它们当做一个整体来考虑，而不应该将其截然分开。
组合逻辑电路的设计实验报告
组合逻辑电路的设计实验报告摘要：本次实验以组合逻辑电路的设计为主题，通过使用门电路和逻辑元件，构建和测试了一个复杂的逻辑电路。
实验结果表明，我们成功地设计出了一个功能稳定、正确运行的组合逻辑电路。
本实验的目的是培养学生对于数字逻辑和组合电路设计的理解能力，提高学生的实践能力和创新意识。
一、引言组合逻辑电路是由多个门电路和逻辑元件组成的数字电路。
设计和实现一个功能稳定、正确运行的组合逻辑电路对于电子工程专业的学生来说是至关重要的。
本实验通过组合逻辑电路的设计和实验，旨在加深学生对逻辑电路设计原理的理解，提高他们的实践能力。
二、实验材料和方法1.实验材料：门电路芯片、逻辑元件、电源、示波器、电路板等。
2.实验方法：（1）根据实验要求，准备所需的材料和工具。
（2）根据设计要求和逻辑关系，选择合适的门电路芯片和逻辑元件进行组合。
（3）按照设计图纸，将电路连接好，确保每个元件的引脚正确连接。
（4）将电源接入电路板，同时将示波器连接至所需的信号端口。
（5）打开电源，观察示波器上的信号输出情况，检查电路的运行状态。
（6）记录实验结果和观察到的现象。
三、实验结果我们设计的组合逻辑电路是一个基于门电路实现的计数器电路。
电路由多个与门、或门和触发器构成，通过时钟信号进行计数。
实验中，我们观察到电路的输出信号在时钟脉冲信号的驱动下能够正确计数，并在达到特定计数值后正确地复位。
通过实验，我们成功地设计出了一个功能稳定、正确运行的组合逻辑电路。
在测试过程中，我们对电路进行了多次测试和调试，确保了电路的稳定性和正确性。
四、实验分析通过本次实验，我们巩固了对组合逻辑电路设计原理的理解。
我们深入了解了与门、或门、触发器等逻辑元件的原理和功能，并通过实践掌握了它们的用法和连接方式。
在实验的过程中，我们遇到了一些困难和问题。
例如，当连接电路时，我们发现几个引脚的连接不正确，导致电路无法正常工作。
通过仔细检查和调试，我们最终找到了问题的原因并解决了它。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验一组合逻辑电路设计（含门电路功能测试）
一、实验目的
1.掌握常用门电路的逻辑功能
2.掌握小规模集成电路设计组合逻辑电路的方法
3.掌握组合逻辑电路的功能测试方法
二、实验设备与器材
数字电路试验箱双踪示波器稳压电源数字多用表
74LS20 二4输入与非门
74LS00 四2输入与非门
74LS10 三3输入与非门
三、实验原理
TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。
测试门电路逻辑功能有静态测试和动态测试两种方法。
静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。
动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。
下面以74LS00为例，简述集成逻辑门功能测试的方法。
74LS00为四输入2与非门，电路图如3-1所示。
74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。
使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。
整个测试过程包括静态、动态和主要参数测试三部分。
表3-1 74LS00与非门真值表
1.门电路的静态逻辑功能测试
静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。
实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。
测试电路如图3-2所示。
试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。
仿真示意
2.门电路的动态逻辑功能测试
动态测试用于数字系统运行中逻辑功能的检查，测试时，电路输入串行数字信号，用示波器比较输入与输出信号波形，以此来确定电路的功能。
实验时，与非门输入端A加一频率为1kHz 的脉冲信号Vi，如图3-3所示，另一端加上开关信号，观测F输出波形是否符合功能要求。
测试图如3-4所示。
动态测试-1态
动态测试-0态。