数字电子技术基本第三版第三章答案解析

章组合逻辑电路

第一节重点与难点

一、重点:

1.组合电路的基本概念

组合电路的信号特点、电路结构特点以及逻辑功能特点。

2.组合电路的分析与设计

组合电路分析是根据已知逻辑图说明电路实现的逻辑功能。

组合电路设计是根据给定设计要求及选用的器件进行设计，画出逻辑图。如果选用小规模集成

电路SSI，设计方法比较规范且容易理解，用SSI设计是读者应掌握的最基本设计方法。由于设计

电路由门电路组成，所以使用门的数量较多，集成度低。

若用中规模集成电路MSI进行设计，没有固定的规则，方法较灵活。

无论是用SSI或MSI设计电路，关键是将实际的设计要求转换为一个逻辑问题, 的要求

即将文字描述变成一个逻辑函数表达式。

3.常用中规模集成电路的应用

常用中规模集成电路有加法器、比较器、编码器、译码器、数据选择器和数据分配器等，重要的是

理解外部引脚功能，能在电路设计时灵活应用。

4.竞争冒险现象

竞争冒险现象的产生原因、判断是否存在竞争冒险现象以及如何消除。

二、难点:

1.组合电路设计

无论是用SSI还是用MSI设计电路，首先碰到的是如何将设计要求转换为逻辑问题,

的真值表，这一步既是重点又是难点。总结解决这一难点的方法如下:

(1)分析设计问题的因果关系，分别确定输入变量、输出变量的个数及其名称。

(2)定义逻辑变量0、1信号的含义。无论输入变量、输出变量均有两个状态

状态代表的含义由设计者自己定义。

(3)再根据设计问题的因果关系以及变量定义，列出真值表。

2.常用组合电路模块的灵活应用

同样的设计要求，用MSI设计完成后，所得的逻辑电路不仅与所选芯片有关，而且还与设计者对芯片的理解及灵活应用能力有关。读者可在下面的例题和习题中体会。

3.硬件描述语言VHDL的应用

VHDL的应用非常灵活，同一个电路问题可以有不同的描述方法，初学者可以先仔细阅读已有的程序实例，再自行设计。

三、考核题型与考核重点

1.概念与简答

题型1为填空、判断和选择;

题型2为叙述基本概念与特点。

建议分配的分数为3〜6分。

2.综合分析与设计

题型1为根据已知电路分析逻辑功能;

题型2为根据给定的逻辑问题，设计出满足要求的逻辑电路。

建议分配的分数为6〜12分。得到明确

0、1，这两个

第二节思考题题解

题3.1简述组合逻辑电路的分析步骤和设计步骤。

答：组合逻辑电路的分析是用逻辑函数来描述已知的电路，找出输入、输出间的关系，从而判 断电路功能。组合逻辑电路分析有以下几个步骤：首先根据逻辑电路图写出逻辑函数表达式，然后 利用代数法或图解法化简函数，列出真值表，最后根据真值表判断电路的逻辑功能。

组合逻辑电路的设计是根据实际逻辑问题，求出实现相应逻辑功能的最简单或者最合理的数字 电路的过程。逻辑电路的设计步骤如下:

选择所用门的类型，将逻辑表达式化为最简形式，或者变换 为最合理的表达式，最后画出逻辑图。

(1 )写出函数F 的表达示。

(3)若改用或非门实现，试写出相应的表达式。

思考题3.2图

首先分析设计要求，建立真值表, 题3.2组合逻辑电路如思考题

3.2图(a )所示。

(2 )将函数F 化为最简与或式, 并用与非门实现之。

*-11-^

1- 1;

1

TTT

T W

11

I TTr

F

> 1

> 1

(b)

(c)

ABD A C BCD

解：（1 ）根据题图3.3 （a ）已知电路，写出函数 F =ABCD BDAC

（2）将函数F 化简为最简与或表达式，并用与非门实现。

F = A B C D BDAC

A BD AC BCD AC A BD BCD

（3 ）若改用或非门实现，首先写出相应的表达式。

F = A C AB AD BC C D

= ACABADBCDC

题3.3什么叫竞争-冒险现象？当门电路的两个输入端同时向相反的逻辑状态转换 变成1，另一个从1变成0）时，输出是否一定有干扰脉冲产生?

答：竞争指的是一个门电路多个输入信号同时跳变，或者一个信号经过不同路径传到同一个门 电路的输入端导致信号到达时间不同的现象。冒险指的是由于竞争可能在电路输出端产生的毛刺现 象。当门电路的两个输入端同时向相反的逻辑状态转换时，输出不一定有干扰脉冲产生。

3.4简述VHDL 的主要优点。

答：VHDL 的覆盖面广，描述能力强，是一个多层次的硬件描述语言, 的一个工业标准，是一种通用的硬件描述语言。

F 的表达式如下:

(A B C D) (B D A C ) A BD

AC ABC

BCD

ACD

根据与非表达式画出用与非门实现的电路如思考题

3.2图（b ）所示。

画出F 的卡诺图，得到F 的与或式，从而求出

F 的与或非式，变换得到或非 -或非式。

函数F 的或非门电路如思考题

3.2图（C ）所示。

（即一个从0

VHDL 已成为IEEE 承认

VHDL 有良好的可读性，可以被计算机接受，也容易被读者理解,

技术人员之间交换信息的文件， 也可作为合同签约者之间的文件； VHDL 的生命周期长，因为VHDL

硬件描述与工艺无关；

VHDL 支持大规模设计的分解和已有设计的再利用。

题3.5 一个VHDL 设计是否必须有一个结构体？结构体的目的是什么？ 一个设计可以有多个 结构体吗? 答：VHDL 设计中必须有结构体。结构体描述实体硬件的互连关系、数据的传输和变换以及动 态行为。一个实体可以对应多个结构体，每个结构体可以代表该硬件某方面的特性。例如用一个结 构体表示某硬件的行为特性，用另一结构体表示该硬件的结构特性。

题3.6端口模式IN 和INOUT 有什么不同?

答：端口模式表示电路的数据流向。 端口模式IN 表示只能向端口写入数据， 而端口模式INOUT 表示既可以向端口写入数据，又可以从端口读出数据。

题3.7编码器的逻辑功能是什么？优先编码器与一般编码器有何区别?

答：编码器可以将一组相互独立的信号进行编码，形成一组相互关联的信号，以达到减少信号 个数、增强信号表达能力的目的。一般编码器只允许一个信号为有效，而优先编码器允许同时有多

个信号有效，但只识别优先级最高的信号。

少个输出？如果区别 64个信号有将如何?

题3.9什么叫译码器？有哪些常用译码器？各有何特点?

常用的译码器有变量译码器和数字显示译码器。

对于译码器每一组输入编码，在若干个输出中仅有一个输出端为有效电平，其余输出皆处于无

VHDL 源文件既是程序又是

题3.8要区别24个不同信号，或者说给

24个输入信号编码，需要几位二进制代码？电路有多

答：若要区别24个不同信号，至少要用 5位二进制代码，因此电路有 5个输出。

若区分64个信号至少用6位二进制代码,

因此电路有 6个输出。

答：将具有特定含义的不同的二进制代码辨别出来,

翻译成为对应输出信号的电路就是译码器。