CMOS集成电路制造工艺流程

C M O S集成电路制造工艺

流程

Company number：【0089WT-8898YT-W8CCB-BUUT-202108】

陕西国防工业职业技术学院课程报告

课程微电子产品开发与应用

论文题目CMOS集成电路制造工艺流程

班级电子3141

姓名及学号王京（24#）

任课教师张喜凤

目录

CMOS集成电路制造工艺流程

摘要：本文介绍了CMOS集成电路的制造工艺流程，主要制造工艺及各工艺步骤中的核心要素，及CMOS器件的应用。

引言：集成电路的设计与测试是当代计算机技术研究的主要问题之一。硅双极工艺面世后约3年时间，于1962年又开发出硅平面MOS工艺技术，并制成了MOS集成电路。与双极集成电路相比，MOS集成电路的功耗低、结构简单、集成度和成品率高，但工作速度较慢。由于它们各具优劣势，且各自有适合的应用场合，双极集成工艺和MOS集成工艺便齐头平行发展。

关键词：工艺技术，CMOS制造工艺流程

1.CMOS器件

CMOS器件，是NMOS和PMOS晶体管形成的互补结构，电流小，功耗低，早期的CMOS电路速度较慢，后来不断得到改进，现已大大提高了速度。

分类

CMOS器件也有不同的结构，如铝栅和硅栅CMOS、以及p阱、n阱和双阱CMOS。铝栅CMOS和硅栅CMOS的主要差别，是器件的栅极结构所用材料的不同。P阱CMOS，则是在n型硅衬底上制造p沟管，在p阱中制造n沟管，其阱可采用外延法、扩散法或离子注入方法形成。该工艺应用得最早，也是应用得最广的工艺，适用于标准CMOS电路及CMOS与双极npn兼容的电路。N阱CMOS，是在p型硅衬底上制造n沟晶体管，在n阱中制造p沟晶体管，其阱一般采用离子注入方法形成。该工艺可使NMOS晶体管的性能最优化，适用于制造以NMOS为主的CMOS以及E/D－NMOS和p沟MOS兼容的CMOS电路。双阱CMOS，是在低阻n＋衬底上再外延一层中高阻n――硅层，然后在外延层中制造n 阱和p阱，并分别在n、p阱中制造p沟和n沟晶体管，从而使PMOS和NMOS晶体管都在高阻、低浓度的阱中形成，有利于降低寄生电容，增加跨导，增强p沟和n沟晶体管的平衡性，适用于高性能电路的制造。

集成技术发展

从MOS工艺集成技术发展历史上看，也经历了从简单到复杂的发展过程，如陆续推出了p沟硅栅MOS工艺、p沟铝栅MOS工艺、n沟硅栅MOS工艺、n沟硅栅E/DMOS工艺、高性能短沟MOS（HMOS）工艺等，它们都各具优劣势，在不同时期、不同领域得到了应用。随着集成电路的集成度提高，功耗问题日益突出，普通MOS工艺已不能满足大规模和超大规模集成系统制造的需要，于是早在1963年开发出的硅CMOS集成工艺终于有了广泛应用的机会。虽然CMOS工艺比NMOS工艺复杂，早期的CMOS器件性能也较差，但CMOS器件的功耗极低，集成度也高，用以制造数字LSI和VLSI集成电路可很好地解决最迫切的功耗问题，因而在数字LSI和VLSI集成电路的制造中首先得到广泛应用，并得到快速发展，特别是自20世纪80年代以来，更成为CPU、RAM、ROM等VLSI 的主导制造工艺，并替代了NMOS工艺。

基本的制备工艺过程

CMOS集成电路的制备工艺是一个非常复杂而又精密的过程，它由若干单项制备工艺组合而成。

衬底材料的制备

任何集成电路的制造都离不开衬底材料——单晶硅。制备单晶硅有两种方法：悬浮区熔法和直拉法。

4.主要工艺技术

○1热氧化；○2扩散,掺杂（热扩散掺杂，离子注入掺杂）；

5.光刻

光刻是集成电路制造过程中复杂和关键的工艺之一。光刻的主要工艺步骤包括：光刻胶的涂覆，掩模与曝光，光刻胶显影，腐蚀和胶剥离。

6. 刻蚀

湿法刻蚀

湿法刻蚀是将刻蚀材料浸泡在腐蚀液内进行腐蚀的技术。它是一种纯化学刻蚀，具有优良的选择性，它刻蚀完当前薄膜就会停止，而不会损坏下面一层其他材料的薄膜。

干法刻蚀

干法刻蚀是以等离子体进行薄膜刻蚀的技术。这些工艺具有各向异性刻蚀和选择性刻蚀的特点。

工艺的应用

随着整机系统继续向高速度、低功耗、低电压和多媒体、网络化、移动化的发展，对集成电路的要求越来越高，不断推动着集成电路工艺技术的迅速发展，目前先进的硅CMOS集成工艺已进入90纳米和65纳米领域。随着亚微米、深亚微米、纳米CMOS工艺技术的发展，为数字电路提供了更快、更大密度的电路集成，也为模拟电路提供了更高性能的模拟开关和模拟电路应用的多晶硅－氧化物－多晶硅电容，加上CMOS工艺简单、功耗低、集成度高、芯片尺寸小、成本低等特点，CMOS工艺不仅是数字电路的主导工艺技术，而且已不断在模拟和混合信号电路集成中得到应用，如含有模拟和数字电路的微控制器从20世纪90年代中期以来已全部采用CMOS工艺制造，自2003年以来CMOS 工艺也成为一些通用低功耗A/D转换器的主流制造工艺。

无线通讯系统由高频和中频模拟电路及数字信号处理电路构成。过去，一般高频模拟电路部分采用GaAs或硅双极工艺技术制造，中频模拟电路部分采用硅BiCMOS工艺技术制造，其它（如DSP）采用硅CMOS工艺技术制造。但是，由于现代通讯系统涉及到声音、数据、图像等多媒体信息，如果继续采用这种制造模式来实现高频、低功耗、低噪声、低失真、小型化、低价格等性能特点的通讯系统电路，已远远不能满足应用需要。因此，推动了工艺集成技术的继续发展和竞争。随着CMOS工艺技术的快速进步，在新的技术竞争中，硅CMOS集成工艺已成为最具综合技术优势的竞争对手之一。

举例. N阱硅栅CMOS集成电路制造工艺的主要流程

（1）生长一层SiO2。

（2）在SiO2上涂光刻胶，光刻N阱掺杂窗口（一次光刻）。

（3）用HF刻蚀窗口处的SiO2，去胶。

（4）在窗口处注入N型杂质。

（5）形成N阱，去除硅片上的SiO2。

（6）生长一层SiO2，再生长一层Si3N4。光刻场区（二次光刻），刻蚀场区的Si3N4，去胶。由于Si3N4和S i之间的应力较大，而SiO2与Si和Si3N4之间的应力较小，所以用SiO 2作为过渡层。

（7）生长场区SiO2（场氧）。CMOS工艺之所以不象NMOS工

艺那样直接生长场氧，一是因为CMOS工艺比NMOS工艺出现得晚，更先进；二是因为生长场氧时间很长，会消耗很多硅，这样会使有源区边缘产生很高的台阶，给以后台阶覆盖带来困难，台阶太高会产生覆盖死角。

（8）去除Si3N4和有源区处的SiO2。

（9）重新生长一层薄薄的SiO2（栅氧）。

（10）生长一层多晶硅。

（11）光刻多晶硅栅极（三次光刻）。

（12）刻蚀栅极以外的多晶硅，去胶。

（13）光刻P+离子注入窗口（四次光刻），刻蚀窗口处的S iO2，去胶。在窗口处注入P型杂质，形成PMOS的源漏区和衬底欧姆接触。生长SiO2。

（14）光刻N+离子注入窗口（五次光刻），刻蚀窗口处的SiO2，去胶。在窗口处注入N型杂质，形成N MOS的源漏区和阱欧姆接触。

（15）生长一层SiO2。

（16）光刻接触孔（六次光刻），刻蚀接触孔处的SiO2，去胶。

（17）生长一层金属，光刻金属引线（七次光刻）。

（18）刻蚀引线外的金属，去胶。

（19）淀积钝化层。