《电子技术基础数字部分》总复习
数字电子技术基础复习资料
数字电⼦技术基础复习资料数字电⼦技术基础⼀、单项选择题1、下列⼏种A/D 转换器中，转换速度最快的是A 、并⾏A/D 转换器B 、计数型A/D 转换器C 、逐次渐进型A/D 转换器 D 、双积分A/D 转换器2、 L=AB+C 的对偶式为：A 、 A+BCB 、（ A+B ）C C 、 A+B+CD 、 ABC 3、为了将三⾓波换为同频率的矩形波，应选⽤A 、施密特触发器B 、单稳态触发器C 、多谐振器D 、计数器4、⼗⼆进制加法计数器需要多少个触发器构成。
A 、8B 、16C 、4D 、35、全加器与半加器的区别为A 、不包含异或运算B 、加数中包含来⾃低位的进位C 、⽆进位D 、有进位6、电源电压为+12V 的555定时器、组成施密特触发器，控制端开路，则该触发器的回差电压△VT 为A 、4VB 、6VC 、8VD 、12V7、将代码(10000011)8421转换为⼆进制数C 、（10000011）2D 、（000100110001）28、异或门电路的表达式为A 、B A ⊕ B 、B A AB +C 、B A B A +D 、B A B A + 9、逻辑函数F=AB+BC 的最⼩项表达式为 A 、F=m2+m3+m6 B 、F=m2+m3+m7C 、F=m3+m6+m7D 、F=m3+m4+m710、下列描述不正确的是A 、时序逻辑电路某⼀时刻的电路状态取决于电路进⼊该时刻前所处的状态。
B 、寄存器只能存储⼩量数据，存储器可存储⼤量数据。
C 、主从JK 触发器主触发器具有⼀次翻转性D 、上⾯描述⾄少有⼀个不正确11、⼀个数据选择器的地址输⼊端有3个时，数据信号输出最多可以有⼏个。
A 、4B 、6C 、8D 、1612、⼆进制数（11111011）2转换成⼗六进制数Ａ、FB Ｂ、FC Ｃ、251 Ｄ、37313、以下式⼦中不正确的是 A 、1?A ＝A B 、A ＋A=A C 、B A BA +=+ D 、1＋A ＝114、在四变量卡诺图中，逻辑上不相邻的⼀组最⼩项为：A 、m 1 与m 3B 、m 4 与m 6C 、m 5 与m 13D 、m 2 与m 815、有⼋个触发器的⼆进制计数器，它们的计数状态最多有⼏种。
《数字电子技术基础》复习题
答：7
9.8421BCD码又称码，是一组代码表示一位十进制数字。
答：二——十进制；四位二进制
逻辑代数基础
1.逻辑代数又称为代数。最基本的逻辑关系有、
三种。
答：布尔、与逻辑、或逻辑、非逻辑
2．将2004个“1”异或起来得到的结果是。
答：3 1
8.若要构成十进制计数器，至少用个触发器，它有个无效状态。
答：46
9.串行传输的数据转换为并行传输数据时，可采用????????寄存器。
答：移位
10.组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属
于计数器。
答：同步
11.组成计数器的各个触发器的状态，在时钟信号到达时不能同时翻转，它属于计数器。
答：4
8.由D触发器转换成T触发器，其转换逻辑为D=__________。
答：T⊕Q
9.TTL集成JK触发器正常工作时，其 和 端应接（）电平。
答：高
时序逻辑电路
1.所谓时序逻辑电路是指电路的输出不仅与当时的有关，而且与电路的有关。答：输入，历史状态
2.含有触发器的数字电路属于???????????? ?逻辑电路。
答：寄存
9.已知某函数 ，该函数的反函数 =（）。
答：
10.下图所示电路中，Y1＝ （）；Y2＝（）；Y3＝（）。
组合逻辑电路
1.数字电路按逻辑功能的不同特点可分为两大类，即：????逻辑电路和逻辑电路。
答：组合、时序
2.从一组输入数据中选出一个作为数据传输的常用组合逻辑电路叫做
。
答：数据选择器
3.用于比较两个数字大小的逻辑电路叫做。
《数字电子技术基础》复习题
10.组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属
于计数器。
答：同步
11.组成计数器的各个触发器的状态，在时钟信号到达时不能同时翻转，它属于计数器。
答：异步
12.两片中规模集成电路10进制计数器串联后，最大计数容量为（）位。
答：100
13．驱动共阳极七段数码管的译码器的输出电平为（）有效。
A．110 B．001 C．100 D．000
答：B
11.8—3线优先编码器（74LS148）中，8条输入线 ~ 同时有效时，优先级最高为I7线，则 输出线的状态是（）
A.000 B.010 C.101 D.111
答：A
12.引起组合逻辑电路中竟争与冒险的原因是（）
A.逻辑关系错；B.干扰信号；C.电路延时；D.电源不稳定。
答：D
5.指出下列各式中哪个是四变量A、B、C、D的最小项
A.ABC；B. A+B+C+D；C.ABCD；D. A+B+D
答：C
6.测得某逻辑门输入A、B和输出F的波形如图所示，则F（A，B）的表达式为（）
A.F=AB B. F=
C.F= D. F=A⊕B
答：B
7.函数F(A,B,C)=AB+AC的最小项表达式为( )。
答：C
13.一个16选一的数据选择器，其地址输入（选择控制输入）端的个数是（）
A.1 B.2 C.4 D.16
答：C
14.半加器和的输出端与输入端的逻辑关系是（）
A、与非B、或非C、与或非D、异或
答：D
15.逻辑数F=A +B ，当变量的取值为（）时，将出现冒险现象。
A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=0
数字电路考研康华光电子技术基础数字部分考研真题与笔记
数字电路考研康华光电子技术基础数字部分考研真题与笔记一、数电考研考点复习笔记1.1 复习笔记本章是《电子技术基础数字部分》的开篇，主要讲述了模拟信号和数字信号以及数字信号的描述方法，进而讨论了数制、二进制的算术运算、二进制代码和数字逻辑的基本运算，是整本教材的学习基础。
笔记所列内容，读者应力求理解和熟练运用。
一、模拟信号与数字信号1模拟信号和数字信号（见表1-1-1）表1-1-1 模拟信号和数字信号2数字信号的描述方法（见表1-1-2）表1-1-2 数字信号的描述方法3数字波形详细特征（1）数字波形的两种类型见表1-1-3表1-1-3 数字波形的类型（2）周期性和非周期性与模拟信号波形相同，数字波形亦有周期型和非周期性之分。
周期性数字波形常用周期T和频率f来描述。
脉冲波形的脉冲宽度用表示，所以占空比（3）实际数字信号波形在实际的数字系统中，数字信号并不理想。
当从低电平跳变到高电平，或从高电平跳到低电平时，边沿没有那么陡峭，而要经历一个过渡过程。
图1-1-1为非理想脉冲波形。
图1-1-1 非理想脉冲波形（4）波形图、时序图或定时图波形图、时序图或定时图概述见表1-1-4。
表1-1-4 波形图、时序图或定时图概述时序图和定时图区别与特征见表1-1-5。
表1-1-5 时序图、定时图特征二、数制1几种常用的进制（见表1-1-6）表1-1-6 几种常用的进制2进制之间的转换（1）其他进制转十进制任意一个其他进制数转化成十进制可用如下表达式表示：其中R表示进制，Ki表示相应位的值。
例如（二进制转十进制）：（1011.01）2＝1×23＋0×22＋1×21＋1×20＋0×2－1＋1×2－2＝（11.25）10。
（2）十进制转二进制①整数部分的转换：将十进制数除以2，取所余数为k0；将其商再除以2，取其余数为k1，……以此类推，直到所得商等于0为止，余数k n…k1k0（从下往上排）即为二进制数。
现代电子技术基础(数字部分)知识点
一、数电知识要点第一章数制与编码1、码制：各种码制之间的转换(整数,小数)2、带符号数的原码、反码和反码3、二进制编码：自然二进制码、格雷码4、BCD码：8421BCD码、余三码等第二章逻辑函数及其化简1、逻辑代数的基本运算及复合运算：与、或、非、与非、或非、异或、同或与运算：全1得1，有0得0；或运算：有1得1，全0得0；非运算：1=1=异或：相同得0，相异得1同或：相同得1，相异得02、逻辑运算基本公式及常用规则：1)十个基本公式2)逻辑运算常用规则：代入规则；反演规则；对偶规则3、逻辑函数表示方法1）真值表2）逻辑函数表达式：与或表达式；或与表达式；与非-与非表达式；或非-或非表达式；最小项表达式；最大项表达式（概念、性质、两者之间的关系）3）逻辑电路图(与电路分析设计结合)：由逻辑表达式到电路图；由电路图写逻辑表达式；4）卡诺图（化简：最多四变量）求逻辑函数的最简与或表达式和或与表达式第三章组合逻辑电路1、集成电路主要电气指标：输入/输出电压；输入/输出电流；噪声容限；扇出系数；输出结构：推拉式输出；开路输出；三态输出2、常用组合逻辑模块3-8译码器、数据选择器、加法器、数值比较器3、组合逻辑电路分析分析步骤：1）由给定的逻辑图逐级写出逻辑函数表达式；2)由逻辑表达式列出真值表；3)分析、归纳电路的逻辑功能。
4、组合电路的设计设计步骤：列真值表—写出适当的逻辑表达式—画电路图。
其中第二步写逻辑表达式时根据设计要求有所不同：1)用门电路设计：与或电路/与非-与非电路：卡诺图化简求最简与或表达式或与电路/或非-或非电路：卡诺图化简求最简或与表达式2)用3-8译码器+与非门设计：写最小项表达式3)用3-8译码器+与门设计：写最大项表达式4)用数据选择器设计：通过卡诺图降维得出数据选择器的各位地址信号Ai和各路数据Di的表达式5、逻辑险象的判别和消除第四章时序电路分析1、各类触发器的特性方程、约束方程、状态表、状态图(RS,JK,D)2、集成计数器74163工作原理、功能及应用（如何构成任意模的计数器、序列信号发生器）3、时序电路的分析1)由触发器构成的米里型/莫尔型同步时序电路的分析步骤：分析电路类型—写激励方程和输出方程—求次态方程—状态表、状态图—功能。
电子技术基础(数字部分)总复习
❖乘运算: 0•0=0 0•1=0 1•0=0 1•1=1
A 0 0, A 1 A, A A A, A A 0
❖非运算:
2021/2/19
1 0 01
AA
河北工程大学 信电学5院
5
数字电子技术
2、常用化简公式
(1) A+AB=A
(2) A(A+B)=A
(3) A AB A B
(4) AB AC BC AB AC (5) 德 • 摩根 (De • Morgan)定理：
[练习] 写出图中所示各个门电路输出端的逻辑表达式。
TTL
CMOS
A&
110000k
(电子开关或)或 门封锁状态：条件不满同同足或或时门，信号通不过
非非 门
开关断异异开或或。门
作用：是用以实现逻辑关系的电子电路，与基本逻辑关
系相对应。
2021/2/19
河北工程大学 信电学13院
13
数字电子技术
基本逻辑关系小结
与 或 非 与非 或非 异或
2021/2/19
A& B
A ≥1 B
A1
4 1 0. 5 0. 25 (5. 75)10
（2）十-二转换： 除基数 得余数 作系数
整数的转换--连除法 从低位到高位
2021/2/19
河北工程大学 信电学2院
2
数字电子技术
2、十六进制 (Hexadecimal) --逢十六进一
数码：0 ~ 9 , A(10) , B(11) , C(12) , D(13) , E(14) , F(15) 位权：16 i （1）二-十六转换：
CD AB 00 01 11 10
00 1 1 1 1
《数字电子技术基础》核心知识总结
0CO
0 S3
S 0
和小于、等于9（1001） 0 0 0 0 1 0 0 0 0
时，相加的结果和按二进制
…
…
数相加所得到的结果一样。 0 1 0 0 1 0 1 0 0
当两数之和大于9（即等于 1010~1111）时，则应在 按二进制数相加的结果上加
0 0 0 0
1 01 0 1 01 1 1 10 0 1 10 1
11
输出 Y=AB Y=A+B Y=A ⊕ B Y=A
Z A S 1 S 0 B ( A B ) S 1 S 0 ( A B A B ) S 1 S 0 A S 1 S 0 A S 1 S 0 B A S 1 S 0 B S 1 S 0 A B S 1 S 0 A B 1 S 0 A S S 1 S 0
B3 BBB210
CI
74LS283
CO S3 S2 S1 S0
Y3 Y2 Y1 Y0
例：试利用两片4位二进制并行加法器74LS283和必要 的门电路组成1位二-十进制加法器电路。
解：根据BCD码中8421码 的加法运算规则，当两数之
二进制数
BCD码
C0’O 0S’30S’02 S’01 S’00
Y3Y2Y1Y0=P3P2P1P0- Q3Q2Q1Q0 =P3P2P1P0+[Q3Q2Q1Q0]补
= P3P2P1P0+Q3Q2Q1Q0 +1P3
引进中间变量Z
PPP210
AAA321 A0
M 0 1
输出
Z=Q Z MQMQ Z=Q M Q
QQQ321 Q0
M
=1 =1 =1 =1
ZZZ321 Z0
信号M=0时它将两个输入的4位二进制数相加，而M=1时它将两个
数字电子技术基础总复习要点
数字电子技术基础总复习要点一、填空题第一章1、变化规律在时间上与数量上都就是离散就是信号称为数字信号。
2、变化规律在时间或数值上就是连续的信号称为模拟信号。
3、不同数制间的转换。
4、反码、补码的运算。
5、8421码中每一位的权就是固定不变的,它属于恒权代码。
6、格雷码的最大优点就在于它相邻两个代码之间只有一位发生变化。
第二章1、逻辑代数的基本运算有与、或、非三种。
2、只有决定事物结果的全部条件同时具备时,结果才发生。
这种因果关系称为逻辑与,或称逻辑相乘。
3、在决定事物结果的诸条件中只要有任何一个满足,结果就会发生。
这种因果关系称为逻辑或,也称逻辑相加。
4、只要条件具备了,结果便不会发生;而条件不具备时,结果一定发生。
这种因果关系称为逻辑非,也称逻辑求反。
5、逻辑代数的基本运算有重叠律、互补律、结合律、分配律、反演律、还原律等。
举例说明。
6、对偶表达式的书写。
7、逻辑该函数的表示方法有:真值表、逻辑函数式、逻辑图、波形图、卡诺图、硬件描述语言等。
8、在n变量逻辑函数中,若m为包含n个因子的乘积项,而且这n个变量均以原变量或反变量的形式在m中出现一次,则称m为该组变量的最小项。
9、 n变量的最小项应有2n个。
10、最小项的重要性质有:①在输入变量的任何取值下必有一个最小项,而且仅有一个最小项的值为1;②全体最小项之与为1;③任意两个最小项的乘积为0;④具有相邻性的两个最小项之与可以合并成一项并消去一对因子。
11、若两个最小项只有一个因子不同,则称这两个最小项具有相邻性。
12、逻辑函数形式之间的变换。
(与或式—与非式—或非式--与或非式等)13、化简逻辑函数常用的方法有:公式化简法、卡诺图化简法、Q-M法等。
14、公式化简法经常使用的方法有:并项法、吸收法、消项法、消因子法、配项法等。
15、卡诺图化简法的步骤有:①将函数化为最小项之与的形式;②画出表示该逻辑函数的卡诺图;③找出可以合并的最小项;④选取化简后的乘积项。
电子技术基础期末复习重点及例题
1 1 1
1 0 不变
截止 导通 不变
单稳态触器:
+UDD
ui
0
R
t1
t2 t3
t
8 6
4
ui
C
2 555 3 71 5
uo
u 2 C U 3 DD
0
t
uo
0
t tW
暂稳态待续时间:tW =
返回
1.1RC
上一页 下一页
上一节
用555定时器组成施密特触发器
根据右表所示555定时器的工作原理, 输出波形如右 下图。 vI
习题：4.1.4 4.2.9 4.4.6 4.4.19
组合逻辑电路的分析步骤：
(1) 由逻辑图写出各输出端的逻辑表达式；
(2) 化简和变换各逻辑表达式； (3) 列出真值表； (4) 根据真值表和逻辑表达式对逻辑电路进行分析， 最后确定其功能。
已知逻辑电路，写出逻辑表达式,列真值表。
A B & C &
小项，组成它们的变量中，只有一个不同，其余都相同
（3）卡诺图化简逻辑函数 (P53):2.2.4/2.2.6
(P65)习题2.2.3
1.1997年“1”做异或运算，结果是什么？ 2.下列等式不成立的是（ ） A． AB A B B．AB+AC+BC=AB+BC A C．(A+B)(A+C)=A+BC D． AB AB AB 1 AB 3.A+B+C+ A AB =（ ） 4.函数F=A+B与下列哪个表达式相等:( ) A. A+AB B. AB+B C. A AB D. A AB 5.用卡诺图化简逻辑函数时, 包围圈内最小项的个数 是 ;同一个小方格能否被不同包围圈多次使 用? ;无关项可否被不同包围圈多次使 用? ;如果某个包围圈中的所有小方格都被使用 过两次,则这个包围圈是否有效? ;如果某个包 围圈中的所有小方格都是无关项,则这个包围圈是否 有效? ;
数字电子技术基础总复习
Y (YA(,AB,,BC,,CD, )D) ABABCCDD BCBDCDBBCC ABABCCDD (A( A AA)B)CBDCDBBC(CD(D D D) ) .................................................BBCDCD BBCDCD .................................................(A( A AA)B)BCDCD (A( A AA)B)BCDCD
代入定理 反演定理 对偶定理
3
逻辑函数及其表示方法
真值表 函数式 逻辑图 波形图 各种表示方法之间的互相转换 逻辑函数的标准形式（最小项之和） 逻辑函数形式的变换
逻辑函数的化简
公式法（基本公式,常用公式） 卡诺图法（具有无关项的逻辑函数）
4
第三章 门电路
CMOS门电路
CD
AB 00 01 11 10 00 0 0 0 1 01 1 × 0 1 11 × × × × 10 1 0 × ×
Y AD BD CD
24
例:利用74HC138设计一个多输出的组合逻辑电路， 输出逻辑函数式为：
Z1 AC ' A'BC AB'C Z2 BC A'B'C Z3 A'B AB'C Z4 A'BC ' B'C ' ABC
20
✓ 各种形式的转换 1. 与或式 或与式 eg. Y=A’C+AB
分配律
2. 与或式 与非－与非式 eg. Y=A’C+AB
反演律
Y=(A+C)(A’+B)
数字电子技术基础总复习要点
数字电子技术基础总复习要点一、填空题第一章1、变化规律在时间上和数量上都是离散是信号称为数字信号。
2、变化规律在时间或数值上是连续的信号称为模拟信号。
3、不同数制间的转换。
4、反码、补码的运算。
5、8421码中每一位的权是固定不变的，它属于恒权代码。
6、格雷码的最大优点就在于它相邻两个代码之间只有一位发生变化。
第二章1、逻辑代数的基本运算有与、或、非三种。
2、只有决定事物结果的全部条件同时具备时，结果才发生。
这种因果关系称为逻辑与，或称逻辑相乘。
3、在决定事物结果的诸条件中只要有任何一个满足，结果就会发生。
这种因果关系称为逻辑或，也称逻辑相加。
4、只要条件具备了，结果便不会发生；而条件不具备时，结果一定发生。
这种因果关系称为逻辑非，也称逻辑求反。
5、逻辑代数的基本运算有重叠律、互补律、结合律、分配律、反演律、还原律等。
举例说明。
6、对偶表达式的书写。
7、逻辑该函数的表示方法有：真值表、逻辑函数式、逻辑图、波形图、卡诺图、硬件描述语言等。
8、在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。
9、 n变量的最小项应有2n个。
10、最小项的重要性质有：①在输入变量的任何取值下必有一个最小项，而且仅有一个最小项的值为1；②全体最小项之和为1；③任意两个最小项的乘积为0；④具有相邻性的两个最小项之和可以合并成一项并消去一对因子。
11、若两个最小项只有一个因子不同，则称这两个最小项具有相邻性。
12、逻辑函数形式之间的变换。
（与或式—与非式—或非式--与或非式等）13、化简逻辑函数常用的方法有：公式化简法、卡诺图化简法、Q-M法等。
14、公式化简法经常使用的方法有：并项法、吸收法、消项法、消因子法、配项法等。
15、卡诺图化简法的步骤有：①将函数化为最小项之和的形式；②画出表示该逻辑函数的卡诺图；③找出可以合并的最小项；④选取化简后的乘积项。
《电子技术基础数字部分》考研康华光版2021考研复习笔记
《电子技术基础数字部分》考研康华光版2021考研复习笔记第1章数字逻辑概论1.1 复习笔记本章是《电子技术基础数字部分》的开篇，主要讲述了模拟信号和数字信号以及数字信号的描述方法，进而讨论了数制、二进制的算术运算、二进制代码和数字逻辑的基本运算，是整本教材的学习基础。
笔记所列内容，读者应力求理解和熟练运用。
一、模拟信号与数字信号1模拟信号和数字信号（见表1-1-1）表1-1-1 模拟信号和数字信号2数字信号的描述方法（见表1-1-2）表1-1-2 数字信号的描述方法3数字波形详细特征（1）数字波形的两种类型见表1-1-3表1-1-3 数字波形的类型（2）周期性和非周期性与模拟信号波形相同，数字波形亦有周期型和非周期性之分。
周期性数字波形常用周期T和频率f来描述。
脉冲波形的脉冲宽度用表示，所以占空比（3）实际数字信号波形在实际的数字系统中，数字信号并不理想。
当从低电平跳变到高电平，或从高电平跳到低电平时，边沿没有那么陡峭，而要经历一个过渡过程。
图1-1-1为非理想脉冲波形。
图1-1-1 非理想脉冲波形（4）波形图、时序图或定时图波形图、时序图或定时图概述见表1-1-4。
表1-1-4 波形图、时序图或定时图概述时序图和定时图区别与特征见表1-1-5。
表1-1-5 时序图、定时图特征二、数制1几种常用的进制（见表1-1-6）表1-1-6 几种常用的进制2进制之间的转换（1）其他进制转十进制任意一个其他进制数转化成十进制可用如下表达式表示：其中R表示进制，Ki表示相应位的值。
例如（二进制转十进制）：（1011.01）2＝1×23＋0×22＋1×21＋1×20＋0×2－1＋1×2－2＝（11.25）10。
（2）十进制转二进制①整数部分的转换：将十进制数除以2，取所余数为k0；将其商再除以2，取其余数为k1，……以此类推，直到所得商等于0为止，余数k n…k1k0（从下往上排）即为二进制数。
电子技术基础数字部分(第五版)(康华光)全书总结归纳
1. 掌握单稳态触发器、施密特触发器、多谐振荡器的逻辑功能；
2. 掌握单稳态触发器、施密特触发器MSI器件的逻辑功能和应用；
3. 理解555定时器的工作原理，掌握由555定时器组成的单稳态触 发器、施密特触发器、多谐振荡器的电路结构、工作原理和参数 计算。
8. 脉冲波形的变换与产生
知识点
1. 单稳态触发器：单稳态触发器的工作特点，可重复触发和不
7. 存储器
教学要求
1. 掌握半导体存储器字、位、存储容量、地址、等基本概念；
2. 理解半导体存储器芯片的关键引脚的意义，掌握半导体存储
器的典型应用；
3. 掌握半导体存储器的扩展方法；
4. 了解存储器的组成及工作原理； 5. 了解CPLD和FPGA的基本结构及实现逻辑功能的原理。
7. 存储器
知识点
可重复触发单稳态触发器，单稳态触发器的应用。
2. 施密特触发器：同相输出和反相输出的施密特触发器，正向
阈值电压 VT+和负向阈值电压 VT-的意义。
3. 多器谐振荡：多器谐振荡的功能。 4. 555定时器：由555定时器组成的多谐、单稳、施密特触发器 的电路、工作原理。
9. 模数与数模转换器
章节内容
2. 掌握三态门、OD门、OC门和传输门的逻辑功能和应用；
3. 掌握CMOS、TTL逻辑门电路的输入与输出电路结构，输入 端高低电平判断。 4. 掌握逻辑门的主要参数及在应用中的接口问题； 5. 了解半导体器件的开关特性以及逻辑门内部电路结构。
3. 逻辑门电路
知识点 1. CMOS电路功耗低，抗干扰能力强，广泛应用。
消除的方法。
3. 典型组合逻辑集成电路：各种 MSI 器件的功能，阅读其功能
电子技术基础数字部分
JK触发器的驱动表
Qn→ Qn+1
00 01 10 11
JK
0× 1× ×1 ×0
Q1nQn0
Q2n
0
00 001
01 010
11 10 100 011
1 000 × × ×
根据次态卡诺图和JK触发器的驱动表可得各触发器的驱动卡诺图：
JK触发器的驱动表
Qn→ Qn+1
00 01 10 11
JK
0× 1× ×1 ×0
J2
Qn2
Q1nQn000 00
01 0
11 1
10 0
1× × × ×
Q1nQn0
Q2n
0
00 001
01 010
11 10 100 011
1 000 × × ×
K2
Qn2
Q1nQn000 0×
01
×
11
×
10
×
11 × × ×
J 2 Q0Q1 K2 1
JK触发器的驱动表
Qn→ Qn+1
00 01 10 11
Q2
Q1
Y
Qn2
Q1nQn000 00
01 0
11 0
10 0
11 × × ×
Q0
∧ ∧ ∧
Y 进位输出
Q 1J & C1
1K
Q 1J C1
1K
Q 1J C1 1K
CP
（7）检查能否自启动 利用逻辑分析的方法画出电路完整的状态图。
Q2Q1Q0 /Y
111
/1 000 /0
110
101
/1 /1
001 /0 010
第6章
数字电子技术基础-复习题(带答案)
7 / 41
考研专业课研发中心
A B C D CO 0 0 0 00 0 0 1 11 0 1 0 11 0 1 1 01 1 0 0 10 1 0 1 00 1 1 0 00 1 1 1 11
编程图为：（4 分）
卡诺图为：（3 分）
A BC 00 01 11 10
0010 1 1101 0
D
A B C
和 1111，并且利用 CO 端作 13 进制计数器的进位输出。74161 的功能表如下，可以附加必要的门电路 （10 分）
74161 功能表
输
入
输出
RD LD ET EP CP D0 D1 D2 D3 Q0 Q1
Q2 Q3
4 / 41
考研专业课研发中心
D0 D1 D2 D3
EP
CO
ET
74161
① AB
② AB
③ AB
④ AB
3. 一片 2k×16 存储容量的只读存储器（ROM），有[ ]个字节
①2000
②4000
③2048
④4096
4. 下列关于 TTL 与非门的输出电阻描述中，正确的是
[]
①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻
③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻
A BC 00 01 11 10
0011 1 1001 0
CO
或 阵 列
D
或阵列
CO
图 5.1 PLA 逻辑阵列图
2．（10 分） 解： （1）电路连接图如下：
（4 分）
8 / 41
考研专业课研发中心
VCC
8
4
R1
7
VCC
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《电子技术基础-数字部分》
一、基础知识
1、代数逻辑
进制与码
1)二进制(B)八进制(O) 十进制(D) 十六进制(H)
2) BCD码
公式定理
反演规则(必考)
1)与、或互换
2)0、1互换
3) 原变量、反变量互换
不属于单个变量上的非号要保留不变 对偶规则(必考)
a. 与、或互换
b. 0、1互换 代数化简(大题) 并项法：A+Ā=1 吸收法：A+AB=A 消去法：A+AB=A+B 卡诺图化简(大题)
写出最小项表达式
填卡诺图 合并最小项 将包围圈相加
2、逻辑门
1） OC 门－－－TTL （集电极开路门）
指TTL 门电路输出级BJT 管的集电极是开路的 OC 门必须外接负载电阻和电源才能正常工作
OD 门（漏极开路门）：指CMOS 门输出电路只有NMOS 管，并且漏极是开路的 与OD 门相比可以承受较高的电压和较大的电流 2） 三态门－－－TSL
输出除了输出高、低电平外，还具有高输出阻抗的第三状态， 称为高阻态，又称为禁止态
3） CMOS 传输门
①既可以传输数字信号，又可以传输模拟信号 ②传输门的输入和输出可以互换
OC 门 三态门
传输门
扇入数=输入端的个数，3输入，则Ni=3
2）扇出
扇出No ——驱动同类门的个数（有两种情况）：
①拉电流
②灌电流
如果N
OL ≠N
OH
,则No取二者中的最小值
二、组合电路
1、分析(大题)
①由给定的逻辑图写出逻辑关系表达式
②对表达式进行化简
③列出真值表
④由真值表总结出逻辑功能
2、设计(大题)
①电路功能描述
②真值表(关于A、B、Y等要有文字说明)
③逻辑表达式或卡诺图
④最简与或表达式
⑤逻辑变换(例如，变换为用与非门实现)
⑥逻辑电路图
3、集成模块运用(大题)
1)编码器(CD4532)
编码:把二进制码按一定规律编排，为每组代码赋予特定的含义
CD4532:8线-3线优先编码器
功能表：
扩展使用:
2)译码器(74x138)
译码:将具有特定含义的二进制编码进行辨别，并转换成控制信号74x138:3线－8线译码器
功能表
扩展使用:
数据选择器(74x151)
数据选择:根据地址选择码从多路输入数据中选择一路，送到唯一的公共数据通道上输出
74x151:8选1数据选择器
功能表：
扩展使用：
3)数值比较器(74x85)
数值比较器——用来比较多个数值的大小的数字逻辑电路
74x85:四位数值比较器
功能表：
扩展使用：
串联方式(8位数值比较器)
4)算术运算器(74x283)
半加器：两个 1 位二进制数相加不考虑低位进位
全加器：被加数、加数和低位来的进位信号相加
74x283:四位二进制全加器
功能表：
三、触发器
触发器：脉冲边沿敏感的存储单元电路
考试重点：各触发器应用，绘制波形图(必考)
1、SR触发器（下降沿有效）
特性方程：功能表：逻辑符号：
2、JK 触发器（下降沿有效）(重点)
特性方程：
功能表：
逻辑符号：
3、D 触发器（上升沿有效）
n
n n Q
K Q J Q
+=+1
⎩⎨
⎧=+=+0
SR Q R S Q n 1n
特性方程：功能表：逻辑符号：
4、T 触发器（下降沿有效）
特性方程：功能表：逻辑符号：
四、时序电路
1.分析(大题)
2.设计(大题)
1)分析逻辑功能要求，画出状态表（状态图）；
2)复合卡诺图；
3)给出输出方程、状态方程、驱动方程；
4)画出逻辑电路图；
5)检察逻辑功能和自启动特性。
3.计数器(74x161)(必考)(上升沿触发)
计数器：用来对输入脉冲进行计数的时序逻辑电路
74x161：4位二进制同步加法计数器
功能表
n
n
n Q
T
Q
T
Q+
=
+1
五、存储器和可编程器件
§1 只读存储器（ROM ）
◆ 只能读，不能写，掉电不丢失
◆ 存储容量（存储单元数）=字数×位数（字长）
◆ 地址线数n 与字数N 的关系：N=2n
◆ 数据线数=位数
例： 64KB=26 *210=216；地址线n=16; 数据线=1
§2 随机存取存储器（RAM ）
◆ 可读，可写，掉电易丢失
§3 可编程逻辑器件PLD
◆ 可编程，由与阵列、或阵列组成
六、555定时器
是一种多用途的集成电路。
用于脉冲信号的产生、波形的变换和整形，定时、检测、控制等 分类：
①双极型 5G555 (TTL) 电源: 4.5~16 V
②单极型 CC7555 (CMOS) 电源: 3~18 V 带负载能力强
VIC 无外接电源时，CC R CC R V V V V 31 , 3221== 输 入
比较器输出输 出TH v TR v D R )(1C R )(2C S OUT
三极管T <V R1<V R2<V R1>V R1>V R2>V R2
d d 0
1
1
1d 110d 011010不变导 通导 通
不 变截 止5G555功能表
七、A/D 、D/A 转换
1. D/A 转换(数字信号转为模拟信号)
)2(210n i n i i REF f f O D R V R R i v ⋅⨯-=-=∑-=∑
例：4位倒T 型DAC ，输入数字量为1101，uREF = - 8V ，Rf=R ，则输出模拟量u o =?
V D U u n REF O 5.6)148(2824=++⨯--=-=
2. A/D 转换(模拟信号转为数字信号)
取样与保持，量化与编码
（注：专业文档是经验性极强的领域，无法思考和涵盖全面，素材和资料部分来自网络，供参考。
可复制、编制，期待你的好评与关注）。