微电子工艺学课件_3
合集下载
微电子工艺课件资料
三、起始材料--石英岩(高纯度硅砂--SiO2)
1. SiO2+SiC→Si(s)+SiO(g)+CO(g) 冶金级硅:98%;
300oC
2. Si(s)+3HCl(g) →SiHCl3(g)+H2 三氯硅烷室温下呈液态沸点为32℃,利用分馏法去 除杂质;
3. SiHCl3(g)+ H2→Si(s)+ 3HCl(g) 得到电子级硅(片状多晶硅)。
Si:
• 含量丰富,占地壳重量25%;
• 单晶Si 生长工艺简单,目前直径最大18英吋 (450mm)
• 氧化特性好, Si/SiO2界面性能理想,可做掩蔽膜、 钝化膜、介质隔离、绝缘栅等介质材料;
• 易于实现平面工艺技术;
• 直径
二、对衬底材料的要求
• 导电类型:N型与P型都易制备;
• 晶向:Si:双极器件--<111>;MOS--<100>;
4. 放肩
缩颈工艺完成后,略降低温度(15-40℃) ,让晶体逐 渐长大到所需的直径为止。这称为“放肩”。
5. 等径生长
当晶体直径到达所需尺寸后,提高拉速,使晶体直径不再 增大,称为收肩。收肩后保持晶体直径不变,就是等径生长。 此时要严格控制温度和拉速。
6. 收晶
晶体生长所需长度后,升高熔体温度或熔体温度不变, 加快拉速,使晶体脱离熔体液面。
有效分凝系数
当结晶速度大于杂质在熔体中的扩散速度时,杂质在界面 附近熔体中堆积,形成浓度梯度。
按照分凝系数定义:
k0
Cs Cl (0)
由于Cl(0)未知,然而为了描述 界面粘滞层中杂质浓度偏离对固 相中的杂质浓度的影响,引入有效 分凝系数ke:
微电子工艺PPT课件
集成电 路应用
.
5
半导体产业结构
.
6
我国集成电路产业在世界中的地位
1、中国目前进口第一多的商品不是原油,是芯片,一 年进口2500亿美元。 2、我国集成电路产业处在世界的中下端,属于集成电 路消费大国、制造大国,粗放型、高投入、低利润。 3、缺少高端设计,设备主要被国外垄断。 4、集成电路产业是国家的命脉,走到了危险的边缘, 不能再继续落后下去。
.
7
2014年6月,《国家集成电路产业发展推进纲要》
1、集成电路定位
它是信息技术产业的核心,是支撑经济社会发展和保障国家安全的战略性、基础性 和先导性产业,当前和今后一段时期是我国集成电路产业发展的重要战略机遇期和攻坚 期。
2、发展目标
到2015年,集成电路产业销售超3500亿元。移动智能终端、网络通信等部分重点 领域集成电路设计技术接近国际一流水平。32/28纳米(nm)制造工艺实现规模量产, 中高端封装测试销售收入占封装测试业总收入比例达到30%以上,65-45nm关键设备和 12英寸硅片等关键材料在生产线上得到应用。
1、2014年全球半导体市场规模达到3331亿美元,同比增长9%,为近四年增速之最。 2、从产业链结构看。制造业、IC设计业、封装和测试业分别占全球半导体产业整体营业收入 的50%、27%、和23%。 3、从产品结构看。模拟芯片、处理器芯片、逻辑芯片和存储芯片2014年销售额分别442.1 亿美元、622.1亿美元、859.3亿美元和786.1亿美元,分别占全球集成电路市场份额的 16.1%、22.6%、32.6%和28.6%。
电子工业出版社,2003
考核方式:考勤20+作业10+考试(闭卷)70
.
2
第0章 绪论
.
5
半导体产业结构
.
6
我国集成电路产业在世界中的地位
1、中国目前进口第一多的商品不是原油,是芯片,一 年进口2500亿美元。 2、我国集成电路产业处在世界的中下端,属于集成电 路消费大国、制造大国,粗放型、高投入、低利润。 3、缺少高端设计,设备主要被国外垄断。 4、集成电路产业是国家的命脉,走到了危险的边缘, 不能再继续落后下去。
.
7
2014年6月,《国家集成电路产业发展推进纲要》
1、集成电路定位
它是信息技术产业的核心,是支撑经济社会发展和保障国家安全的战略性、基础性 和先导性产业,当前和今后一段时期是我国集成电路产业发展的重要战略机遇期和攻坚 期。
2、发展目标
到2015年,集成电路产业销售超3500亿元。移动智能终端、网络通信等部分重点 领域集成电路设计技术接近国际一流水平。32/28纳米(nm)制造工艺实现规模量产, 中高端封装测试销售收入占封装测试业总收入比例达到30%以上,65-45nm关键设备和 12英寸硅片等关键材料在生产线上得到应用。
1、2014年全球半导体市场规模达到3331亿美元,同比增长9%,为近四年增速之最。 2、从产业链结构看。制造业、IC设计业、封装和测试业分别占全球半导体产业整体营业收入 的50%、27%、和23%。 3、从产品结构看。模拟芯片、处理器芯片、逻辑芯片和存储芯片2014年销售额分别442.1 亿美元、622.1亿美元、859.3亿美元和786.1亿美元,分别占全球集成电路市场份额的 16.1%、22.6%、32.6%和28.6%。
电子工业出版社,2003
考核方式:考勤20+作业10+考试(闭卷)70
.
2
第0章 绪论
《微电子工艺实验》课件
微电子基础
半导体材料
介绍半导体材料的特性和 用途。
PN结的特性
解释PN结在微电子中的重 要性和特征。
晶体管的基础知识
讲解晶体管的工作原理和 应用。
工艺流程
1
制程图
详细展示微电子工艺的流程和步骤。
2
工艺流程步骤
逐步介绍微电子工艺的各个步骤和操作。
3
介质与薄膜敷 deposition
Hale Waihona Puke 探讨介质材料和薄膜敷的工艺和应用。
工艺装备及材料
微细加工设备介绍
介绍常用的微细加工设备及其功能和用途。
典型微电子工艺材料
列举和解释一些常见的微电子工艺材料。
微电子工艺实验
实验一:制 作硅片测试 样品
详细描述制作硅片 测试样品的实验步 骤与要点。
实验二:光 刻制作器
介绍使用光刻制作 器进行微电子加工 的实验过程。
实验三:湿 法刻蚀
《微电子工艺实验》PPT 课件
在本课件中,将介绍《微电子工艺实验》课程的内容和目标,以及实验所需 的基础知识和工艺流程。通过该课程,您将深入了解微电子学的核心原理和 实践技巧。
绪论
课程简介
简要介绍《微电子工艺实验》的主题和内容。
实验教学要求
说明学生在实验中应遵守的规定和要求。
实验宗旨与目的
明确说明实验所追求的目标和意义。
实验现场注意事项
提醒学生在实验过程中需要注意的关键事项。
结论
课程总结
总结《微电子工艺实验》课程的重点和收获。
实验心得体会
分享学生参与实验后的体验和感悟。
参考文献
相关领域经典文献推荐
列出一些值得阅读的与微电子工艺实验相关的经典著作。
《微电子技术》课件
军事
微电子技术用于制造军事设备 ,如导弹制导系统、雷达、通
信设备等。
微电子技术的发展趋势
纳米技术
随着芯片上元件尺寸的 不断缩小,纳米技术成 为微电子技术的重要发
展方向。
3D集成
通过将多个芯片垂直集 成在一起,实现更高的
性能和更低的功耗。
柔性电子
柔性电子是将电子器件 制造在柔性材料上的技 术,具有可弯曲、可折
将杂质元素引入半导体材料中的 技术。
离子注入掺杂
利用离子注入机将杂质离子注入 到半导体材料中的技术。
化学气相掺杂
利用化学气相沉积的方法,将含 有杂质元素的化合物沉积到半导
体材料中的技术。
04
集成电路设计
集成电路设计流程
需求分析
明确设计要求,分析性能指标,确定设计规 模和复杂度。
逻辑设计
根据规格说明书,进行逻辑设计,包括算法 设计、逻辑电路设计等。
《微电子技术》 ppt课件
contents
目录
• 微电子技术概述 • 微电子器件 • 微电子工艺技术 • 集成电路设计 • 微电子封装技术 • 微电子技术发展面临的挑战与机遇
01
微电子技术概述
微电子技术的定义
微电子技术是一门研究在微小 尺寸下制造电子器件和系统的 技术。
它涉及到利用半导体材料、器 件设计和制造工艺,将电子系 统集成在微小尺寸的芯片上。
02
微电子技术领域的竞争非常激烈,企业需要不断提升自身的技
术水平和产品质量,以获得竞争优势。
客户需求多样化
03
客户需求多样化,要求企业提供更加定制化的产品和服务,以
满足不同客户的需求。
新材料、新工艺的机遇
新材料的应用
微电子技术用于制造军事设备 ,如导弹制导系统、雷达、通
信设备等。
微电子技术的发展趋势
纳米技术
随着芯片上元件尺寸的 不断缩小,纳米技术成 为微电子技术的重要发
展方向。
3D集成
通过将多个芯片垂直集 成在一起,实现更高的
性能和更低的功耗。
柔性电子
柔性电子是将电子器件 制造在柔性材料上的技 术,具有可弯曲、可折
将杂质元素引入半导体材料中的 技术。
离子注入掺杂
利用离子注入机将杂质离子注入 到半导体材料中的技术。
化学气相掺杂
利用化学气相沉积的方法,将含 有杂质元素的化合物沉积到半导
体材料中的技术。
04
集成电路设计
集成电路设计流程
需求分析
明确设计要求,分析性能指标,确定设计规 模和复杂度。
逻辑设计
根据规格说明书,进行逻辑设计,包括算法 设计、逻辑电路设计等。
《微电子技术》 ppt课件
contents
目录
• 微电子技术概述 • 微电子器件 • 微电子工艺技术 • 集成电路设计 • 微电子封装技术 • 微电子技术发展面临的挑战与机遇
01
微电子技术概述
微电子技术的定义
微电子技术是一门研究在微小 尺寸下制造电子器件和系统的 技术。
它涉及到利用半导体材料、器 件设计和制造工艺,将电子系 统集成在微小尺寸的芯片上。
02
微电子技术领域的竞争非常激烈,企业需要不断提升自身的技
术水平和产品质量,以获得竞争优势。
客户需求多样化
03
客户需求多样化,要求企业提供更加定制化的产品和服务,以
满足不同客户的需求。
新材料、新工艺的机遇
新材料的应用
微电子工艺(3)----第三章外延
x Ce 0 x 1 erf 1 erf 2 Ds t 2 2 Det
C Ce ( x) s 2
自掺杂效应
高温外延时,高掺杂衬底杂质 反扩散(蒸发)到气相粘滞层 (边界层),再进入外延层的 现象。 自掺杂效应是气相外延的本征 效应,不可能完全避免。
3.2.6 外延方法
低压外延 选择外延 SOI技术
低压外延
目的:减小自掺杂效应 压力:1*103—2*104Pa 原因: 低压气体扩散速率快,衬底逸出杂质可快速穿过边界层(滞留 层),被排除反应室,重新进入外延层机会减小; 停止外延时,气体易清除,多层外延时缩小了过渡区,冷壁系统 和热基座间无涡流,改善ρ;减小外延层图形的漂移和畸变; 温度影响 压力降低,生长外延层温度下限也降低,T↑,G↑; 问题:易泄漏;基座与衬底间温差大;基座、反应室在减压时放 出吸附气体;外延生长温度低等-----外延层晶体完整性受到一定 影响
微电子工艺
第3章 外延
(Epitaxy)
田
丽
第3章 外延
3.1 概述 3.2 气相外延 3.3 分子束外延 3.4 其它外延 3.5 外延层缺陷及检测
3.1 概述
3.1.1外延概念
在微电子工艺中,外延(epitaxy)是指在单晶 衬底上,用物理的或化学的方法,按衬底晶 向排列(生长)单晶膜的工艺过程。 新排列的晶体称为外延层,有外延层的硅片 称为(硅)外延片。 与先前描述的单晶生长不同在于外延生长温 度低于熔点许多 外延是在晶体上生长晶体,生长出的晶体的 晶向与衬底晶向相同,掺杂类型、电阻率可 不同。n/n+,n/p,GaAs/Si。
C Ce ( x) s 2
自掺杂效应
高温外延时,高掺杂衬底杂质 反扩散(蒸发)到气相粘滞层 (边界层),再进入外延层的 现象。 自掺杂效应是气相外延的本征 效应,不可能完全避免。
3.2.6 外延方法
低压外延 选择外延 SOI技术
低压外延
目的:减小自掺杂效应 压力:1*103—2*104Pa 原因: 低压气体扩散速率快,衬底逸出杂质可快速穿过边界层(滞留 层),被排除反应室,重新进入外延层机会减小; 停止外延时,气体易清除,多层外延时缩小了过渡区,冷壁系统 和热基座间无涡流,改善ρ;减小外延层图形的漂移和畸变; 温度影响 压力降低,生长外延层温度下限也降低,T↑,G↑; 问题:易泄漏;基座与衬底间温差大;基座、反应室在减压时放 出吸附气体;外延生长温度低等-----外延层晶体完整性受到一定 影响
微电子工艺
第3章 外延
(Epitaxy)
田
丽
第3章 外延
3.1 概述 3.2 气相外延 3.3 分子束外延 3.4 其它外延 3.5 外延层缺陷及检测
3.1 概述
3.1.1外延概念
在微电子工艺中,外延(epitaxy)是指在单晶 衬底上,用物理的或化学的方法,按衬底晶 向排列(生长)单晶膜的工艺过程。 新排列的晶体称为外延层,有外延层的硅片 称为(硅)外延片。 与先前描述的单晶生长不同在于外延生长温 度低于熔点许多 外延是在晶体上生长晶体,生长出的晶体的 晶向与衬底晶向相同,掺杂类型、电阻率可 不同。n/n+,n/p,GaAs/Si。
微电子工艺学课件_3
¾ 直径:由拉速决定;
φ200mm单晶, < 0.8mm/min
¾ 拉速:由远离结晶表面的加热
条件所限制;
¾ 氧含量:角色好坏参半;
¾ 碳含量:形成本征缺陷。
10
非惰性,可影响硅工艺过程,如杂质扩散
硅中的氧:10~20 ppm(5×1017~1018cm−3),定性而非定量模型
析出过程: 体积膨胀 (压应力), 消耗 V 或产生 I。 Si-Si → Si-O-Si
一级:温度、拉晶速度;
二级:单晶和坩埚转速、 气体流量。
EGS中杂质 < 1 ppb,晶体生长引入 O (≈ 1018 cm-3) 和 C (≈ 1016 cm-3), 融硅中掺杂杂质 P、B、As 等
Ar ambient
籽晶 单晶棒 石英坩埚 水冷腔 热屏蔽 碳加热器 石墨坩埚 坩埚基座
溢出托盘 电极
6
3.2 单晶生长
原材料 多晶半导体
单晶 晶片
Si/SiO2 蒸馏和还原
GaAs/Ga, As 合成
晶体生长
晶体生长
研磨、切割、 抛光
研磨、切割、 抛光
7
硅砂(SiO2ppb purity,最纯材料
电子级硅(EGS)
高温碳还原
高温氯化
高温氢还原
1600-1800°C
显然,
dS S
=
k0
−dM M0 − M
已知初始掺杂总量为C0M0,对上式积分:
=S M0 −
S dS S C0M0
M
= k0
解此方程,可得: Cs
=
k0C0 (1 −
M M0
)k0 −1
M −dM 0 M0 − M
18
集成电路制造工艺(微电子)PPT课件
光刻5#版(发射区版),利用光刻胶将基极接触 孔保护起来,暴露出发射极和集电极接触孔
进行低能量、高剂量的砷离子注入,形成发射 区和集电区
26
金属化
淀积金属,一般是铝或Al-Si、Pt-Si合金等 光刻6#版(连线版),形成金属互连线
合金:使Al与接触孔中的硅形成良好的欧 姆接触,一般是在450℃、N2-H2气氛下处 理20~30分钟
19
生长n型外延层
利用HF腐蚀掉硅片表面的氧化层 将硅片放入外延炉中进行外延,外延层的厚度和掺杂
浓度一般由器件的用途决定
20
形成横向氧化物隔离区
热生长一层薄氧化层,厚度约50nm 淀积一层氮化硅,厚度约100nm 光刻2#版(场区隔离版
21
形成横向氧化物隔离区
利用反应离子刻蚀技术
22
形成横向氧化物隔离区
去掉光刻胶,把硅片放入氧化炉氧化,形成 厚的场氧化层隔离区
去掉氮化硅层
23
形成基区
光刻3#版(基区版),利用光刻胶将收集区遮挡 住,暴露出基区
基区离子注入硼
24
形成接触孔:
光刻4#版(基区接触孔版) 进行大剂量硼离子注入 刻蚀掉接触孔中的氧化层
25
形成发射区
形成P管源漏区
光刻,利用光刻胶将NMOS区保护起来 离子注入硼,形成P管源漏区
10
形成接触孔
化学气相淀积磷硅玻璃层 退火和致密 光刻接触孔版 反应离子刻蚀磷硅玻璃,形成接触孔
11
形成第一层金属
淀积金属钨(W),形成钨塞
12
形成第一层金属
淀积金属层,如Al-Si、Al-Si-Cu合金等 光刻第一层金属版,定义出连线图形 反应离子刻蚀金属层,形成互连图形
进行低能量、高剂量的砷离子注入,形成发射 区和集电区
26
金属化
淀积金属,一般是铝或Al-Si、Pt-Si合金等 光刻6#版(连线版),形成金属互连线
合金:使Al与接触孔中的硅形成良好的欧 姆接触,一般是在450℃、N2-H2气氛下处 理20~30分钟
19
生长n型外延层
利用HF腐蚀掉硅片表面的氧化层 将硅片放入外延炉中进行外延,外延层的厚度和掺杂
浓度一般由器件的用途决定
20
形成横向氧化物隔离区
热生长一层薄氧化层,厚度约50nm 淀积一层氮化硅,厚度约100nm 光刻2#版(场区隔离版
21
形成横向氧化物隔离区
利用反应离子刻蚀技术
22
形成横向氧化物隔离区
去掉光刻胶,把硅片放入氧化炉氧化,形成 厚的场氧化层隔离区
去掉氮化硅层
23
形成基区
光刻3#版(基区版),利用光刻胶将收集区遮挡 住,暴露出基区
基区离子注入硼
24
形成接触孔:
光刻4#版(基区接触孔版) 进行大剂量硼离子注入 刻蚀掉接触孔中的氧化层
25
形成发射区
形成P管源漏区
光刻,利用光刻胶将NMOS区保护起来 离子注入硼,形成P管源漏区
10
形成接触孔
化学气相淀积磷硅玻璃层 退火和致密 光刻接触孔版 反应离子刻蚀磷硅玻璃,形成接触孔
11
形成第一层金属
淀积金属钨(W),形成钨塞
12
形成第一层金属
淀积金属层,如Al-Si、Al-Si-Cu合金等 光刻第一层金属版,定义出连线图形 反应离子刻蚀金属层,形成互连图形
微电子工艺(3)外延教材
3.1.3 外延工艺用途
优势: 1.高的集电结击穿电压 2.低的集电极串联电阻
双极型晶体管
n+埋层 n-Si外延层 SiO2 p+隔离墙
P-Si衬底
利用外延技术的 pn结隔离是早期 双极型集成电路 常采用的电隔离 方法。
pn结隔离示意图
P阱
n阱
将CMOS电路制作在外 延层上比制作在体硅抛 光片上有以下优点: ①避免了闩锁效应; ②避免了硅层中SiOx的 沉积; ③硅表面更光滑,损伤 最小。
外延层杂质浓度分布计算
假设1:外延层生长时外延剂中无杂质, 杂质来源于自掺杂效应
N E ( x) N S e x
假设2:衬底杂质无逸出(或认为衬底未 掺杂)
N E ( x) N E 0 (1 ex )
界面杂质叠加的数学表达式为
N E ( x) N S ex N E 0 (1 ex )
外延工艺常用的硅源
四氯化硅 SiCl4(sil.tet),是应用最广泛,也 是研究最多的硅源--------主要应用于传统外 延工艺 三氯硅烷 SiHCl3(TCS),和 SiCl4类似但温度 有所降低----常规外延生长 二氯硅烷SiH2Cl2( DCS) ----更低温度,选择 外延 硅烷SiH4,更适应薄外延层和低温生长要求, 得到广泛应用。 新硅源:二硅烷Si2H6-----低温外延
x x 1 erf N E 0 1 erf 2 2 DS t 2 DE t
综合效果
杂质再分布综合效果示意图
减小杂质再分布效应措施
降低外延温度,p-Si采用SiH2Cl2, SiHCl3;或 SiH4,但这对As的自掺杂是无效。 重掺杂的衬底,用轻掺杂的硅来密封其底面和 侧面,减少杂质外逸。 低压外延可减小自掺杂,这对砷,磷的效果显 著,对硼的作用不明显。 用离子注入的埋层来降低衬底表面的杂质浓度。 可在埋层或衬底上先生长未掺杂的薄膜来避免 衬底中的杂质外逸,再原位掺杂。
微电子工艺课件
直拉法生长单晶的特点
优点:所生长单晶的直径较大成本相对较低;
通过热场调整及晶转,埚转等工艺参数的优化,可较好 控制电阻率径向均匀性。
缺点:石英坩埚内壁被熔硅侵蚀及石墨保温加热元件的影响, 易引入氧碳杂质,不易生长高电阻率单晶(含氧量通常 10-40ppm)。
二、悬浮区熔法(float-zone,FZ法)
利用分凝现象将物料局部熔化形成狭窄的熔区,并令其沿 锭长从一端缓慢地移动到另一端,重复多次(多次区熔)使杂 质被集中在尾部或头部,进而达到使中部材料被提纯。
一次区熔提纯与直拉法后的杂质浓度分布的比较(K=0.01) 单就一次提纯的效果而言,直拉法的去杂质效果好。
多次区熔提纯
硅片制备基本工艺步骤
晶体生长 整型 切片
拉晶过程
1. 熔硅 将坩埚内多晶料全部熔化 ;注意事项:熔硅时间不易长;
2. 引晶 将籽晶下降与液面接近,使籽晶预热几分钟,俗称“烤
晶”,以除去表面挥发性杂质同时可减少热冲击。当温度稳 定时,可将籽晶与熔体接触,籽晶向上拉,
控制温度使熔体在籽晶上结晶;
3. 收颈
指在引晶后略为降低温度,提高拉速,拉一段直径比籽晶 细的部分。其目的是排除接触不良引起的多晶和尽量消除籽晶 内原有位错的延伸。颈一般要长于20mm。
单晶制备
一、直拉法(CZ法)
CZ 拉晶仪 1. 熔炉 石英坩埚:盛熔融硅液; 石墨基座:支撑石英坩埚;加热坩埚; 旋转装置:顺时针转; 加热装置:RF线圈; 2. 拉晶装置 籽晶夹持器:夹持籽晶(单晶); 旋转提拉装置:逆时针; 3. 环境控制系统 气路供应系统 流量控制器 排气系统 4. 电子控制反馈系统
缺点: 单晶直径不及CZ法
掺杂分布
假设多晶硅棒上的杂质掺杂浓度为C0(质量浓度),d为硅
微电子工艺PPT课件
1833年,英国科学家电子学之父法拉第最先发现硫化银的 电阻随着温度的变化情况不同于一般金属,一般情况下, 金属的电阻随温度升高而增加,但巴拉迪发现硫化银材料 的电阻是随着温度的上升而降低。这是半导体现象的首次 发现。
1874年,电报机、电话和无线电相继发明等早期电子仪器 亦造就了一项新兴的工业──电子业的诞生。
如今,渝德科技被中航集团收购,更名为中航微电子。我市已有西南集 成电路、中航微电子、奥特斯集成电路基板、台晶(重庆)电子、重庆石墨 烯科技公司、SK海力士、中电24所、四联微电子等集成电路生产和研发机构, 形成了设计-制造-封装的完备产业链,重庆大学和重庆邮电大学成立了半导 体学院培养集成电路人才。
.
20
1958年:仙童公司Robert Noyce与德仪公司基尔比间隔 数月分别发明了集成电路,开创了世界微电子学的历史;
1960年:H H Loor和E Castellani发明了光刻工艺;1962年:美国RCA 公司研制出MOS场效应晶体管。
1963年:F.M.Wanlass和C.T.Sah首次提出CMOS技术,今天, 95%以上的集成电路芯片都是基于CMOS工艺
1971年:全球第一个微处理器4004由Intel公司推出,这是一个里程碑 式的发明; 1978年:64kb动态随机存储器诞生,不足0.5平方厘米的硅片上集成了 14万个晶体管,标志着超大规模集成电路(VLSI)时代的来临;
1979年:Intel推出5MHz 8088微处理器,之后,IBM基 于8088推出全球第一台PC
.
115
本课程内容结构?
集成电路制造技术—原理与工艺
硅材料
集成电路工艺
集成和封装测试
第1单元
1 单晶硅结 构
2 硅锭及圆 片制备
1874年,电报机、电话和无线电相继发明等早期电子仪器 亦造就了一项新兴的工业──电子业的诞生。
如今,渝德科技被中航集团收购,更名为中航微电子。我市已有西南集 成电路、中航微电子、奥特斯集成电路基板、台晶(重庆)电子、重庆石墨 烯科技公司、SK海力士、中电24所、四联微电子等集成电路生产和研发机构, 形成了设计-制造-封装的完备产业链,重庆大学和重庆邮电大学成立了半导 体学院培养集成电路人才。
.
20
1958年:仙童公司Robert Noyce与德仪公司基尔比间隔 数月分别发明了集成电路,开创了世界微电子学的历史;
1960年:H H Loor和E Castellani发明了光刻工艺;1962年:美国RCA 公司研制出MOS场效应晶体管。
1963年:F.M.Wanlass和C.T.Sah首次提出CMOS技术,今天, 95%以上的集成电路芯片都是基于CMOS工艺
1971年:全球第一个微处理器4004由Intel公司推出,这是一个里程碑 式的发明; 1978年:64kb动态随机存储器诞生,不足0.5平方厘米的硅片上集成了 14万个晶体管,标志着超大规模集成电路(VLSI)时代的来临;
1979年:Intel推出5MHz 8088微处理器,之后,IBM基 于8088推出全球第一台PC
.
115
本课程内容结构?
集成电路制造技术—原理与工艺
硅材料
集成电路工艺
集成和封装测试
第1单元
1 单晶硅结 构
2 硅锭及圆 片制备
哈尔滨工业大学-微电子工艺基础绪论(王静)PPT(共64页)
1.为什么要学这门课?
提高显示芯片的制造工艺具有重大的意义,因为更先进的制 造工艺会在显示芯片内部集成更多的晶体管,使显示芯片实 现更高的性能、支持更多的特效;更先进的制造工艺会使显 示芯片的核心面积进一步减小,也就是说在相同面积的晶圆 上可以制造出更多的显示芯片产品,直接降低了显示芯片的 产品成本,从而最终会降低显卡的销售价格使广大消费者得 利;更先进的制造工艺还会减少显示芯片的功耗,从而减少 其发热量,解决显示芯片核心频率提升的障碍.....显示芯片自 身的发展历史也充分的说明了这一点,先进的制造工艺使显 卡的性能和支持的特效不断增强,而价格则不断下滑,例如 售价为1500左右的中端显卡GeForce 7600GT其性能就足以 击败上一代售价为5000元左右的顶级显卡GeForce 6800Ultra。
先修课程
半导体物理、固体物理学
参考文献
刘玉岭等编著,《微电子技术工程—材料、工艺与测试》 施敏等编著,《半导体制造工艺基础》
一 概述
1ቤተ መጻሕፍቲ ባይዱ为什么要学这门课?
2.这门课的对象?
3.本课程的主要内容
4.第1章 绪论
第1章 绪论
本章(2学时)目标:
1、分立器件和集成电路的区别 2、平面工艺的特点
3、微电子工艺的特点 4、芯片制造的四个阶段
第1章 绪论 一、微电子产业
4、微电子工艺的发展概况 (1)平面工艺的诞生
平面工艺是由Hoerni于1960年提出的。在这项技术中,整个半导体表面先形成 一层氧化层,再借助平板印刷技术,通过刻蚀去除部分氧化层,从而形成一个 窗口。
①合金结方法 A 接触加热:
集成电路是工业发展水平的标志。
第1章 绪论
一、微电子产业
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
A=结晶潜热
A
+
固液相界面
液相到固相 → 热量 ⇑
Liquid Si
Isotherm X1
¾ 单晶生长实际上是液固两相的 转化,实现条件是在两相界面 附近存在温度梯度;
¾ 晶体凝结发生在两等温面 X1 和 X2 间,期间释放热量;
¾ 热平衡 (A B C): 结晶潜热 + 液相到界面的热传 导= 界面到固相的热传导(最 终由辐射和对流从固相耗散)
¾ 品质高低对器件性能有很大影响。 • 寿命(少数载流子):晶体管— 长寿
命, 开关器件— 短寿命;
• 晶格完整性:低位错(< 1000 /cm2);
• 纯度:电子级 —10−9 杂质;
选择和制备低成本、高用量的优良衬 • 晶向:双极器件<111>, MOS <100>;
底材料,对微电子工业至关重要!
显然,
dS S
=
k0
−dM M0 − M
已知初始掺杂总量为C0M0,对上式积分:
=S M0 −
S dS S C0M0
M
= k0
解此方程,可得: Cs
=
k0C0 (1 −
M M0
)k0 −1
M −dM 0 M0 − M
18
Longitudinal Doping Nonuniformity
Cs
=
k0C0 (1 −
凝结面凹陷进熔料,硅片径向上 各点的凝结发生于晶体生长过程 中不同时刻,导致径向掺杂不均
20
有效分凝系数
实际上,熔料中存在温度梯度,均匀溶液 的假设并非总成立。
Boundary layer
浮(力)致环流 (buoyancy-driven recirculation cells)
附面层(boundary layer):熔料有一定黏滞
15
掺杂分布
目的:在晶体生长时,往往将一定数量的杂质原子加入熔融液中, 以获得所需的掺杂浓度,使硅片具有一定电阻率(比如:N/P 型硅片 1-100 Ω·cm)
任何一种杂质在不同相中的溶解度是 不同的。固液两相界面随着单晶生长不断 向液相中推移,原存在于融硅中的杂质将 在界面两边再分布直至达到在界面两边的 化学势相同,这种现象称为分凝现象,平 衡时的比例常数称为分凝系数。
→ C ≈ 1015-1016 cm-3
→ Introduces SiO2 in CZ; Oi≈1017-1018cm-3
9
¾ 拉晶:籽晶CCW,坩埚CW, 降低熔料温度梯度,提高生长和 掺杂均匀性;
¾ 坩埚随液面下降而上升:保持 熔硅液面在温度场中位置不变;
¾ 加磁场:抑制热对流,降低缺
陷、杂质、氧含量的浓度;
一级:温度、拉晶速度;
二级:单晶和坩埚转速、 气体流量。
EGS中杂质 < 1 ppb,晶体生长引入 O (≈ 1018 cm-3) 和 C (≈ 1016 cm-3), 融硅中掺杂杂质 P、B、As 等
Ar ambient
籽晶 单晶棒 石英坩埚 水冷腔 热屏蔽 碳加热器 石墨坩埚 坩埚基座
溢出托盘 电极
¾ 直径:由拉速决定;
φ200mm单晶, < 0.8mm/min
¾ 拉速:由远离结晶表面的加热
条件所限制;
¾ 氧含量:角色好坏参半;
¾ 碳含量:形成本征缺陷。
10
非惰性,可影响硅工艺过程,如杂质扩散
硅中的氧:10~20 ppm(5×1017~1018cm−3),定性而非定量模型
析出过程: 体积膨胀 (压应力), 消耗 V 或产生 I。 Si-Si → Si-O-Si
硅的
溶解温度TM
发射系数 处的热导率
vPmax
=
1
Lρ
2σεkM TM5 3r
硅的 密度
波尔兹曼 常数
6 in CZ 晶体的最大拉速: 23.6cmhr−1,是实际拉晶 速度的 2 倍。
实际拉晶过程中,拉晶速度变化同时引起单晶直径和轴向温度分布的变化。 通常使用反馈系统监视和实时调节拉速,以维持均一直径。
M )k0 −1 M0
Cs C0
= k0 (1 −
M )k0 −1 M0
k0 >1:掺杂浓度将会持续减少, 晶锭头浓度>晶锭尾浓度;
k0 <1:掺杂浓度将会持续增加, 晶锭头浓度<晶锭尾浓度;
k0 ≈1:可获得均匀的掺杂浓度分布。
19
Radial Doping Nonuniformity 非理想因素: 熔料中杂质浓度不均、温度梯度 、对流流动、界面边界层等
¾ 影响氧的沉积(趋向于形成最小应力的氧、 碳化合物)及吸杂效率;
¾ 在更高温度上(650~1000°C)形成氧施主; ¾ 与点缺陷和其它掺杂杂质存在相互作用
(补偿应力)。
不是期望的杂质,需严格控制其浓度。
更高浓度的碳可改变硅禁带宽度 (几个百分 点)- 未来可能的新型器件。
12
拉晶过程
a. 引晶(下种):籽晶旋转下降,预热(烤晶)后与熔 硅表面熔接,注意控制引晶温度;
对于均匀溶液,平衡分凝系数 k0 = Cs / Cl ,其中 Cs 和 Cl 分别是晶体和 熔融液中两相界面附近的平衡掺杂浓度。
16
特定温度下、特定系统中的特定杂质,k0一般由实验测定。
杂质 B Al Ga In O C P
硅中常见掺杂杂质的平衡分凝系数 k0 = Cs / Cl
k0 8×10−1
2
3.1 衬底材料
微电子器件衬底材料的种类:
元素半导体(如硅、锗)、 化合物半导体(砷化镓、磷化铟、氮化 镓、碳化硅) 和 绝缘体(蓝宝石、尖晶石)
¾ 结构、组成各有不同特点; ¾ 不承担器件或电路的电子功能;
• 导电类型:N 型与 P 型都易制备; • 电阻率:0.01~105 Ω·cm,均匀性好;
SiCl4 +H2 → Si+4HCl↑
8
一、直拉(Czochralski ,CZ)法
¾ 目前 IC 所用 Si 基片基本均由 CZ 法 制备;
¾ 加热 EGS 至 1417°C 左右熔融,使用 籽晶浸入后拉出硅单晶;
1CrystalPulling.MOV ¾ 需控制工艺参数
1CrystalPulling.MOV
30 Å 晶核 @ 700°C
¾ 适当浓度填隙氧原子可提高硅的机械强度 (≈25%);
¾ 构成氧施主( SiO4,450°C,1016cm-3), 提供的自由电子对改变单晶硅电阻率 。 T>500°C 退火, 硅氧络合物溶解;
¾ 因溶解度变化而析出,形成位错和堆垛层 错,(非有源区的)可用于本征吸杂。
6
3.2 单晶生长
原材料 多晶半导体
单晶 晶片
Si/SiO2 蒸馏和还原
GaAs/Ga, As 合成
晶体生长
晶体生长
研磨、切割、 抛光
研磨、切割、 抛光
7
硅砂(SiO2)
98% pure
冶金级硅(MGS)
ppb purity,最纯材料
电子级硅(EGS)
高温碳还原
高温氯化
高温氢还原
1600-1800°C
系数,靠近固液界面某一区域无物质流动。
k0→ k e
=
k0
k0 + (1 − k 0 )e −Vb/ D
b:附面层厚度,V:拉速, D:杂质的扩散系数,Vb/D:生长参数。
要使晶体获得均匀掺杂分布(ke≈1),可通过较高 拉速和较低旋转速度得到(b 与旋转速率成反比)
21
计算:
用直拉法生长硅单晶时,应在熔融液中掺入多少硼原子,才能使硅 锭中每立方厘米含1016 个硼原子?假设开始在坩埚里有 60 kg 的硅,若 要达到上述掺杂浓度应该加入多少克的硼(摩尔质量10.8g)?已知掺 硼时的平衡分凝系数 k0=0.8,融熔硅的密度为2.53 g/cm3。
固液相界面区 域的热传输一 维连续性方程
.
Ldm dt
+
kL
dT dx 1
A1
=
kS
dT dx 2
A2
界面附近液相一侧无温度梯 度时,则单晶生长速度最大
பைடு நூலகம்
熔解 单位时间 液相 x1面温 固相 x2面温 潜热 内凝结量 热导率 度梯度 热导率 度梯度
( dm ) = ρ( dx )
dt
dt
14
最大拉晶速度与晶体半径的平方根成反比
b. 缩颈:高温熔接,低温快速细长缩颈,以生长无位错 单晶。
c. 放肩:缩颈到要求长度后,大幅降低提拉速度,将晶 体放大到所需直径,控制出一均匀平滑的肩。
d. 等径生长:放肩至接近所需直径时,升温、加速,使 晶体圆滑进入等径生长。恒定拉速使直径 大小均匀。
e. 收尾:等径生长后,升温提速拉成 锥形尾体,目的在于减少尾 部位错的产生与攀移。
• 直径、平整度、禁带宽度、迁移率等。
3
Si 的基本特性:
¾ 间接带隙半导体, 禁带宽度 Eg=1.12eV ¾ 相对介电常数:εr=11.9 ¾ 熔点: 1417°C;工作温度:150°C; ¾ 本征载流子浓度:ni=1.45 × 1010 cm−3 ¾ 本征电阻率: ρ=2.3 × 105 Ω·cm ¾ 电子迁移率: μe=1500 cm2/Vs; ¾ 空穴迁移率: μh=450 cm2/Vs
微电子工艺学
第一章 第二章 第三章 第四章 第五章 第六章 第七章 第八章 第九章 第十章 第十一章
绪论 现代 CMOS 工艺技术 晶体生长与衬底制备 加工环境与基片清洗 光刻 热氧化 扩散掺杂 离子注入掺杂 薄膜淀积 刻蚀 后段工艺与集成
1
第三章 单晶生长和衬底制备
3.1 衬底材料 3.2 单晶生长 3.3 衬底制备 3.4 晶体特性 3.5 晶体参数测量