集成电路 时序电路分析与设计
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
则称该电路为Moore型电路。也就是说该 时序电路可能没有输入，或输入与输出没有直 接关系。
第5章 时序逻辑电路的分析和设计
Moore型电路的状态表格式如下表所示。因为Moore 型电路的输出Z仅与电路的状态y有关，所以将输出单 独作为一列，其值完全由现态确定。次态与Mealy型一 样，由现态和输入共同确定。该表读法是，当电路处 于状态y时，输出为Z。若输入x，在时钟脉冲作用下， 电路进入次态yn+1。
5.1.1 Mealy型电路 5.1.2 Moore型电路
第5章 时序逻辑电路的分析和设计
5.1.1 Mealy型电路
如果同步时序电路的输出是输入和现态的函数，即 Zi=fi(x1,x2，…，xn；y1，y2，…,yp), i=1, 2, …，m， 则称该电路为Mealy型电路。也就是说输出与输入有直 接的关系，输入的变化会影响输出的变化。
时序逻辑电路的结构如下图所示
它由组合逻辑和存储器件两部分构成。图中： x1，x2，…，xn为时序电路的外部输入； Z1，Z2，…，Zm为时序电路的外部输出； y1，y2，…，yr为时序电路的内部输入(或称状态)； Y1，Y2，…，Yp为时序电路的内部输出(或称激励)。
第5章 时序逻辑电路的分析和设计
第5章 时序逻辑电路的分析和设计
Mealy型电路状态图示例
y
x
0
1
A
D/0
C/1
百度文库
B
B/1
A/0
C
B/1
D/0
D
A/0
B/1
某电路的状态表
Moore型电路
某电路的状态图
第5章 时序逻辑电路的分析和设计
5.1.2 Moore型电路
如果同步时序电路的输出仅是现态的函数， 即：Z=fi(y1，y2，…，yp)， i=1, 2，…，m，
A
D/0 C/1
x： 1 0 1 0 0 1 1 0
B
B/1 A/0
y： A C B A D A C D
C
B/1 D/0
y(n+1): C B A D A C D A
D
A/0 B/1
Z： 1 1 0 0 0 1 0 0
从该状态表可看出，若电路的初态为A，当输入x=1时，输出 Z=1，在时钟脉冲作用下，电路进入次态C。
第5章 时序逻辑电路的分析和设计
5.1 时序逻辑电路的结构与类型
组合逻辑电路是由门电路构成的，其结构如下图所示。
x1, x2， …，xn为某一时刻的输入； Z1，Z2，…，Zm为该时刻的输出。
Zi=fi(x1，x2，…，xn )， 输出Zi仅是输入xi
i=1, 2, …，m
第5章 时序逻辑电路的分析和设计
第5章 时序逻辑电路的分析和设计
Mealy型同步时序电路状态表的格式如表5-1所示。 表格的上方从左到右列出输入x1，x2，…，xn的全部 组合，表格左边从上到下列出电路的全部状态y，表格 的中间列出对应不同输入组合的现态下的次态yn+1和输 出Z。这个表的读法是，处于状态y的时序电路，当输 入x时，输出为Z，在时钟脉冲作用下，电路进入次态 yn+1 .
为现态，记为 yin (右上标也可省略)；时钟信号到来之后的 电路状态称为次态，记为 yin。1 异步时序电路的存储器件
可为触发器或延迟元件，电路中没有统一的时钟信号。
第5章 时序逻辑电路的分析和设计
由于时序电路与组合逻辑电路在结构和性能上不同，因 此在研究方法上两者也有所不同。组合逻辑电路的分析 和设计所用到的主要工具是真值表，而时序电路的分析 和设计的用到的工具主要是状态表和状态图。 序电路在形式上又分成Mealy型和Moore型，它们在用状 态表、状态图描述时其格式略有不同。
时序电路的组合逻辑部分用来产生电路的输出和激励，存 储器件部分是用其不同的状态(y1,y2，…，yr)来“记忆”电
Zi=gi(x1,x2，…，xn；y1,y2，…,yr) i=1,2,…,m (5-1) Yj=fj(x1,x2，…，xn；y1,y2，…,yr) j=1,2,…,p (5-2) 式(5-1)称为输出函数 式(5-2)称为激励函数 这两个函数都与变量x，y有关，也即电路的输出不仅与电
第5章 时序逻辑电路的分析和设计
需要指出的是： (1) 如果同步时序电路的初始状态不同，那么尽管输
入序列相同，但输出响应序列和状态转移序列将不同。 (2) 电路的现态和次态是相对某一时刻而言，该时刻
的次态就是下一个时刻的现态。
第5章 时序逻辑电路的分析和设计
Mealy型电路状态图
Mealy型电路的状态图格式如下图所示，在状态图中， 每一个状态用一个圆圈表示，圈内用字母或数字表示状 态的名称，用带箭头的直线或弧线表示状态的转移关系， 并把引起这一转移的输入条件和相应的输出标注在有向 线段的旁边。
现态
… Y …
输入 …X…
…
y n1
…
输出
… Z …
第5章 时序逻辑电路的分析和设计
Moore型时序电路的状态表 示例
y
x
z
01
ACB 0
BBC 1
假定电路的初始状态为B，那么电路的 状态转换序列和输出响应序列为 :
时钟： 1 2 3 4 5 6 7 8
x： 1 1 0 0 1 0 0 1
y： B C A C B C B B
CBA 0
y(n+1): C A C B C B B C
Z： 1 0 0 0 1 0 1 1
当电路处于A状态时，其输出为0。若x=1，在时钟脉冲 作用下，电路进入状态B，新的输出为1。
第5章 时序逻辑电路的分析和设计 Moore型时序电路的状态图示例
y
x
z
01 ACB 0
BBC 1
CBA 0
Moore型电路的状态图与Mealy型电路状态图的区别仅在于 Moore型电路的输出标注在状态图内 ，而Mealy型电路的输 入和输出标在线上。
现态
输入
…
X
…
…
…
Y
y
n
1
/Z
…
…
第5章 时序逻辑电路的分析和设计
例题：其同步时序电路有一个输入x，一个输出Z，4个状 态A， B， C， D，该时序电路的状态表如下所示 ：
假定电路的输入序列为x： 10100110那么，
y
x
与每个输入信号对应的输出响应和状态转
移情况为：
0
1
时钟： 1 2 3 4 5 6 7 8
第5章 时序逻辑电路的分析和设计
时序电路按其工作方式可分为同步时序电路和异步时序电 路。同步时序电路的存储器件由时钟控制触发器组成，并 且有统一的时钟信号，只有当时钟信号到来时，电路状态 (y1，y2，…，yr)才发生变化。其余时间，即使输入发生 变化，电路的状态也不会改变。时钟信号来之前的状态称
第5章 时序逻辑电路的分析和设计
Moore型电路的状态表格式如下表所示。因为Moore 型电路的输出Z仅与电路的状态y有关，所以将输出单 独作为一列，其值完全由现态确定。次态与Mealy型一 样，由现态和输入共同确定。该表读法是，当电路处 于状态y时，输出为Z。若输入x，在时钟脉冲作用下， 电路进入次态yn+1。
5.1.1 Mealy型电路 5.1.2 Moore型电路
第5章 时序逻辑电路的分析和设计
5.1.1 Mealy型电路
如果同步时序电路的输出是输入和现态的函数，即 Zi=fi(x1,x2，…，xn；y1，y2，…,yp), i=1, 2, …，m， 则称该电路为Mealy型电路。也就是说输出与输入有直 接的关系，输入的变化会影响输出的变化。
时序逻辑电路的结构如下图所示
它由组合逻辑和存储器件两部分构成。图中： x1，x2，…，xn为时序电路的外部输入； Z1，Z2，…，Zm为时序电路的外部输出； y1，y2，…，yr为时序电路的内部输入(或称状态)； Y1，Y2，…，Yp为时序电路的内部输出(或称激励)。
第5章 时序逻辑电路的分析和设计
第5章 时序逻辑电路的分析和设计
Mealy型电路状态图示例
y
x
0
1
A
D/0
C/1
百度文库
B
B/1
A/0
C
B/1
D/0
D
A/0
B/1
某电路的状态表
Moore型电路
某电路的状态图
第5章 时序逻辑电路的分析和设计
5.1.2 Moore型电路
如果同步时序电路的输出仅是现态的函数， 即：Z=fi(y1，y2，…，yp)， i=1, 2，…，m，
A
D/0 C/1
x： 1 0 1 0 0 1 1 0
B
B/1 A/0
y： A C B A D A C D
C
B/1 D/0
y(n+1): C B A D A C D A
D
A/0 B/1
Z： 1 1 0 0 0 1 0 0
从该状态表可看出，若电路的初态为A，当输入x=1时，输出 Z=1，在时钟脉冲作用下，电路进入次态C。
第5章 时序逻辑电路的分析和设计
5.1 时序逻辑电路的结构与类型
组合逻辑电路是由门电路构成的，其结构如下图所示。
x1, x2， …，xn为某一时刻的输入； Z1，Z2，…，Zm为该时刻的输出。
Zi=fi(x1，x2，…，xn )， 输出Zi仅是输入xi
i=1, 2, …，m
第5章 时序逻辑电路的分析和设计
第5章 时序逻辑电路的分析和设计
Mealy型同步时序电路状态表的格式如表5-1所示。 表格的上方从左到右列出输入x1，x2，…，xn的全部 组合，表格左边从上到下列出电路的全部状态y，表格 的中间列出对应不同输入组合的现态下的次态yn+1和输 出Z。这个表的读法是，处于状态y的时序电路，当输 入x时，输出为Z，在时钟脉冲作用下，电路进入次态 yn+1 .
为现态，记为 yin (右上标也可省略)；时钟信号到来之后的 电路状态称为次态，记为 yin。1 异步时序电路的存储器件
可为触发器或延迟元件，电路中没有统一的时钟信号。
第5章 时序逻辑电路的分析和设计
由于时序电路与组合逻辑电路在结构和性能上不同，因 此在研究方法上两者也有所不同。组合逻辑电路的分析 和设计所用到的主要工具是真值表，而时序电路的分析 和设计的用到的工具主要是状态表和状态图。 序电路在形式上又分成Mealy型和Moore型，它们在用状 态表、状态图描述时其格式略有不同。
时序电路的组合逻辑部分用来产生电路的输出和激励，存 储器件部分是用其不同的状态(y1,y2，…，yr)来“记忆”电
Zi=gi(x1,x2，…，xn；y1,y2，…,yr) i=1,2,…,m (5-1) Yj=fj(x1,x2，…，xn；y1,y2，…,yr) j=1,2,…,p (5-2) 式(5-1)称为输出函数 式(5-2)称为激励函数 这两个函数都与变量x，y有关，也即电路的输出不仅与电
第5章 时序逻辑电路的分析和设计
需要指出的是： (1) 如果同步时序电路的初始状态不同，那么尽管输
入序列相同，但输出响应序列和状态转移序列将不同。 (2) 电路的现态和次态是相对某一时刻而言，该时刻
的次态就是下一个时刻的现态。
第5章 时序逻辑电路的分析和设计
Mealy型电路状态图
Mealy型电路的状态图格式如下图所示，在状态图中， 每一个状态用一个圆圈表示，圈内用字母或数字表示状 态的名称，用带箭头的直线或弧线表示状态的转移关系， 并把引起这一转移的输入条件和相应的输出标注在有向 线段的旁边。
现态
… Y …
输入 …X…
…
y n1
…
输出
… Z …
第5章 时序逻辑电路的分析和设计
Moore型时序电路的状态表 示例
y
x
z
01
ACB 0
BBC 1
假定电路的初始状态为B，那么电路的 状态转换序列和输出响应序列为 :
时钟： 1 2 3 4 5 6 7 8
x： 1 1 0 0 1 0 0 1
y： B C A C B C B B
CBA 0
y(n+1): C A C B C B B C
Z： 1 0 0 0 1 0 1 1
当电路处于A状态时，其输出为0。若x=1，在时钟脉冲 作用下，电路进入状态B，新的输出为1。
第5章 时序逻辑电路的分析和设计 Moore型时序电路的状态图示例
y
x
z
01 ACB 0
BBC 1
CBA 0
Moore型电路的状态图与Mealy型电路状态图的区别仅在于 Moore型电路的输出标注在状态图内 ，而Mealy型电路的输 入和输出标在线上。
现态
输入
…
X
…
…
…
Y
y
n
1
/Z
…
…
第5章 时序逻辑电路的分析和设计
例题：其同步时序电路有一个输入x，一个输出Z，4个状 态A， B， C， D，该时序电路的状态表如下所示 ：
假定电路的输入序列为x： 10100110那么，
y
x
与每个输入信号对应的输出响应和状态转
移情况为：
0
1
时钟： 1 2 3 4 5 6 7 8
第5章 时序逻辑电路的分析和设计
时序电路按其工作方式可分为同步时序电路和异步时序电 路。同步时序电路的存储器件由时钟控制触发器组成，并 且有统一的时钟信号，只有当时钟信号到来时，电路状态 (y1，y2，…，yr)才发生变化。其余时间，即使输入发生 变化，电路的状态也不会改变。时钟信号来之前的状态称