2013集成电路分析与设计试卷A答案

合集下载

计算机集成考试题及答案

计算机集成考试题及答案[题目一]1. 计算机集成电路(CIC)是指什么？答：计算机集成电路是把电子器件、线路和封装组合在一起，形成一个或多个功能完整的电路模块，在单个芯片上集成电子器件、线路和封装。

2. 请简要描述计算机集成电路的发展历程。

答：计算机集成电路的发展经历了多个阶段。

1960年代末，诞生了初级大规模集成电路，可以集成数百个逻辑门。

1970年代中期，产生了中级大规模集成电路，集成门数达到数千个。

1980年代初，出现了高级大规模集成电路，门数达到数万个。

1990年代初，随着超大规模集成电路的出现，门数更是达到了数亿个。

目前，超大规模和超大规模以上级别的集成电路已成为主流。

3. 请解释贝尔定律对集成电路发展的影响。

答：贝尔定律是指，每隔18至24个月，集成电路中所能容纳的晶体管数量将翻倍，而价格将减半。

这一定律推动了集成电路技术的快速发展，使得集成电路的性能不断提高，成本不断降低，为计算机技术的革新提供了强大的支持。

4. 请列举三种常见的计算机集成电路类型。

答：常见的计算机集成电路类型包括：数字集成电路、模拟集成电路和混合集成电路。

[题目二]1. 什么是计算机集成制造技术？答：计算机集成制造技术是指将电子器件、线路和封装等组合在一起，通过一系列制造工艺，实现对集成电路芯片的生产和加工。

2. 描述计算机集成制造技术的主要工艺流程。

答：计算机集成制造技术的主要工艺流程包括：晶圆加工、沉积、光刻、刻蚀、清洗、温度退火、封装、测试和分选等环节。

3. 请解释深亚微米工艺对计算机集成制造技术的意义。

答：深亚微米工艺是指制造集成电路中特征尺寸在0.1微米至0.25微米之间的工艺。

深亚微米工艺的采用使得集成电路的微细特征得以实现，使得芯片的密度增加、速度提高、功耗降低，从而推动了计算机集成制造技术的进步。

4. 请说明集成制造技术在计算机硬件发展中的重要性。

答：集成制造技术是计算机硬件发展中的关键技术之一。

A集成电路设计期末考试试题

集成电路设计期末考试试题（ A ）卷参考答案一、填空题（每空一分，共20分）1. 2 12. Q=CV GE3. 衬底掺杂浓度4. 体效应5. 沟道中载流子的迁移率阈值电压V T随温度的变化6. MOS管的栅宽偏置电流7. 1/A2 1/A2 8. 温度垂直电场水平电场9. 互连线电阻电容电感传输线10. CXXXXXXX N+ N- V ALUE＜IC=INCOND＞二、简答题（每题10分，共60分）1.答：A当沟道长度L减小时阈值电压降低，而沟道宽度W变窄时引起阈值电压提高；B随着Vds的增加，在漏区的耗尽层宽度会有所增加，导致阈值电压提高。

C 实际栅长有一部分覆盖在氧化层上，氧化层下面会引起耗尽电荷，栅电压要加的较大才能使沟道反型。

D 栅电压增加时，表面迁移率会下降E 当Vds增大时，MOS管的漏端沟道被夹断并进入饱和区，Vds进一步增大，使沟道的有效长度减小2. 答：A源漏扩散电阻，在金属栅与硅栅技术的CMOS 工艺中，与漏源区同时制成，，方块电阻为20-100欧，不宜制作大电阻，误差为±20%，不能制作精密电阻。

B P/N阱扩散电阻，该结构电阻值较大，为1000-5000欧，面积也大，误差为±40%。

C 注入电阻。

由于离子注入精度可以控制掺杂浓度和注入深度，且横向扩散小，方块电阻为50-1000欧，可以制作大电阻而不占用大面积D 多晶硅电阻。

方块电阻为30-200欧，，难以制作精密电阻E薄膜电阻，该电阻的线性度好。

3. 答：4答：SPICE软件包含三个内建MOS场效应管模型：①1级模型通过电流—电压的平方律特性描述,考虑了衬底调制效应和沟道长度调制效应。

②2级模型是一个详尽解析的MOSFET模型。

考虑了沟道电压的影响，对基本方程进行了一系列半经验性的修正。

③3级模型是一个半经验模型。

在精确描述各种二级效应的同时，可以节省计算时间，引入了模拟静电反馈效应的经验模型、迁移率调制系数和=饱和电场系数。

集成电路设计原理试卷及答案解读

电科《集成电路原理》期末考试试卷一、填空题1.（1分）年，第一次观测到了具有放大作用的晶体管。

2．（2分）摩尔定律是指。

3.集成电路按工作原理来分可分为、、。

4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、、、、和去胶。

5.（4分）MOSFET可以分为、、、四种基本类型。

6.（3分）影响MOSFET 阈值电压的因素有：、以及。

7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的和；作为PMOS 的源极和体端，作为NMOS 的源极和体端。

8．（2分）CMOS 逻辑电路的功耗可以分为和。

9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。

DD 13210.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。

AB Y 1AB23二、画图题：（共12分）=+的电路图，要求使用的1．（6分）画出由静态CMOS电路实现逻辑关系Y ABD CDMOS管最少。

2.（6分）用动态电路级联实现逻辑功能Y ABC=,画出其相应的电路图。

三、简答题：（每小题5分，共20分）1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。

4.简述动态电路的优点和存在的问题。

四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。

《电路分析》课程期末考试卷(A)参考答案

《电路分析》课程期末考试卷（A ）参考答案一、填空题 (10分，每空1分)1. （2010）D =（）B = （）H = （）8421BCD 答案：（111 1101 1010）B = （7DA ）H = （0010 0000 0001 0000）8421BCD2. 仓库门上装了两把暗锁，A 、B 两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。

这种逻辑关系为。

答案：与逻辑3. 逻辑函数式F=AB+AC 的对偶式为，最小项表达式为∑=m F ( )。

答案：))((C A B A FD++=∑=m F (5，6，7)2.逻辑函数D AC CD A C AB D C ABD ABC F ''''''+++++=的最简与或式是。

答案：'D A +4. 从结构上看，时序逻辑电路的基本单元是。

答案：触发器5. JK 触发器特征方程为。

答案：Q K JQ ''+6.A/D 转换的一般步骤为：取样，保持，，编码。

答案：量化二、选择题 (10分，每题1分)1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（）位。

A) 6 B) 7 C) 8 D) 51 答案：B2. 在函数F=AB+CD 的真值表中，F=1的状态有（）个。

A) 2 B) 4 C) 6 D) 7 答案：D3. 为实现“线与”逻辑功能，应选用（）。

A) 与非门 B) 与门 C) 集电极开路（OC ）门 D) 三态门答案：C 4. 图1所示逻辑电路为( )。

A) “与非”门 B) “与”门C)“或”门D) “或非”门ABC图1答案：A5. 在下列逻辑部件中，属于组合逻辑电路的是（）。

A) 计数器B) 数据选择器C) 寄存器D) 触发器答案：B6. 已知某触发器的时钟CP，异步置0端为R D，异步置1端为S D，控制输入端V i和输出Q的波形如图2所示，根据波形可判断这个触发器是（）。

1+X集成电路理论试题库(附参考答案)

1+X集成电路理论试题库（附参考答案）一、单选题（共40题，每题1分，共40分）1、若想取下蓝膜上的晶圆或晶粒，需要照射适量（），能降低蓝膜的黏着力。

A、红外线B、太阳光C、蓝色光源D、紫外线正确答案：D答案解析：对需要重新贴膜或加工结束后的晶圆，需要从蓝膜上取下，此时只需照射适量紫外线，就能瞬间降低蓝膜黏着力，轻松取下晶圆或晶粒。

2、一般情况下，待编至( )颗时，需更换卷盘，并在完成编带的卷盘上贴上小标签，便于后期识别。

A、2000B、4000C、6000D、8000正确答案：B答案解析：一般情况下，待编至4000颗左右时，需要更换卷盘，即一盘编带一般装有4000颗的芯片。

3、晶圆检测工艺中，6英寸的晶圆进行晶圆墨点烘烤时，烘烤时长一般为（）分钟。

A、20B、1C、10D、5正确答案：D4、用编带机进行编带前预留空载带的原因是( )。

A、比较美观B、防止芯片散落C、确认编带机正常运行D、节省人工检查时间正确答案：B答案解析：空余载带预留设置是为了防止卷盘上编带的两端在操作过程中可能会出现封口分离的情况，导致端口的芯片散落。

5、使用化学机械抛光进行粗抛时,抛光区域温度- 般控制在()A、38~50°CB、20~50°CC、20~30°CD、20~38°C正确答案：A答案解析：一般抛光区的温度控制在38~50°C (粗抛)和20~30°C (精抛)。

6、用比色法进行氧化层厚度的检测时，看到的色彩是（）色彩。

A、反射B、干涉C、衍射D、二氧化硅膜本身的正确答案：B答案解析：硅片表面生成的二氧化硅本身是无色透明的膜，当有白光照射时，二氧化硅表面与硅-二氧化硅界面的反射光相干涉生成干涉色彩。

不同的氧化层厚度的干涉色彩不同，因此可以利用干涉色彩来估计氧化层的厚度。

7、芯片检测工艺中，进行管装包装时，将真空包装的编带盘放入内盒、合上盖子后，需要在内盒的封口边（）处贴上“合格”标签。

2010-2011第二学期A卷参考答案及评分标准

安徽大学2010—2011学年第 2学期《集成电路原理》（A 卷）考试试题参考答案及评分标准一、简答题（每小题3分，共30分）1. 逻辑综合包括那几步？答：转换（1分）、逻辑优化（1分）和映射（1分）三步。

2. 等比例缩小有几类？答：恒定电场（CE ）等比例缩小定律（1分）、恒定电压（CV ）等比例缩小定律（1分）和准恒定电场（QCE ）等比例缩小定律（1分）。

3. 什么是鸟嘴效应？答：在场区氧化过程中（1分），氧也会通过氮化硅边缘向有源区侵蚀，在有源区边缘形成氧化层，伸进有源区的这部分氧化层被形象地称为鸟嘴（1分），它使实际的有源区面积比版图设计的面积缩小（1分）。

4. 什么是闩锁效应？答：在CMOS 芯片中（1分），在电源VDD 和地线GND 之间由于寄生的PNP 和NPN 双极性BJT 相互影响而产生的一低阻抗通路（1分），它的存在会使VDD 和GND 之间产生大电流，从而破坏芯片或者引起系统错误（1分）。

5. CMOS 反相器的上升时间、下降时间和传输延迟时间的定义是什么？答：上升时间r t 是输出从DD V 1.0上升到DD V 9.0所需要的时间（1分）；下降时间f t 是输出从DD V 9.0下降到DD V 1.0所需要的时间（1分）；pHL t 表示从输入信号上升边的50%到输出信号下降边的50%所经过的延迟时间，也叫做输出从高向低转换的传输延迟时间，pLH t 表示从输入信号下降边的50%到输出信号上升边的50%所经过的延迟时间，也叫做输出从低向高转换的传输延迟时间（1分）。

6. 版图的检查包括哪些内容？版图的检查包括：设计规则检查（Design Rule Check ，DRC ）（1分）；版图和电路图的一致性检查（Layout Versus Schematic ，LVS ）（1分）；版图寄生参数提取（Layout Parasitic Extraction ，LPE ）和后仿真。

1+X集成电路理论考试题及答案

1+X集成电路理论考试题及答案一、单选题（共39题，每题1分，共39分）1.封装工艺的电镀工序中，完成前期的清洗后，下一步操作是（）。

A、高温退火B、电镀C、装料D、后期清洗正确答案：B2.湿度卡的作用是( )。

A、去潮湿物质中的水分B、可以防止静电C、起到防水的作用D、显示密封空间的湿度状况正确答案：D答案解析：湿度卡是用来显示密封空间湿度状况的卡片。

3.“对刀”操作时，点击显示屏上主菜单的（）按钮，使承载盘真空从关闭状态转为开启状态。

A、θ角度调整B、开始C、Work SetD、Manual Align正确答案：C答案解析：点击显示屏上主菜单的“Work Set”（设置）按钮，使承载盘真空从关闭状态转为开启状态。

点击显示屏上的“Manual Align”（手动对位）按钮，界面跳转到“切割道调整界面”。

点击“4.利用平移式分选机进行芯片分选时，吸嘴从（）上吸取芯片，然后对芯片进行分选。

A、入料梭B、收料盘C、出料梭D、待测料盘正确答案：C5.如果遇到需要加温的晶圆，对晶圆的加温是在扎针调试( )。

A、之前B、之后C、过程中D、都可以正确答案：A答案解析：根据热胀冷缩的原理，需要加温的晶圆要在加温结束后再进行扎针调试。

若先进行扎针调试再加温可能会扎透铝层。

6.下列对芯片检测描述正确的是（）。

A、集成电路测试是确保产品良率和成本控制的重要环节B、所有芯片的测试、分选和包装的类型相同C、测试完成后直接进入市场D、测试机分为数字测试机和模拟测试机正确答案：A7.口罩和发罩（）。

A、需要定期清洗B、不得重复使用C、一周必须更换一次D、每天下班时放入消毒柜，下次对应取用正确答案：B答案解析：口罩和发罩不得重复使用，每天需穿戴全新的口罩和发罩。

8.待测芯片的封装形式决定了测试、分选和包装的不同类型，而不同的性能指标又需要对应的测试方案进行配套完成测试，测试完成后，经（）即可进入市场。

A、运行测试后包装B、人工目检C、机器检测、人工目检D、人工目检、包装正确答案：D9.下列语句的含义是（）。

2013年4月06169答案

一、单项选择题1．A 2．C 3．C 4．B 5．D 6．A 7．B 8．D 9．B 10．D11．B 12．B 13．A 14．B 15．A二、名词解释题16．EDO 电子设计最优化17．ASIC 专用集成电路18．SOC 片上系统三、判断改错题：19．在EDA设计中，软件硬化是指所有的软件设计最后转化成硬件来实现，并且这一转换过程是由EDA软件自动完成。

（√）20．ISE Foundation软件是ISE Design Suite 10.1 套件的核心，主要实现逻辑设计，是一个高效的EDA设计工具集合。

（√）21．如果将IP核完成至物理设计，其设计复杂性增加了，但可重复使用性也增加了。

（⨯）改为：如果将IP核完成至物理设计，其设计复杂性增加了，可重复使用性降低了。

22．基于熔丝或反熔丝开关技术和浮栅编程技术的器件称为易失性器件，每次掉电后器件内配置的数据会丢失，所以在每次上电时需要进行重新配置。

（⨯）改为：基于SRAM的器件称为易失性器件，每次掉电后器件内配置的数据会丢失，所以在每次上电时需要进行重新配置。

四、简答题23．简述什么是电子设计自动化技术？它的发展分为哪几个阶段？（P.3~P.4）电子设计自动化技术，是指以计算机为工作平台，以相关的EDA软件为开发工具，以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要方式，自动完成系统算法和电路设计。

EDA技术的发展经历了计算机辅助设计（CAD）阶段、计算机辅助工程（CAE）阶段和电子系统设计自动化（EDA）三个阶段。

24．为什么使用IP CORE成为目前现代数字系统设计的发展趋势？（p.120）利用IP Core可以使设计师不必了解设计芯片所需要的所有技术，从而降低了芯片设计的技术难度；另外，调用IP Core能避免重复劳动，大大减轻了工程师的负担，且复制IP Core 是不需要花费任何代价的。

因此，使用IP CORE成为目前现代数字系统设计的发展趋势。

2013集成电路分析与设计试卷A答案

2013集成电路分析与设计试卷A 答案一 •填空题（每空2分，共20分）1、与其它类型的晶体管相比，MOS 器件的尺寸很容易按比例__缩小_ （缩小、增大），CMOS 电路被证明具有—较低_ （较低、较高）的制造成本。

2、放大应用时，通常使MOS 管工作在饱和区（饱和区、线性区），电流受栅源过驱动电压控制，我们定义_跨导_ （跨导、电导）来表示电压转换电流的能力。

3、入为沟长调制效应系数，入值与沟道长度成反比（正比、反比）。

4、源跟随器主要应用是起到一电压缓冲器—（电压缓冲器、电平移动）的作用。

5、共源共栅放大器结构的一个重要特性就是 _输出阻抗_ （输出阻抗、输入阻抗）很高，因此可以做成一恒定电流源_ （恒定电流源、恒定电压源）。

6理想情况下，一电流镜一（电流镜、电流源）结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制沟长调制效应带来的误差，可以进一步将其改进为一共源共栅电流镜_ （共源共栅电流镜、低输出摆幅电流源）结构。

二.简答（每题4分，共20分）1、什么是NMOS 管的沟道调制效应？写出NMOS 管的具有沟道调制效应漏极电流的计算公式。

答：在MOS 管工作于饱和状态时，MOS 管的导电沟道会发生夹断，且夹断点的位置随栅漏间的电压差的增加而向源极移动，既有效沟道、长度实际上是 Vds 的函数。

这一效应称为“沟道调制效应” 。

（2分）该效应下，漏极电流的计算公式:2、什么是体效应？体效应会对电路产生什么影响？答：理想情况下是假设晶体管的衬底和源是短接的，实际上两者并不一定电位相同，当V B 变得更负时，V TH 增加，这种效应叫做体效应。

体效应会改变晶体管I d1 W 22气％Vth)(1 Vds)(2 分)5、什么是亚阈值导电效应?答：实际上，V GS =V TH 时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当V GS V V TH 时，I D 也并非是无限小，而是与 V GS 呈指数关系，这种效应叫亚阈值导电效应。

(完整版)集成电路设计复习题及解答

集成电路设计复习题绪论1．画出集成电路设计与制造的主要流程框架。

2．集成电路分类情况如何？集成电路设计1．层次化、结构化设计概念，集成电路设计域和设计层次2．什么是集成电路设计？集成电路设计流程。

（三个设计步骤：系统功能设计逻辑和电路设计版图设计）3．模拟电路和数字电路设计各自的特点和流程4．版图验证和检查包括哪些内容？如何实现？5．版图设计规则的概念，主要内容以及表示方法。

为什么需要指定版图设计规则？6．集成电路设计方法分类？（全定制、半定制、PLD）7．标准单元/门阵列的概念，优点/缺点，设计流程8．PLD设计方法的特点，FPGA/CPLD的概念9．试述门阵列和标准单元设计方法的概念和它们之间的异同点。

10．标准单元库中的单元的主要描述形式有哪些？分别在IC设计的什么阶段应用？11．集成电路的可测性设计是指什么？Soc设计复习题1.什么是SoC？2.SoC设计的发展趋势及面临的挑战？3.SoC设计的特点?4.SoC设计与传统的ASIC设计最大的不同是什么？5.什么是软硬件协同设计？6.常用的可测性设计方法有哪些？7. IP的基本概念和IP分类8.什么是可综合RTL代码?9.么是同步电路，什么是异步电路，各有什么特点？10.逻辑综合的概念。

11.什么是触发器的建立时间（Setup Time），试画图进行说明。

12.什么是触发器的保持时间（Hold Time），试画图进行说明。

13. 什么是验证，什么是测试，两者有何区别？14.试画图简要说明扫描测试原理。

绪论1、画出集成电路设计与制造的主要流程框架。

2、集成电路分类情况如何？集成电路设计1．层次化、结构化设计概念，集成电路设计域和设计层次分层分级设计和模块化设计．将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎩⎪⎨⎧按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOS B iMOS 型B iMOS CMOS NMOS PMOS 型MOS双极型单片集成电路按结构分类集成电路这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。

13级半导体集成电路A卷及答案

13级【半导体集成电路】 A卷试题及答案解析题目/张华斌答案/王嘉达一、填空题（共30分，每空格1分）1.通常含以上的四端口器件，对于CMOS器件而言主要指V IN极、V OUT极、V DD极和V SS极。

【P28-图3.8】2.3.上制造p阱。

4.在PCB5.MOS反相器是MOS数字电路的基本单元，它可以分为静态反相器和动态反相器。

按负载元件和驱动元件之间的连线。

【P62-4.3.1 4.3.2 4.3.3】7.漏、电荷共享（电荷共享）、时间馈通和体效应等问题。

8.应，如寄生晶体管效应、寄生电容效应等。

【P9-正文第四行】9.CMOS反相器的功耗有静态功耗和动态功耗组成。

【P112】10.两极CMOS运算放大器中，为了保证系统稳定一般采用Miller电容作频率补偿，但由于该电容的加入，又会带来零点，这就要求对电路进行进一步的改进，改进方法有消除CC向前耦合的补偿方案和消除术。

二、选择题（共5题，每小题3分，共15分）1.判断一个MOS管是否导通的关键是（D ）与阈值电压作比较。

【P66】A 漏源电压B 栅源电压C 衬底与源间电压D 栅漏电压n沟道增强型MOS管必须在栅极上施加正向偏压，且只有栅源电压大于阈值电压时才有导电沟道产生的n沟道MOS 管。

n沟道耗尽型MOS管是指在不加栅压（栅源电压为零）时，就有导电沟道产生的n沟道MOS管。

2.某集成电路芯片，查手册知其最大输出低电平V OL（MAX）=0.1V，最小输出高电平V OH（MIN）=4.5V，最小输入低电平V IN（MIN）=1.5V，最小输入高电平V IH（MIN）=3.5V，则其低电平噪声容限V NL=（A ）VA 1.4B 1.0C 3.0D 1.2低电平：V NML=|V IL，max-V OL，max| 高电平：V NMH=|V OH，min-V IH，min|3.在数字信号的传输过程中需要传输门单元电路来实现，在传输门传输信号的过程中无阈值电压损失的是（C ）A pMOS传输门B nMOS传输门C CMOS传输门D 都不是【P131-图7.8（C）】4.集成电阻器和电容器的高精度，主要有（C ）所决定。

数字集成电路第二版答案

数字集成电路第二版答案【篇一：《数字集成电路》期末试卷a(含答案)】考试试卷 a姓名学号班级任课教师一、填空题（本大题共10小题，每空格1分，共10分）请在每小题的空格中填上正确答案。

错填、不填均无分。

1．十进制数（68）10对应的二进制数等于；2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（hdl）法等，其中描述法是基础且最直接。

3．a?1可以简化为4．图1所示逻辑电路对应的逻辑函数l等于。

abc≥1lcy图1图25．如图2所示，当输入c是（高电平，低电平）时，y?ab。

6．两输入端ttl与非门的输出逻辑函数z?ab，当a=b=1时，输出低电平且vz=0.3v，当该与非门加上负载后，输出电压将(增大，减小)。

7．moore型时序电路和mealy型时序电路相比，型电路的抗干扰能力更强。

8．与同步时序电路相比，异步时序电路的最大缺陷是会产生 9．jk触发器的功能有置0、置1、保持和的ram。

二、选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。

错选、多选或未选均无分。

11．十进制数（172）10对应的8421bcd编码是。

【】a．（1111010）8421bcdb．（10111010）8421bcdc．（000101110010）8421bcd d．（101110010）8421bcd12．逻辑函数z(a,b,c)?ab?ac包含【】a．2 b．3c．4d．513．设标准ttl与非门z?ab的电源电压是+5v，不带负载时输出高电平电压值等于+3.6v，输出低电平电压值等于0.3v。

当输入端a、b电压值va=0.3v，vb=3.6v和va=vb=3.6v两种情况下，输出电压值vz分别为。

a．5v，5v c．3.6v，0.3v【】b．3.6v，3.6v d．0.3v ，3.6v14．图3所示电路的输出逻辑函数z1等于。

1+X集成电路理论测试题+参考答案

1+X集成电路理论测试题+参考答案一、单选题（共39题，每题1分，共39分）1.元器件的引线直径与印刷焊盘孔径应有（）的合理间隙。

A、0.2~0.4mmB、0.2~0.3mmC、0.1~0.4mmD、0.1~0.3mm正确答案：A2.在半自动探针台进行扎针调试时，当针尖悬于待测点上方，先调节( )旋钮。

A、X轴B、Y轴C、Z轴D、X-Y-Z微调正确答案：B答案解析：在半自动探针台上进行扎针调试时，当针尖悬于待测点上方，先用Y轴旋钮将探针退后少许，再用Z轴旋钮下针，最后用X轴旋钮。

3.点银浆时，银浆的覆盖范围需要（）。

A、小于50%B、大于50%C、大于75%D、不小于90%正确答案：C答案解析：引线框架被推至点银浆指定位置后，点胶头在晶粒座预定粘着晶粒的位置点上定量的银浆（银浆覆盖范围>75%）。

4.转塔式分选机设备测试环节的流程是：( )。

A、测前光检→测后光检→测试→芯片分选B、芯片分选→测前光检→测后光检→测试C、测前光检→测试→测后光检→芯片分选D、测前光检→测后光检→芯片分选→测试正确答案：C答案解析：转塔式分选机设备测试环节的流程是：测前光检→测试→测后光检→芯片分选。

5.植球时，球和焊盘金属形成冶金结合，此时形成的焊点为（）。

A、第一焊点B、第二焊点C、第三焊点D、芯片焊点正确答案：A答案解析：劈刀下降到芯片焊点表面，加大压力和功率，使球和焊盘金属形成冶金结合，形成第一焊点。

6.管装包装时，将真空包装的编带盘放入内盒、合上盖子后，需要在内盒的封口边( )处贴上“合格”标签。

A、左侧B、右侧C、中央D、任意位置正确答案：C答案解析：管装包装时，将真空包装的编带盘放入内盒、合上盖子后，需要在内盒的封口边中央处贴上“合格”标签。

7.下列关于重力式分选设备描述错误的是（）。

A、装料时不需要注意芯片方向和管脚朝向B、重力式分选机手动上料的步骤分为两步，装料和上料夹具夹持C、手动装料需要操作人员取下待测料管一端的塞钉，并将料管整齐地摆放在操作台D、自动装料减少了人工补料的次数，节省了取塞钉与摆放料管的时间，降低了人工成本正确答案：A8.封装工艺中，（）工序后的合格品进入塑封工序。

2012集成电路分析与设计试卷A答案

2012 集成电路分析与设计试卷A 答案一．填空题（每空1分，共10分）1、与其它类型的晶体管相比，MOS 器件的尺寸很容易按比例__缩小_（缩小、增大），CMOS 电路被证明具有_较低_ （较低、较高）的制造成本。

2、放大应用时，通常使MOS 管工作在_饱和区_（饱和区、线性区），电流受栅源过驱动电压控制，我们定义_跨导_（跨导、电导）来表示电压转换电流的能力。

3、λ为沟长调制效应系数，对于较长的沟道，λ值_较小_（较大、较小）。

4、源跟随器主要应用是起到___电压缓冲器___（电压缓冲器、电平移动）的作用。

5、共源共栅放大器结构的一个重要特性就是_输出阻抗_（输出阻抗、输入阻抗）很高，因此可以做成___恒定电流源_（恒定电流源、恒定电压源）。

6、由于尾电流源输出阻抗为有限值_（有限值、无限值）或_电路不完全对称_（电路完全对称、电路不完全对称）等因素，共模输入电平的变化会引起差动输出的改变。

二．简答（每题2分，共10分）1、什么是NMOS 管的沟道调制效应？写出NMOS 管的具有沟道调制效应漏极电流的计算公式。

这一效应称为“沟道调制效应”。

（1分）该效应下，漏极电流的计算公式：（1分）2、什么是体效应？体效应会对电路产生什么影响？答：理想情况下是假设晶体管的衬底和源是短接的，实际上两者并不一定电位相同，当V B 变得更负时，V TH 增加，这种效应叫做体效应。

体效应会改变晶体管的阈值电压。

（2分）21()(1)2d n ox gs th ds WI C V V V Lμλ≈-+3、“MOS 器件即使没有传输电流也可能导通”，这种说法正确么？为什么？答：正确。

当)(2TH GS DS V V V -<<时，器件工作在深线性区，此时虽然足够的V GS 可以满足器件的导通条件，但是V DS 很小，以至于没有传输电流。

《电路分析》试卷A参考答案和评分标准

信息工程学院2012—2013学年度第二学期期末考试《电路分析》A 卷参考答案及评分标准”一、单项选择题（每小题1分，共20分）二、电路理论分析应用题（每题10分,共20分） 1．电路如图10所示，试求电流I 。

（10分）各部得分如下：解：解：以i 1, i 2和αi 3为网孔电流，用观察法列出网孔 1和网孔2的网孔方程分别为：（5分）补充两个受控源控制变量与网孔电流i 1和i 2关系的方程：（2分）代入μ =1,α =1和两个补充方程到网孔方程中，解得网孔电流i 1=4A, i 2=1A 和αi 3 =3A （3分）2．用结点分析法求下图所示电路的结点电压u 1、u 2和电流i 。

(10分)解：选定6V 电压源电流i 的参考方向。

计入电流变量i 列出两个结点方程：（6分）补充方程（2分）解（2分）题号12 3 4 5 6 7 8 9 10 答案 B A C D A B C D D C 题号1112 13 14 15 16 17 18 19 20 答案 BAABCDDCBA1321321)2()6()2(V 16)2()2()6(u i i i i i i μαα-=Ω-Ω+Ω-=Ω-Ω-Ω21311)2(i i i i u -=Ω=A 2)S 5.0(A 5)S 1(21-=-=+i u i u V621=-u u 1AV,2,V 421=-==i u u三、网络定理应用题（每题6分,共18分）1．试用叠加定理求解下图所示电路中的电压u .（6分）。

要求：（1）画出u s 电压源单独作用的电路图，求出u’.(2分) (2)画出i s 电流源单独作用的电路图，求出u”. (2分)(3)求出总电压u (2分)2．右图所示电路，用戴维宁定理求Uab 和R 0 并画出等效单口电路。

（6分）解：（1）求出开路电压：V U ab 0522208128=⨯-+⨯+= (2分)求出内阻：Ω=+++⨯=8.8228128120R (1分)R 0=4.8+2+2＝8.8Ω（2）画出等效电路图：(3分)3．图示电路中负载电阻R L解：（1）断开电路求出开路电压：（2分）)(S 2S 424i R u R R R u u u "'++=+=S 4242S 424 i R R R R u u R R R u "'+=+=- + Uoc=0V Uab R 0=8.8Ω-+V U U ab oc 396339636=⨯+-⨯+== 9V 电压源失效求出R 0 （2分） Ω=+=+⨯++⨯=422636363630R（2）求出R L 的值及最大功率（2分） R L =R 0=4Ω 最大功率:W R P uoc 5625.04434202max =⨯==四、动态电路分析应用题（每题10分,共20分）1．下图所示电路原处于稳定状态。

《数字集成电路》期末试卷A(含答案)

浙江工业大学 / 学年第一学期《数字电路和数字逻辑》期终考试试卷 A姓名学号班级任课教师一、填空题（本大题共10小题，每空格1分，共10分）请在每小题的空格中填上正确答案。

错填、不填均无分。

1．十进制数（68）10对应的二进制数等于；2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（HDL ）法等，其中描述法是基础且最直接。

3．1A⊕可以简化为。

4．图1所示逻辑电路对应的逻辑函数L 等于。

A B L≥1&CYC图1 图25．如图2所示，当输入C 是（高电平，低电平）时，AB Y =。

6．两输入端TTL 与非门的输出逻辑函数AB Z =，当A =B =1时，输出低电平且V Z =0.3V ，当该与非门加上负载后，输出电压将(增大，减小) 。

7．Moore 型时序电路和Mealy 型时序电路相比，型电路的抗干扰能力更强。

8．与同步时序电路相比，异步时序电路的最大缺陷是会产生状态。

9．JK 触发器的功能有置0、置1、保持和。

10．现有容量为210×4位的SRAM2114，若要将其容量扩展成211×8位，则需要片这样的RAM 。

二、选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。

错选、多选或未选均无分。

11．十进制数（172）10对应的8421BCD 编码是。

【】A ．（1111010）8421BCDB ．（10111010）8421BCDC ．（000101110010）8421BCD D ．（101110010）8421BCD12．逻辑函数AC B A C B A Z +=),,(包含个最小项。

【】A ．2B ．3C ．4D ．513．设标准TTL 与非门AB Z =的电源电压是+5V ，不带负载时输出高电平电压值等于+3.6V ，输出低电平电压值等于0.3V 。

中南大学大规模集成电路试卷及答案合集

---○---○---………… 评卷密封线 ……………… 密封线内不要答题，密封线外不准填写考生信息，违者考试成绩按0分处理 ……………… 评卷密封线 …………时间110分钟2013 ~2014 学年一学期大规模集成电路设计课程试题 32学时，开卷，总分100分，占总评成绩70 %一、填空题(本题40分，每个空格1分)1. 所谓集成电路，是指采用，把一个电路中所需的二极管、、电阻、电容和电感等元件连同它们之间的电气连线在一块或几块很小的或介质基片上一同制作出来，形成完整电路，然后在一个管壳内，成为具有特定电路功能的微型结构。

2. 请写出以下与集成电路相关的专业术语缩写的英文全称：ASIC ： ASSP ： LSI ： 3. 同时减小、与，可在保持漏源间电流不变的前提下减小器件面积，提高电路集成度。

因此，缩短MOSFET 尺寸是VLSI 发展的趋势。

4. 大规模集成电路的设计流程包括：需求分析、设计、体系结构设计、功能设计、设计、可测性设计、设计等。

5. 需求规格详细描述系统顾客或用户所关心的内容，包括及必须满足的。

系统规格定义系统边界及系统与环境相互作用的信息，在这个规格中，系统以的方式体现出来。

6. 根据硬件化的目的（高性能化、小型化、低功耗化、降低成本、知识产权保护等）、系统规模/性能、、、等确定实现方法。

7. 体系结构设计的三要素为：、、。

8. 高位综合是指从描述自动生成描述的过程。

与人工设计相比，高位综合不仅可以尽可能地缩短，而且可以生成在面积、性能、功耗等方面表现出色的电路。

9. 逻辑综合就是将变换为，根据或进行最优化，并进行特定工艺单元库的过程。

10. 逻辑综合在推断RTL 部品时，将值的变化通过时钟触发的信号推断为，下生成‘Z’的信号推断为，将其它的推断为。

11. 构造化法是目前可测性设计的主要方法，可以细分为：法、边界扫描测试法、法、静止电源电流法。

1+X集成电路理论练习题库与答案

1+X集成电路理论练习题库与答案一、单选题（共39题，每题1分，共39分）1.晶圆检测工艺中，6英寸的晶圆进行晶圆墨点烘烤时，烘烤时长一般为（）分钟。

A、5B、1C、10D、20正确答案：A2.Cadence中库管理由高到低分别是（）。

A、库-单元-视图B、库-视图-单元C、单元-库-视图D、单元-视图-库正确答案：A3.管装装内盒时，在内盒上贴有( )种标签。

A、1B、2C、3D、4正确答案：B答案解析：管装内盒上的标签有合格标签和含芯片信息的标签。

4.在Altium Designer软件中完成电路设计之后，为了验证所布线的电路板是符合设计规则的，现在设计者要运行（）。

A、Board Layers &ColorsB、Design Rule CheckC、Project Outputs for MultivibratorD、PCB Rules and constraints Editor正确答案：B5.在原理图编辑器内，执行Tools→Footprint Manager命令，显示（）。

A、Navigator面板B、封装管理器检查对话框C、工程变更命令对话框D、Messages窗口正确答案：B6.载入元件库：Altium Designer系统默认打开的元件库有两个：常用分立元器件库（）；常用接插库（）。

A、Devices.IntLib；Miscellaneous Connectors.IntLibB、Devices.IntLib；Connectors.IntLibC、Miscellaneous Devices.IntLib；Connectors.IntLibD、Miscellaneous Devices.IntLib；Miscellaneous Connectors.IntLib正确答案：D7.{以串行测试为例，假设A,B轨道测试合格，C轨道测试不合格，芯片移动的路线是（）。

}A、A测试轨道→分选梭1→B测试轨道→分选梭2→C测试轨道→分选梭3→D合格轨道→分选梭4→不良品料管；B、A测试轨道→分选梭1→B测试轨道→分选梭2→C不合格轨道→分选梭3→D不合格轨道→分选梭4→不良品料管；C、A测试轨道→分选梭1→B测试轨道→分选梭2→C不合格轨道→分选梭3→D不合格轨道→分选梭4→不良品料管D、A测试轨道→分选梭1→B测试轨道→分选梭2→C测试轨道→分选梭3→D不合格轨道→分选梭4→不良品料管正确答案：D答案解析：重力式分选机进行串行测试时，A,B轨道测试合格，C轨道测试不合格，芯片移动的路线是：分选梭1将A轨道测试合格的芯片送入B 测试轨道，B轨道测试合格后，分选梭2将芯片送人C测试轨道，C轨道测试不合格后，分选梭3将芯片送入D不合格轨道，分选梭4将芯片放入不良品料管中。

专升本《CMOS模拟集成电路分析与设计》_试卷_答案

专升本《CMOS模拟集成电路分析与设计》_试卷_答案专升本《CMOS模拟集成电路分析与设计》一、（共75题,共150分）1. Gordon Moore在1965年预言:每个芯片上晶体管的数目将每（）个月翻一番（2分）A.12B.18C.20D.24.标准答案：B2. MOS 管的小信号输出电阻是由MOS管的（）效应产生的。

（2分）A.体B.衬偏C.沟长调制D.亚阈值导通.标准答案：C3. 在CMOS模拟集成电路设计中，我们一般让MOS管工作在（）区。

（2分）A.亚阈值区B.深三极管区C.三极管区D.饱和区.标准答案：D4. MOS管一旦出现（）现象，此时的MOS管将进入饱和区。

（2分）A.夹断B.反型C.导电D.耗尽.标准答案：A5. （）表征了MOS器件的灵敏度。

（2分）A.B.C.D..标准答案：C6. Cascode放大器中两个相同的NMOS管具有不相同的（）。

（2分）A.B.C.D..标准答案：B7. 基本差分对电路中对共模增益影响最显著的因素是（）。

（2分）A.尾电流源的小信号输出阻抗为有限值B.负载不匹配C.输入MOS不匹配D.电路制造中的误差.标准答案：C8. 下列电路不能能使用半边电路法计算差模增益（）。

（2分）A.二极管负载差分放大器B.电流源负载差分放大器C.有源电流镜差分放大器D.Cascode负载Casocde差分放大器.标准答案：C9. 镜像电流源一般要求相同的（）。

（2分）A.制造工艺B.器件宽长比C.器件宽度WD.器件长度L.标准答案：D10. 某一恒流源电流镜如图所示。

忽略M3的体效应。

要使和严格相等，应取为（）。

（2分）A.B.C.D..标准答案：A11. 选择题:下列结构中密勒效应最大的是（）。

（2分）A.共源级放大器B.源级跟随器C.共栅级放大器D.共源共栅级放大器.标准答案：A12. 下图中，其中电压放大器的增益为-A，假定该放大器为理想放大器。

请计算该电路的等效输入电阻为（）。