整点报时数字钟电路设计

1

VV

课程设计说明书（2009 /2010 学年第一学期）

课程名称：数字逻辑课程设计

题目：整点报时数字钟电路设计

专业班级：通信工程2班

学生姓名：XXX

学号：XXXXXXX

指导教师：XX

设计周数： 1

设计成绩：

2010年01月15 日

目录

1 设计目的 (3)

2设计要求 (3)

3数字钟的基本组成及工作原理 (4)

3.1数字钟的构成 (4)

四、数字钟的工作原理 (6)

五、总体框图 (10)

六、元器件及报表 (11)

七、设计总结 (11)

八、心得体会 (12)

9参考文献 (13)

1、课程设计目的 (1)

2、设计要求 (1)

3、数字钟的基本组成及工作原理 (1)

3.1数字钟的构成

3.2 单元电路设计

4、数字钟的工作原理 (5)

4.1晶体振荡器电路

4.2分频器电路

4.3时间计数器电路

4.4译码驱动电路

4.5数码管

5、总体框图 (12)

6、元器件及报表 (13)

7、设计总结 (14)

8、心得体会 (15)

9、参考文献 (16)

1 设计目的

1.显示时、分、秒采用24小时进制。

2.具有校时功能，可以对小时和分单独校时，对分校验时的时候，停止分对时的进位。

3. 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时。

4为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。

2设计要求

1、设计指标时间以24小时为一个周期；显示时、分、秒；具有校时功能，可以对小时和分单独校时，使其校正到标准时间，计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时，为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。

2、设计要求画出电路原理图；元器件及参数选择。

3编写设计报告：写出设计与制作的全过程，附上相关资料和图片。

3数字钟的基本组成及工作原理

3.1数字钟的构成

电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分”显示数字进行校对调整。

数字钟的组成框图

2、单元电路设计

⑴晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

⑵分频器电路

分频器电路将32768Ｈz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。

⑶时间计数器电路

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。

⑷译码驱动电路

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

⑸数码管

数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED 数码管。

四、数字钟的工作原理

秒脉冲信号发生器

秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。

１）晶体振荡器电路

晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。

２）分频器电路

通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。

分频器电路

３）时间计数单元

时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为12进制计数器或24进制计数器。

24进制计数器：由74LS90构成的二十进制计数器，将一片74LS90设计成4进制加法计数器，另一片设置2进制加法计数器。既个位计数状态为Qd Qc Qb Qa = 0100十位计数状态为Qd Qc Qb Qa = 0010时，要求计数器归零。通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而构成24进制计数器。如图下：

60进制计数器：由74LS90构成的60进制计数器，将一片74LS90设计成10进制加法计数器，另一片设置6进制加法计数器。两片74LS90按反馈清零法串接而成。秒计数器

的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。下图电路即可作为秒计数器，也可作为分计数器。如图下：

4）译码驱动及显示单元

计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。

5）校时电源电路

数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1H Z或2H Z（不可太高或太