整点报时数字钟电路设计
整点报时数字钟设计
信息与电气工程学院课程设计说明书课程名称：整点报时数字钟题目：整点报时数字钟专业班级：电气工程及其自动化07-05学生姓名：学号：指导教师：崔春艳设计周数：2周设计成绩：1. 课程设计目的………………………………………………………2 .课程设计的要求……………………………………………………3. 数字钟方案设计……………………………………………………3.1方案设计……………………………………………………………3.2数字钟逻辑框架图…………………………………………………4. 单元电路的设计和元器件的选择…………………………………4.1 时钟秒脉冲的产生…………………………………………………4.2 六十进制计数电路的设计…………………………………………4.3 双六十进制计数电路设计…………………………………………4.4 二十四进制计数电路的设计………………………………………4.5 译码驱动及显示单元电路设计……………………………………4.6 整点报时器单元电路………………………………………………4.7 校正单元电路的设计………………………………………………5.数字钟的PCB 板图的设计……………………………………………5.1PROTEL99的使用……………………………………………………5.2具体工艺要求和相关规则…………………………………………5.3 注意事项…………………………………………………………6.系统调试………………………………………………………………6.1 系统调试方法………………………………………………………6.2调试出现的问题及解决方法………………………………………7. 元器件清单…………………………………………………………8. 主要元件介绍………………………………………………………9. 课程设计总结和心得体会…………………………………………9.1 设计过程中遇到的问题及解决方法………………………………9.2 个人体会……………………………………………………………10. 参考文献……………………………………………………………附录……………………………………………………………………1 数字钟原理图………………………………………………………2 数字钟PCB板………………………………………………………课程设计评语表格……………………………………………………1 课程设计的目的（1）设计的目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
整点报时电路
（二） “12翻1”小时计数器电路
（1） 电路如图11 所 示
图11
“12翻1”小时 计数器是按照“01—02—03—04—05—06—07—08—09—10—11—12—01”规律计数的，计数器的计数状态转换表如表3所示。
表3“12翻1”小时计时时序
十位
个位
十位
个位
CK
Q10
Q03 Q02 Q01 Q00
①十进制计数器 74LS90
74LS90是二—五—十进制计数器，它有两个时钟输入端CKA和CKB。其中，CKA和 组成一位二进制计数器；CKB和 组成五进制计数器；若将 与CKB相连接，时钟脉冲从 输入，则构成了8421BCD码十进制计数器。74LS90有两个清零端R0（1）、R0（2），两个置9端R9（1）和R9（2），其BCD码十进制计数时序如表1，二—五混合进制计数时序如表2，74LS90的管脚图如图9。
扇出系数：门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数。即低电平扇出系数和高电平扇出系数。
3.2.4译码与显示电路
（一）电路如图15所示
图15
（二）电路的工作原理
② 计数器74LS191
74LS191的管脚图如图13
图13
3.2.3校时电路
（一）电路如图14 所示
图14
（二）电路的工作原理
校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是数字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。校时有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。图中S1校分用的控制开关，S2（总图）为校时用的控制开关，它们的控制功能如表4所示，校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可以进行“快校时”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。 表4校时开关的功能
数字电路课程设计电子数字钟+闹铃
数字电路课程设计电子数字钟+闹铃数字电路课程设计院系：专业：电子信息工程姓名：学号：完成日期：2021 数字钟的设计一、系统功能概述、系统实现的功能：1、具有“时”、“分”、“秒”的十进制数字显示。
2、具有手动校时、校分、校秒的功能。
3、有定时和闹钟功能，能够在设定的时间发出闹铃声。
4、能进行整点报时。
从59分50秒起，每隔2秒发一次低音“嘟”的信号，连续5次，最后一次为高音“嘀”的信号。
、各项设计指标：1、显示部分采用的6个LED显示器，从高位至低位分别显示时、分、秒。
2、有一个设置调闹钟定时时间、正常时间的按钮，选择调的对象。
3、有三个按钮分别调时、分、秒的时间。
4、有一个按钮用作开启/关闭闹铃。
5、另外需要两个时钟信号来给系统提供脉冲信号，使时钟和闹钟正常工作，分别为1Hz、1kHz的脉冲。
二、系统组成以及系统各部分的设计 1、系统结构描述 //要求：系统结构描述，各个模块的功能描述；系统的顶层文件：1、顶层文件图：2、各模块的解释：、7个输入量clk_1khz、clk_1hz、key_slt、key_alarm、sec_set、min_set、hour_set：其中clk_1khz为闹铃模块提供时钟，处理后能产生“嘟”、“嘀”和变化的闹铃声音；clk_1hz为计时模块提供时钟信号，每秒计数一次；key_slt选择设置对象：定时或正常时间；key_alarm能够开启和关闭闹铃；sec_set、min_set、hour_set用于设置时间或定时，与key_slt 相关联。
各按键输出为脉冲信号。
、CNT60_A_SEC模块：这个模块式将clk_1hz这个时钟信号进行60进制计数，并产生一个分钟的触发信号。
该模块能将当前计数值实时按BCD码的格式输出。
将该输出接到两位LED数码后能时时显示秒的状态。
通过alarm_clk可以选择设置对象为时间还是定时值。
在设置时间模式上，key上的一个输入脉冲可以将clk的输入信号加一。
整点报时电路
整点报时电路
有不少场合，如车站候车室、浴室、写字楼、医院等公共场合，一般设置的数字钟都无声光报时功能，这给旅客、顾客或病员等会带来不便。
本整点报时电路在整点时能准确地进行声、光报时，能奏出一首世界名曲，且每次整点按序换一首乐曲。
整点报时电路包括数字钟定时控制电路、单稳态定时电路和名曲演奏电路等，电路如图所示。
定时控制电路是以LCD数字钟芯片KS5195（或KS5194）为核心组成的，它外接专用石英晶体32768Hz，可变电容器C0用以微调其准确的时间基准。
从AL钟控端引出整点的定时信号，每到整点时刻便输出一高电平信号（Vp-p=1.3v,t=50ms）。
IC2采用时基电路555，它与R3、C3等组成一个单稳态定时电路。
在整点时刻，钟控定时脉冲使VT1饱和导通，555的2脚呈低电位，将555翻转置位，3脚转呈高电位。
高电位保持的时间，即单稳态的暂稳时间为td=1.1R3C3，根据后级KD-4821演奏一首乐曲的时间，暂稳时间设计为52秒。
调节充电时间常数RC，可改变其演奏时间。
在IC2的输出转呈高电位后，发光二极管LED发光，同时，IC3得电并触发，迅即奏放乐曲一首。
IC3采用16首乐曲集成电路KD-482I，它内存有16首世界名曲。
整点报时数字钟课程设计
信息工程学院课程设计报告书（2009 /2010 学年第二学期）课程名称：电子技术课程设计题目：能整点报时的电子表专业班级：自动化111学生姓名：胡义海学号：6100311301指导教师：康耀明设计成绩：1课程设计目的 (1)2系统的方案设计 (1)3 系统的详细设计 (2)3.1脉冲产生和分频电路 (2)3.1.1脉冲产生和分频电路的设计 (2)3.1.2馆建器件74 LS74的介绍 (3)3.1.3关键器件CD4060的介绍 (3)3.2计时电路 (5)3.2.1分，秒计时电路的设计 (5)3.2.2小时计时电路的设计 (7)3.2.3关键器件CD4510的介绍 (8)3.3显示译码电路 (10)3.3.1显示译码电路的设计 (10)3.3.2关键器件CD4511和数码管的介绍 (11)3.4校时电路 (12)3.4.1校时的电路的详细设计 (12)3.4.2关键器件RS触发器的详细介绍 (13)3.5整点报警电路 (15)4 心得体会 (19)5 参考文献 (19)1课程设计目的※让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；※进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；※提高电路布局﹑布线及检查和排除故障的能力；※培养书写综合实验报告的能力。
2系统的方案设计2．1简述数字电子钟是一种用数字显示秒﹑分﹑时﹑日的记时装置，与传统的机械钟相比，他具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表，大到车站﹑码头﹑机场等公共场所的大型数显电子钟。
2．2课程设计题目描述和要求（1）设计一个有“时”、“分”、“秒”（12小时59分59秒）显示，且有校时功能的电子钟；（2）用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试；（3）画出框图和逻辑电路图，写出设计、实验总结报告；（4）选做：整点报时。
数字时钟毕业设计：具有整点报时及校时功能的数字钟系统设计
本科毕业设计论文题目：具有整点报时及校时功能的数字钟系统设计系别: 电气与信息工程系专业：电气工程及其自动化班级：学号学生姓名：指导教师：2015 年 6 月2摘要摘要现代社会的快节奏生活让人们对时间观念越来越重视，对时间的精确性要求也越来越高，这就催生了数字电子时钟的飞速发展。
数字钟就是采用数字电路来实现对“时”、“分”、“秒”数字显示的计时装置。
数字钟的精度、稳定度都优于老式机械钟。
本次设计利用中规模器件实现数字时钟系统，由555定时器构成多谐振荡电路产生振荡脉冲由计数器计数再经译码器译码后产生驱动数码显示器的信号，使数码显示器呈现出“时”“分”“秒”对应的计时数字；电路还增加了校正电路和整点报时电路，对时钟进行校时和校分，使其准确的工作，在整点的时候发出警报。
数字钟及扩大其应用，有着非常现实的意义。
在此次设计中，应用Protel99se软件进行相关电气原理图的绘制和PCB的制作，采用了74LS系列的芯片实现数字钟的计时、译码各部分功能，辅助以必要的电路，实现高效、准确、使用简便的数字电子时钟系统。
本次对数字时钟的研究，使我对数字电子技术有了更深刻的了解和掌握，更促进了我对理论知识和实践相结合的认识，为以后在专业上的发展奠定了基础。
关键词:数字时钟，数字电路，中规模器件I西安交通大学城市学院本科生毕业设计（论文）IIABSTRACTABSTRACTThe fast rhythm of social life now let people take more and more attention to the concept of time, the accuracy of time requirements also more and more high, this has given rise to the rapid development of digital clock. Digital clock is a digital circuit is used to realize the ‘‘hour” ‘‘minute” ‘‘second” digital display timer. The digital clock precision, stability is superior to the old mechanical clock.This design using MSI devices to achieve a digital clock system, is composed of 555 timer composition multivibrator circuit oscillation pulse is counted by the counter and decoder produces driving digital display signal, the digital display shows "hour", " minute", "second" corresponding to the digital timing; circuit also increases the correction circuit and the whole point timekeeping circuit, the clock, school and school, make its accurate work, when the whole point of alerts.In the design, application Protel99se software related electrical schematic drawing and PCB production. Using a series of 74 chips implementation of digital electronic clock timing, decoding function of each part, auxiliary to the necessary circuit, efficient, accurate and easy to use digital electronic clock system. The study of the digital clock, so I have a more profound understanding and grasp of digital electronic technology, but also to promote the understanding I of theoretical knowledge and practical combination of, laid the foundation for the future development of the professional.KEY WORDS: Gigital clock, Gigital circuit, Medium scale componentsIII西安交通大学城市学院本科生毕业设计（论文）IV目录目录摘要 (I)ABSTRACT.......................................................... I II 1绪论.. (1)1.1课题背景 (1)1.2选题的目的和意义 (1)1.3主要工作 (2)2数字时钟系统的工作原理 (3)2.1数字时钟设计的基本要求 (3)2.2数字时钟的工作原理 (3)3数字时钟系统的设计 (5)3.1振荡电路的设计 (5)3.2分频电路的设计 (7)3.3时分秒计时电路的设计 (10)3.4译码显示电路的设计 (14)3.5校时校分电路的设计 (17)3.6整点报时电路的设计 (18)4数字时钟系统的绘制、制作和调试 (20)4.1数字时钟的绘制过程 (20)4.2数字时钟的制作过程 (21)4.3数字时钟的调试过程和问题总结 (22)5总结与展望 (24)5.1设计的结论与感想 (24)5.2设计的不足与展望 (24)致谢 (26)参考文献 (28)外文翻译 (35)V西安交通大学城市学院本科生毕业设计（论文）VI绪论1绪论数字钟是一种用数字集成电路或专用芯片做成的计时器，即利用数字电路技术来实现对时、分、秒计时和控制的电子装置，与传统的机械时钟相比而言，数字钟具有更高的精确性和直观性，由于数字集成电路的发展和的相关芯片的广泛使用，并且数字钟无机械装置，也具有更长的使用寿命，这些优点使得数字钟的使用范围远远的超过了老式钟表，而且极大的扩展了钟表原先的具有报时功能，如定时自动警报功能、按时响铃、对程序的自动控制、定时广播、定时通断动力设备、甚至用于各种电气设备的定时自动启用等。
数字电子钟(计时、校时以及整点报时)数电课程设计报告
设计要求1.用秒脉冲作信号源，构成数字钟，显示秒、分、时2.具有“对时”功能，即时间可以快速预置3.具有整点提示功能。
一种实现的方法是每到整点时触发“音乐芯片”或每到整点前几秒钟，发出如“的、的、的、答”声音信号。
系统框图设计过程时间显示模块电路可以用3个CD4518作为核心芯片，进行级联，再辅以若干逻辑门，完成进位、置零等功能，CD4518是双十进制计数器，有两个时钟输入端，正好可以满足进位和校时的功能，而不会产生干扰，且有一个置零功能，可以组成六十进制和二十四进制的计数器。
整点报时模块电路用的是555芯片和一块CD4068芯片组成的电2路，555芯片可以接成多谐振荡器，提供交变信号使蜂鸣器发出声音，而整点报时的控制可以用CD4068实现，CD4068是8输入与/与非门，可以在整点之前输出脉冲信号，经过由555芯片组成的多谐振荡器，为其提供一个信号，这样由多谐振荡器输出端可以使蜂鸣器发出“嘀、嘀、嘀”的响声。
秒信号发生器可以用实验箱上的秒脉冲信号代替。
考虑到开关抖动现象，校时模块电路实验实验箱上的按键开关，每输出一个脉冲信号可以改变分个位和十个位，同时考虑到干扰问题，进位接线和校时接线接在不同的时钟输入端。
电路仿真与设计3.1所需芯片及芯片管脚图CD4518 CD4068CD4002 CD40112CD4069 5553.2时、分、秒显示电路模块设计整个电路的的核心芯片是CD4518，它是一个双10进制加法计数器，因此只需要三个芯片，进行级联即可实现两个六十进制和一个二十四进制计数器，再加上一些合适的逻辑门，实现置零和进位。
上图是秒显示电路设计图，右边为秒个位，左边为秒十位，秒个位的电路中置零引脚和时钟输入端CP1必须接地，这是因为CMOS 的引脚不能悬空，否则会影响实验结果，CP0接秒脉冲信号，考虑到秒个位计数到9的时候必须进位，所以在显示0的同时输出一个进位信号，输出是0000，因此可以用一个或非门，当输出是0000的时候提供一个进位信号至秒十位的时钟输入端，秒十位另一个时钟输入端接地，当秒十位计数器计到5时，在输出为0110时提供一个信号到秒十位计数器的置零端，使其实现0110——0000，即六十进制。
整点报时可调式数字电子时钟的设计
用EDA软件实现整点报时数字式可调电子时钟的设计一、设计目的了解常见中规模数字集成电路的使用方法，包括计数器、显示译码器、多谐振荡器的工作原理及使用方法。
通过组装具有整点报时数字可调电子时钟，了解这类电路的使用技巧及调整方法。
通过对电路板的实际布线焊接检测调试，提高电子技术硬件的基本能力。
二、系统组成1、先用Multisim实现如下系统:本组合电路包括时基多谐振荡器、计数器、十进制译码显示器、发光数码管等部分组成。
各部分组成框图如下：系统组成图2、仿真通过三、单元电路组成原理与参数选择1、多谐振荡器：这里采用最常见的时基电路555组成的周期为1秒的振荡器。
555集成电路的原理及应用可以参见教材，此不重复。
通常选择适当的定时电阻和电容元件使振荡刚好为1秒钟。
多谐振荡器的电路图和NE555的芯片引脚图如下：2、十进制计数器：本系统采用的是十进制计数器7490。
本系统秒钟是用两个7490构成60进制组成。
分钟也是用两个7490构成60进制组成时钟采用两个7490构成24进制计数器组成。
将三个计数器级连起来就构成了电子时钟。
7490的芯片图和真值表如下：（5脚接电源VCC，10脚接地其中1脚和12脚相连）。
X 0 0 X COUNT下面介绍秒钟和分钟连接方法如下图（如果是秒钟14脚则接多谐振荡器555电路的第3脚，如果是分钟14脚则接秒钟的7408（与门）芯片的第3脚。
下面介绍时钟的接法（14脚接分钟的7408的第3脚）：3、7448实现多位数字码显示译（如果是选用共阳极七段数码管则选择7447）7448为七段译码显示器，其功能可详细参见数字电路书。
它实现的功能是把7490输出的（QA、QB、QC、QD）实现译码驱动七段共阴极数码显示它的接法如下：7448的8引脚接第，16脚接电源。
7490的3脚接7480的输出引脚输出高电平时控制计数器时及时清零。
4、LED数码显示管数码显示管是7段显示器，其内部有八个LED发光二极管，7个组成7段显示，一个为小数点指示。
课程设计整点报时数字钟
“数字电子技术”课程设计实验报告电子时钟整点报时；姓名:学号:年级:日期:目录一、选题意义 (1)二、设计方案 (1)三、电路设计 (2)四、电路调试 (4)五、实验结果总结及电路实物照片 (5)六、存在问题及可能改进思路 (6)七、心得体会 (6)附：所用元件清单 (6)一、选题意义电子钟已成为人们日常生活中的必需品，它是一种利用数字电路来显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛应用。
随着人们生活环境的不断改善和美化，在许多场合可以看到数字电子钟。
通过该课程设计可以增强对数字电路系统设计、模块设计、画原理图、电路仿真、元件布线和调试等方面的能力，从而加深对课堂所学的理论知识的了解，增强发现问题、分析问题、解决问题和制作实验报告的综合能力。
二、设计方案观察上图，整点报时电子钟的设计可分为逻辑运算部分、校时部分、时间显示部分和报时部分。
用秒脉冲作信号源，构成电子钟，显示秒、分、时，具有高精度和高稳定度。
可以快速预置时间，当时间达到整点，蜂鸣器会发出如“的、答”的声音。
三、电路设计设计原理：设计以CD4518为核心芯片，C D4518是双10进制加法计数器，右侧都作为时、分、秒计时模块的低位计数显示，而左侧则作为高位显示。
通过逻辑组合，将三个CD4518分别做成一个24进制加法计数器和两个60进制加法计数器。
当时间到达00分00秒时，振荡器在脉冲信号的作用下发出响声，实现整点报时的功能。
而校时功能则是将上一级的低位时钟输入端，利用一个单向双刀开关，分别与下一级的高位时钟输出端和时钟信号连接起来，通过手动切换来实现校时功能。
图1：计时模块时钟部分图2：计时模块分、秒钟部分图3：报时模块图4：电路图总图四、电路调试遭遇问题：（1）在接报时部分的电路时，把CD4518的高位输出接成低位输出，达到整点时蜂鸣器没有发声。
（2）有时候数码管显示有点混乱。
具有整点报时功能的数字钟 电子设计
目录1 绪论 (1)2 设计主体 (1)2.1 振荡器 (1)2.1.1 555定时器的电路结构及工作原理 (2)2.1.2 用555定时器构成多谐振荡器 (4)2.2 分频器 (5)2.3 校正电路 (6)2.3.1 校“秒”电路 (7)2.3.2 校“分”电路 (7)2.3.3 校“时”电路 (8)2.4 整点报时电路 (8)2.5 计数器、译码器和显示器 (9)3 心得体会 (10)参考文献 (12)具有整点报时功能的数字钟1 绪论数字钟是集模拟技术与数字技术为一体的一种综合应用。
数字钟与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用，数字电子钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序逻辑电路。
此次设计数字电子钟是为了了解数字电子钟的原理，从而学会制作数字电子钟，而且通过数字电子钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实现方法，且由于数字电子钟电路包括组合逻辑电路和时序逻辑电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
2 设计主体数字钟是用计数器、译码器和显示器等集成电路实现“时”、“分”、“秒”按照数字方式显示的计数装置，主要由振荡器、分频器、校正电路、计数器、译码器和显示器六部分组成，如框图2-1所示。
图2-1 数字钟框图2.1 振荡器振荡器是数字钟的核心。
振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路，也可以选择555定时器。
我在这里选择的是555定时器。
555定时器是一种应用极为广泛的中规模集成电路，因集成电路内部含有3个5KΩ电阻而得名。
该电路使用灵活、方便，只需接少量的阻容元件就可以构成施密特触发器、单稳态触发器和多谐振荡器，且价格便宜。
555定时器广泛应用于信号的产生、变换、控制与检测。
目前生产的555定时器有双极型和CMOS两种类型，主要厂商生产的产品有NE555、FX555、LM555和C7555等，它们的结构和工作原理大同小异，引出线也基本相同，有的还有双电路封装，称为556。
整点报时数字钟设计
实用标准电子电路课程设计报告题目：整点报时数字钟设计姓名：年级专业：学号：完成时间：目录一、设计任务与要求 (3)1设计任务 (3)2设计要求 (3)二、总体概要设计 (4)三、单元模块电路设计分析 (4)1时钟驱动脉冲产生模块 (4)2时间技术模块 (5)3校时模块 (6)4整点报时 (7)5显示选择模块 (9)6比较模块 (10)四、组装调试 (11)1使用的主要仪器及仪表 (11)2调试电路的方法和技巧 (11)3调试中出现的故障，原因及排除方法 (12)五、元器件清单 (12)六、设计总结及改进期望 (13)七、收获和体会 (13)八、参考文献 (14)一、设计任务与要求1设计任务数字钟一种用数字显示分，秒，时的即使装置，与传统的机械钟相比，它具有走势准确，显示直观，无需机械传动等有点。
因而得到了广泛的应用。
本次课程设计要求以中规模集成电路为主，利用所学知识，设计一个数字钟。
通过本次课程设计，进一步加强数字短路综合应用能力，掌握数字电路的设计技巧，增强实践能力，以及熟练掌握数字钟的系统设计，组装，调试及故障排除的方法。
2设计要求数字钟采用数码管显示。
显示范围0时0分00秒——23时59分59秒。
有校时功能，可以分别对时及单独校时，使其校正到标准时间；电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点，并且要求走时准确。
画出电路原理图。
选择元器件及参数，列出有相关元器件的清单。
自行装配和调试，并能发现问题和解决问题。
编写设计报告，写出设计与制作的全过程附上有关资料和图纸，心得体会。
二、总体概要设计三、单元模块电路设计分析1时钟驱动脉冲产生模块时钟驱动脉冲产生模块是构成数字式时钟的核心，它产生一个矩形波时间基准源信号，其稳定性和频率精确度决定了计时的准确度，振荡频率越高，计时精度也就越高。
分频器采用计数器实现，以得到1s的标准秒脉冲。
通常，数字钟的晶体振荡器输出频率较高，为了得到1HZ的秒信号输入，需要对振荡器的输出信号进行分频。
整点报时数字钟电路设计
1VV课程设计说明书（2009 /2010 学年第一学期）课程名称：数字逻辑课程设计题目：整点报时数字钟电路设计专业班级：通信工程2班学生姓名：XXX学号：XXXXXXX指导教师：XX设计周数： 1设计成绩：2010年01月15 日目录1 设计目的 (3)2设计要求 (3)3数字钟的基本组成及工作原理 (4)3.1数字钟的构成 (4)四、数字钟的工作原理 (6)五、总体框图 (13)六、元器件及报表 (15)七、设计总结 (16)八、心得体会 (17)9参考文献 (18)1、课程设计目的 (1)2、设计要求 (1)3、数字钟的基本组成及工作原理 (1)3.1数字钟的构成3.2 单元电路设计4、数字钟的工作原理 (5)4.1晶体振荡器电路4.2分频器电路4.3时间计数器电路4.4译码驱动电路4.5数码管5、总体框图 (12)6、元器件及报表 (13)7、设计总结 (14)8、心得体会 (15)9、参考文献 (16)1 设计目的1.显示时、分、秒采用24小时进制。
2.具有校时功能，可以对小时和分单独校时，对分校验时的时候，停止分对时的进位。
3. 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时。
4为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。
2设计要求1、设计指标时间以24小时为一个周期；显示时、分、秒；具有校时功能，可以对小时和分单独校时，使其校正到标准时间，计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时，为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。
2、设计要求画出电路原理图；元器件及参数选择。
3编写设计报告：写出设计与制作的全过程，附上相关资料和图片。
3数字钟的基本组成及工作原理3.1数字钟的构成电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
数字电子钟的设计电路图pcb图
数字电子钟的设计与制作一、设计概述1.设计任务➢时钟脉冲电路设计➢60进制计数器设计➢24进制计数器设计➢“秒”，“分”，“小时”脉冲逻辑电路设计➢“秒”，“分”，“小时”显示电路设计➢“分”，“小时”校时电路➢整点报时电路2.功能特性➢设计的数字钟能直接显示“时”，“分”，“秒”，并以24小时为一计时周期。
➢当电路发生走时误差时，要求电路具有校时功能。
➢要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点。
3.原理框图图 1 原理框图二、设计原理数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。
因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。
干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。
将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计时器，可实现对一天24小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过六位LED七段显示器显示出来。
整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。
校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。
三、设计步骤1.计数器电路根据计数周期分别组成两个60进制（秒、分）和一个24进制（时）的计数器。
把它们适当连接就可以构成秒、分、时的计数，实现计时功能。
CC4518的符号如图，一个芯片集成了两个完全相同的十进制计数器，其异步清零信号CR是高电平有效。
整点报时数字钟
数字钟一、设计任务本任务为：数字钟。
设计任务具体内容如下：基本设计任务依据命题题意，本设计采用89C51进行24小时计时并显示。
要求其显示时间范围是00：00：00~23：59：59，具备有时分秒校准功能。
数字钟上面要带有闹钟，闹钟与时钟之间能随时切换，闹钟具备时分秒设置功能。
控制设计任务由于本设计采用手动校准时钟与手动设置闹钟方案，所以要求用较少的按键来达到切换闹钟与时钟、时钟时分秒校准、闹钟时分秒设置等功能。
软件设计任务数字钟的所有计时都要由软件控制实现。
用软件对几个按键所得信号进行相应改变，以控制时钟与闹钟的显示。
通过软件对闹钟与时钟进行比较，当时钟所显示时间与闹钟一样时，要启动报时模块。
三、总体设计经过对各个方案分析比较，最终确定总方案如图3-1所示。
该系统所有模块都由主单片机控制。
其中，设计各个模块，包括单片机、显示模块、电机驱动、光电探测由四节AA电池供电。
电机驱动采用L298驱动芯片控制。
用光电传感器对边线的探测来控制距离。
通过单片机的机器周期计算时间计数周期，以达到计时目的。
图3-1 系统方案图系统硬件电路设计3.1.1 显示及控制模块图3-4 语音报时模块系统软件设计3.2.1 软件计时的分析与计算单片机内部定时器有4种工作模式，方式0是13位计数器，由于计时时间过短，中断频率高，所以不选用此模式；方式2是自动重装式计数器，是8位计数器，同样中断频率过高；方式3也是8位计数器；方式1是16位计数器，综合考虑，选用方式1做精确计时。
由于51单片机是12分频，因此机器周期=晶振频率/12。
在该设计中，选用频率为12MHz的晶振，因此机器周期=1μs。
定时1s需要1000000个机器周期，因此通过20次定时器中断完成1s的定时，每次完成50000个周期的定时，因此每次给定时器的初值应该是TH0=B0H,TL0=3CH。
3.2.2 系统软件设计设计两套存储方案，一套存储时钟，一套存储闹钟，两者互不干涉，只有当两者相等时才会调用闹钟播放子程序，而当每次整点时则会调用整点报时子程序。
LED数字钟整点报时电路图
LED数字钟整点报时电路图本设计是一个显示时间的系统，所以三个计数器分别为60、60、12进制。
用拨码开关不同的组合分别控制调时、调分、正常计时三种不同的状态。
在调时、调分的过程中计数器间的CP脉冲被屏蔽掉，由单步脉冲代替CP输入；相反正常计时的时候，单步脉冲被屏蔽掉。
报时电路中，用减法计数器就可以实现报时的功能。
数字电子钟的设计一、绪论（一）引言20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。
忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。
但是，一旦重要事情，一时的耽误可能酿成大祸。
例如，许多火灾都是由于人们一时忘记了关闭煤气或是忘记充电时间。
尤其在医院，每次护士都会给病人作皮试，测试病人是否对药物过敏。
注射后，一般等待5分钟，一旦超时，所作的皮试试验就会无效。
手表当然是一个好的选择，但是，随着接受皮试的人数增加，到底是哪个人的皮试到时间却难以判断。
所以，要制作一个定时系统。
随时提醒这些容易忘记时间的人。
钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
（二）论文的研究内容和结构安排本系统采用石英晶体振荡器、分频器、计数器、显示器和校时电路组成。
由LED 数码管来显示译码器所输出的信号。
采用了74LS系列中小规模集成芯片。
使用了RS触发器的校时电路。
总体方案设计由主体电路和扩展电路两大部分组成。
其中主体电路完成数字钟的基本功能,扩展电路完成数字钟的扩展功能。
数字钟电路设计(闪烁整点报时)(数电)
数字钟电路设计电气工程及其自动化苏盛指导老师曾繁政【引言】电子钟是一种利用数字电路来显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛应用。
因此，时钟已不仅仅被看成一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的功能。
【内容摘要】数字时钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
振荡器是数字时钟的核心，选用555定时器构成振荡器电路。
以计数器74LS90来实现时间计数单元的计数功能。
显示译码器74LS48将输入的8421BCD码转化成驱动数码管发光的高、低电平信号，驱动数码显示出不同的六、十和二十四进制数字符。
用门电路实现校时及整点报时电路。
时间以24小时为一周期。
【关键词】数字时钟，振荡器，校时，整点报时一、方案设计与论证论文采取理论分析和实践研究相结合的研究方案。
在理论分析上，论文主要结合数字电路的知识，涉及数字时钟电路的结构和原理分析；在实验验证方面，采用计算机模拟和实物实践的方法，应用PROTEL软件进行电路图设计和PCB的制作，使用元器件完成电路实物的安装，利用电子辅助工具对实物进行调试。
此方案已在毕业设计制作过程中得到论证。
（一）、设计目的数字时钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，节省了电能。
因此得到了广泛的使用。
数字时钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。
通过设计加深对刚刚学习了的数字电子技术的认识。
我们此次设计数字时钟是为了了解数字时钟的原理，加深对我们所学知识的了解和认识、以及知识迁移的能力。
而且通过数字时钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字时钟包括组合逻辑电路和时叙电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，以及各种电路之间的怎样联系起来的。
数字钟电路设计数电课设精
目录
数字钟的功能要求 数字钟电路系统的组成方框图 主体电路设计 功能扩展电路的设计 整机电路 MCU控制的数字钟
一、数字钟的功能要求
1、基本功能 准确计时，以数字形式显示时、分、
秒的时间； 小时的计时要求为“12翻1”，分和
秒的计时要求为60进位； 校正时间。
2．仿广播电台正点 表秒个位计算器状态 报时电路的设计
仿广播电台正点报时电路的 功能要求是：每当数字钟计时 快要到正点时发出声响，通常 按照4低音1高音的顺序发出间 断声响，以最后一声高音结束 的时刻为正点时刻。
2．仿广播电台正点报时电路
的设计（续）
设4声低音(约500Hz)分别发生在59分51秒、 53秒、55秒及57秒，最后一声高音(约1kHz) 发生在59分59秒，它们的持续时间均为1秒。 如表所示。 由表可得：Q3S1 =“0” 时500Hz输入音响； Q3S1 =“1” 1kHz输入音响。
各使能端功能简介如下（续）：
/BI 静态灭零输入使能端。只要BI＝0，不论输入 A3A2AlA0为何种电平，译码器4段输出全为低电 平，显示器灭灯(此时/BI／RBO为输入使能)。 / RBO 动态灭零输出端。在不使用/BI功能时，BI／ RBO为输出使能。该端主要用于多个译码器级联 时，实现对无意义的零进行消隐。实现整数位的 零消隐是将高位的RBO接到相邻低位的RBI，实 现小数位的零消隐是将低位的RBO接到相邻高位的 RBI。
6
M S1 M S2 Q 0
12
7
Q1 9
2
MR1 Q2 MR2 Q3
81 1
3
C LK 0
1 4 C LK 1
1
1 3 a4
7 A
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1VV课程设计说明书（2009 /2010 学年第一学期）课程名称：数字逻辑课程设计题目：整点报时数字钟电路设计专业班级：通信工程2班学生姓名：XXX学号：XXXXXXX指导教师：XX设计周数： 1设计成绩：2010年01月15 日目录1 设计目的 (3)2设计要求 (3)3数字钟的基本组成及工作原理 (4)3.1数字钟的构成 (4)四、数字钟的工作原理 (6)五、总体框图 (10)六、元器件及报表 (11)七、设计总结 (11)八、心得体会 (12)9参考文献 (13)1、课程设计目的 (1)2、设计要求 (1)3、数字钟的基本组成及工作原理 (1)3.1数字钟的构成3.2 单元电路设计4、数字钟的工作原理 (5)4.1晶体振荡器电路4.2分频器电路4.3时间计数器电路4.4译码驱动电路4.5数码管5、总体框图 (12)6、元器件及报表 (13)7、设计总结 (14)8、心得体会 (15)9、参考文献 (16)1 设计目的1.显示时、分、秒采用24小时进制。
2.具有校时功能，可以对小时和分单独校时，对分校验时的时候，停止分对时的进位。
3. 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时。
4为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。
2设计要求1、设计指标时间以24小时为一个周期；显示时、分、秒；具有校时功能，可以对小时和分单独校时，使其校正到标准时间，计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时，为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。
2、设计要求画出电路原理图；元器件及参数选择。
3编写设计报告：写出设计与制作的全过程，附上相关资料和图片。
3数字钟的基本组成及工作原理3.1数字钟的构成电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计数器，可以实现一天24h的累计。
译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。
整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。
校时电路是来对“时、分”显示数字进行校对调整。
数字钟的组成框图2、单元电路设计⑴晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
⑵分频器电路分频器电路将32768Ｈz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。
分频器实际上也就是计数器。
⑶时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。
⑷译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
⑸数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED 数码管。
四、数字钟的工作原理秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。
由振荡器与分频器组合产生秒脉冲信号。
１）晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。
２）分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。
实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。
分频器电路３）时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。
时计数单元一般为12进制计数器或24进制计数器。
24进制计数器：由74LS90构成的二十进制计数器，将一片74LS90设计成4进制加法计数器，另一片设置2进制加法计数器。
既个位计数状态为Qd Qc Qb Qa = 0100十位计数状态为Qd Qc Qb Qa = 0010时，要求计数器归零。
通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而构成24进制计数器。
如图下：60进制计数器：由74LS90构成的60进制计数器，将一片74LS90设计成10进制加法计数器，另一片设置6进制加法计数器。
两片74LS90按反馈清零法串接而成。
秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。
下图电路即可作为秒计数器，也可作为分计数器。
如图下：4）译码驱动及显示单元计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。
5）校时电源电路数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。
即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1H Z或2H Z（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。
当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。
校时电源电路6）整点报时电路一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。
其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。
整点报时电路电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。
五、总体框图整点报时数字钟总电路设计图六、元器件及报表七、设计总结从1月11日到1月15日，我们进行了为期一周的课程设计。
通过这次课程设计，我拓宽了知识面，锻炼了能力，综合素质得到较大提高。
安排课程设计的基本目的，在于通过理论与实际的结合、人与人的沟通，进一步提高思想觉悟。
尤其是观察、分析和解决问题的实际工作能力，以便培养成为能够主动适应社会主义现代化建设需要的高素质的复合型人才。
作为整个学习体系的有机组成部分，课程设计虽然安排在一周进行，但并不具有绝对独立的意义。
它的一个重要功能，在于运用学习成果，检验学习成果。
运用学习成果，把课堂上学到的系统化的理论知识，尝试性地应用于实际设计工作，并从理论的高度对设计工作的现代化提出一些有针对性的建议和设想。
检验学习成果，看一看课堂学习与实际工作到底有多大距离，并通过综合分析，找出学习中存在的不足，以便为完善学习计划，改变学习内容与方法提供实践依据。
对我们通信专业的本科生来说，实际能力的培养至关重要，而这种实际能力的培养单靠课堂教学是远远不够的，必须从课堂走向实践。
这也是一次预演和准备毕业设计工作。
通过课程设计，让我们找出自身状况与实际需要的差距，并在以后的学习期间及时补充相关知识，为求职与正式工作做好充分的知识、能力准备，从而缩短从校园走向社会的心理转型期。
通过电路设计的整个过程，掌握了对电子钟的设计使用。
通过理论与实际的结合，进一步深入的体会到一种学习的方法，特别对于电子设计方面。
首先要明显总体的设计方案和方法，其次是对各个部件进行设计和改进，最近将各个部件进行整合和观察。
基于数字电路知识的局限性，在选择元器件方面有所困难，开始无从下手该使用何种元器件。
通过查找资料等过程首先确定了元件，从而确定了总电路图。
总的来说，电子钟的课程设计有利于我们对电子设计的兴趣，是一次很好的理论与实际的结合，希望有更多机会进行这些课程设计。
八、心得体会这次数电课程设计终于顺利完成了，在设计中遇到了很多问题，最后在崔老师的辛勤指导下，终于游逆而解。
同时，在崔老师的身上我学得到很多实用的知识。
总体来说,这次实习我受益匪浅.在摸索该如何设计程序使之实现所需功能的过程中,特别有趣,培养了我的设计思维,增加了实际操作能力.在让我体会到了设计的艰辛的同时,更让我体会到成功的喜悦和快乐. 这次数电课程设计,虽然短暂但是让我得到多方面的提高：1、提高了我们的逻辑思维能力，使我们在逻辑电路的分析与设计上有了很大的进步。
加深了我们对组合逻辑电路与时序逻辑电路的认识，进一步增进了对一些常见逻辑器件的了解。
另外，我们还更加充分的认识到，数字电路这门课程在科学发展中的至关重要性2，查阅参考书的独立思考的能力以及培养非常重要，我们在设计电路时，遇到很多不理解的东西，有的我们通过查阅参考书弄明白，有的通过网络查到，但由于时间和资料有限我们更多的还是独立思考。
3，相互讨论共同研究也是很重要的，经常出现一些问题，比如电路设计中的分频器的设计，开始并不理解分频器的原理，但是和其他的专业同学讨论后，理解了分频器的基本原理后，很快的设计了电路原理图。
通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，从而提高自己的实际动手能力和独立思考的能力。
在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。
同时我认为我们的工作是一个团队的工作，团队需要个人，个人也离不开团队，必须发扬团结协作的精神。
某个人的离群都可能导致导致整项工作的失败。
实习中只有一个人知道原理是远远不够的，必须让每个人都知道，否则一个人的错误，就有可能导致整个工作失败。
团结协作是我们实习成功的一项非常重要的保证。
而这次实习也正好锻炼我们这一点，这也是非常宝贵的。
这次课程设计，学到了很多课内学不到的东西，比如独立思考解决问题，出现差错的随机应变，和与人合作共同提高，都受益非浅。
在此，感谢于崔老师的细心指导，也同样谢谢同组同学之间的无私帮助！9参考文献[1]康华光.电子技术基础.高等教育出版社，2005[2]潘永雄电子线路CAD实用教程西安电子科技大学出版社2007[3]郁汉琪数字电路实验及课程设计指导书中国电力出版社2007[4]祁存荣.电子技术基础实验.武汉：武汉理工大学出版社，2006。