存储器原理及相关技术

1．EPROM的接口特性
典型的EPROM芯片有Intel公司的2716、2732、2764、27128、27256、 27512等，容量分别为2K×8位、4 K×8位、8 K×8位、16 K×8位、32 K×8 位和64K×8位。它们的外接信号线如图3所示。
图3 典型EPROM芯片的外接信号线
2．EEPROM的接口特性 EEPROM 的 突 出 特 点 是 可 以 在 线 进 行 以 字 节 为 单 位 的 读 写 。 常 用 的 EEPROM芯片有Intel公司的2816、2817和2816A、2817A、2864A等。 图 4 给出了 2816A 和 2817A 的引脚排列及功能，两者的差别在于 2817A 比 2816A多了一根说明存储芯片状态的信号线。
图4 常用EEPROM的外 接信号线
3．SRAM的接口特性
常用的 SRAM 芯片有 2K×8 位、 4K×8 位、 8K×8 、 32K×8 位和 64K×8 位等。 图5给出了2KB、4KB和8KB SRAM芯片的引脚配置。
图5 常用SRAM的外部信号线
4．DRAM的接口特性
常用的DRAM芯片有64K×l位、64K×4位、256K×l位、256K×4位、1M×1 位、 1M×4 位和 4M×l 位等。图 6 给出了 64K×l 位 DRAM 芯片 4564 的引脚和 结构示意图。
4.1 虚拟存储器的基本概念 4.2 80486的段式存储器 4.3 80486的页式存储器 4.4 80486的段页式存储器
5 高速缓冲存储器
5.1 高速缓存的工作原理
5.2 地址映像
5.3 替换算法和写策略 5.4 80486微处理器的高速缓存
1 概述
1.1 存储系统的分级结构 目前的微型计算机大都采用分级结构的存储系统，如图1所示。整个存储系 统从内到外分为4级：CPU内部寄存器组、高速缓冲存储器、内存储器和外存 储器。
行激活时间（Row Active Time）tRAS。DDR SDRAM内存一般设为 tCL+tRCD+2。
6．内存带宽(Memory Bandwidth) 内存带宽是衡量内存吞吐率的性能指标，带宽越大越好。 7．串行存在探测SPD 串行存在探测(Serial Presence Detect，SPD)是让计算机能够自动获取 内存条相关配置信息的一种技术。
2. 工作原理 虚拟存储器的工作过程如图12所示，调度管理由硬件和操作系统自动实 现，整个过程对于程序员来说是透明的。虚拟存储器的管理方式分为段 式管理、页式管理和段页式管理。
图12 虚拟存储器的工作过程
4.2 80486的段式存储器 段式管理根据程序需要将存储器划分为大小不同的块，称为段。使用虚拟 存储器后需要通过地址映像和地址变换将虚拟地址变换为主存的物理地 址，才能访问主存单元。 80486的虚拟空间有64TB，在虚拟空间中编程用的逻辑地址为46位，其 中低32位是偏移量，段寄存器中D2～D15位为逻辑地址的高14位，如图 13所示。 根据逻辑地址的高14位选择段描述符表中的段描述符，将段描述符中32 位的段基址与逻辑地址中32位的偏移量相加得到32位的线性地址。 在段式存储器管理模式中，线性地址就是CPU可直接访问的物理地址。
由于采用的存储芯片27512和74512的存储容量相同，译码电路比 较简单，用一个74LS138译码芯片就可以实现。
图10 存储器接口电路
3 内存条及其相关技术
3.1 概述
大多数内存条采用的都是DRAM存储芯片，目前PC机大多采用 Synchronous DRAM（SDRAM），即同步动态内存。 习惯上内存的访问时间以纳秒为单位，但同步动态内存的工作频率受时钟 信号控制，即随着时钟信号的节拍进行读写操作，因此同步动态内存的访问 延迟时间（Latency）是时钟周期的（1～n）倍。 3.2 内存条的主要性能指标
4 虚拟存储器及存储管理
4.1 虚拟存储器的基本概念 虚拟存储器技术是为满足用户希望增大内存容量的需求而提出来的。虚拟 存储器由主存和辅存组成，辅存作为主存的扩充，由硬件和操作系统自动实 现存储信息的调度和管理。对程序员来说，好像微型计算机有一个容量很大 的主存。 1.地址空间及地址 虚拟地址空间，又称为虚存地址空间； 主存地址空间，又称为实地址空间； 辅存地址空间，也就是磁盘存储器的地址空间。
衡量内存条好坏的主要性能指标有容量、延迟时间以及内存带宽等。
1．容量 内存最小的存储单位为二进制位，最基本的存储单位为字节（byte）， 常用的数量级有千字节KB（1KB = 1024B）、兆字节MB （1MB=1024KB）、吉字节GB（1GB=1024MB）。
2．CAS延迟时间tCL 列地址选通（Column Address Strobe，CAS）延迟时间tCL是反映内存 读写速度最重要的性能指标，指从控制器发出列地址选通命令给内存，到内 存开始提供数据之间的时间延迟。 3．RAS到CAS延迟时间tRCD
存储器原理及相关技术
1 概述
1.1 存储系统的分级结构 1.2 半导体存储器的分类 1.3 存储技术的发展
2 内存储器的构成原理
2.1 存储器芯片的接口特性 2.2 内存储器的设计
3 内存条及其相关技术
3.1 概述 3.2 内存条的主要性能指标
3.3 内存条的双通道技术
3.4 主流内存条简介
4 虚拟存储器及存储管理
图6 4564的引脚配置与内部结构
5．单列直插式DRAM存储器的接口特性
微型计算机一般采用单列直插封装（SIMM）的内存条来构成具有32位或 64位数据总线宽度的内存。 内存条按容量分有256MB、512MB、1GB等多种。 按内存条上所装存储器的位数分有 9位和8位两种。9位的内存条带有奇偶 校验位，功能全，对硬件的适应性好；而8位的内存条无奇偶校验位，成本 相对较低。
图7 80286存储器结示 意图构
图8 80386/80486 存储器结构示意图
2．存储器的片选方法 存储芯片的地址线与CPU的低位地址总线直接相连，CPU的高位地址信 号线通过译码产生存储芯片的片选控制信号。高位地址信号线的译码方式有 线选法、局部译码法和全译码法三种片选方法。
图9 存储器的片选信号产生方法
行地址选通到列地址选通延迟时间tRCD（RAS-to-CAS Delay，RCD）， 指发出行地址选通RAS命令到发出列地址选通CAS命令之间的最小等待时间。
4．行预充电时间tRP 行预充电（RAS Precharge, RP）时间tRP。在对一行的访问期间要访问 另一行时，需要关闭当前打开的行，再打开另一行，所需的时间即为行预充 电时间。 5．行激活时间tRAS
按电路板的引脚数又可分为30线和72线两种通用标准。
2 内存储器的构成原理
2.2 内存储器的设计
内存储器的设计一般包括以下三个步骤：存储器结构的确定，存储器芯片的 选择，存储器的连接。 1．存储器结构的确定 存储器结构的确定主要指采用单存储体结构还是多存储体结构。 外部数据总线为8位的微处理器，其存储器只需用单体结构；外部数据总 线为16位的微处理器，一般采用双体结构，即两个8位的存储体；80486等 32位的微处理器一般采用4体结构。
图1 存储系统的分级结构示意图
1 概述
1.2 半导体存储器的分类 半导体存储器按存取方式不同，又可分为随机存取存储器（Random Access Memory, RAM）和只读存储器（Read Only Memory, ROM）两大 类。 1．RAM 随机存取存储器RAM可进一步分为静态RAM（Static RAM, SRAM）和动 态RAM（Dynamic RAM, DRAM）两大类。 SRAM访问速度明显快于DRAM，但需要6个晶体管才能存储并访问一位二 进制数据，电路比DRAM复杂，集成度低，且价格较高。 DRAM的优点是结构简单，只需要一个晶体管和一个电容就可以存储一位二 进制信息， 但DRAM需要定时刷新。
一般认为云计算包括以下三个层次的服务：基础设施级服务，平台级服务 和应用级服务，如图2所示。
图2 云计算层次示意图
2 内存储器的构成原理
2.1 存储器芯片的接口特性
了解各种常用存储器芯片的接口特性是设计或扩展微型计算机存储系统的 基础，而了解存储器芯片的接口特性，实质上就是了解它有哪些信号线，以 及这些信号线与总线的连接方法。
2．ROM
ROM存储器有多种类型，按照技术发展的进程，主要有以下几种： 掩膜式ROM（mask ROM） 可编程ROM（Programmable ROM, PROM） 可擦除可编程ROM（Erasable Programmable ROM, EPROM） 电可擦除可编程 ROM （ Electrically-Erasable Programmable ROM, EEPROM） 闪存（Flash ROM） 1.3 存储技术的发展 存储技术的发展可以从两个方面来看，一是具体存储技术的发展，例如容 量更大，速度更快，价格更低，体积更小等；另一方面是存储方式的重大变 革。 云计算 (cloud computing)的核心思想是通过网络实现对大量资源的统 一管理和调度，用户可以根据自身的需求获得服务，实现按需分配。
SDR是“Single Data Rate”的缩写，即“单倍速率”。“单倍速率”指 在一个时钟周期内只能完成一次数据传输，其传输带宽为
内存核心频率×64/8 MB/s
2．DDR SDRAM DDR是“Double Data Rate”的缩写，即“双倍速率”，在每个时钟周期 可以完成两次读写操作，即在时钟信号的上升沿和下降沿都可以读写数据， 该技术被称为“双泵”（double pumping）。 术语“等效频率”说明指一秒钟内完成的数据传输次数，单位应该是 MT/s，但由于等效频率是核心频率乘以相应的倍数得到的，所以常常也就 用MHz作为单位。 DDR内存的等效频率是核心频率的两倍，传输带宽为 核心频率×2×64/8 MB/s 3．DDR2 SDRAM DDR2内存同样采用了“双泵”技术，其内部I/O总线频率为内存核心频 率的两倍，两者结合起来，使得DDR2的等效频率是核心频率的4倍，也就 是所谓的“4位预取”（4-bit prefetch）技术，所以DDR2内存传输带宽的 计算公式为： 核心频率×2（I/O总线频率倍增）×2（双倍速率）×64/8 MB/s