去耦电容的布局与布线

合集下载

DDR3布局布线规则与实例

DDR3布局布线规则与实例DDR3 布局布线译自飞思卡尔官方文档Hardware Development Guidefor i.MX 6Quad, 6Dual,6DualLite, 6Solo Families of Applications ProcessorsIMX6 Serial Layout Recommendations2 / 343 / 344 / 341.DDR 原理性连接框图图 1、图 2 为 I.MX6DQ/SDL 与 DDR 连接框图，连接示意一目了然。

图 1 DDR3 与 i.MX6DQ/SDL 连接示意图5 / 34图 2 LPDDR2 与 i.MX6DQ/SDL 连接示意图2.DDR 布局布线规则DDR3 在布线中十分重要，它必须考虑阻抗匹配问题，通常单端为 50Ω，差分 100Ω。

图 3 给出了 DDR 及其去耦电容的最终布局，其中左图是顶层布局，右图为底层布局，共计 4 片 DDR3 芯片，顶层、底层各两片。

DDR 应该尽量靠近 CPU，这样可以减小寄生参数和传播延时。

6 / 34图 3 DDR 和去耦电容的布局DDR3 的有两种布线形式：一种是所有信号线等长，另一种是以字节为单位分组等长。

所有信号线等长布线，该种布线方式在信号完整性上是最理想的，在设置约束规则上是简单的，但由于布线空间，使得这种方法耗时费力，甚至设计无法实现，在此只是提及一下，并不推荐使用该种方法。

各信号线布线长度要求如表 1 所示。

表 1 所有信号线等长的布线方式7 / 34以字节为单位分组等长布线，该种布线方式以“小组”为单位作等长处理，实际工程当中等长处理容易实现，但是这种方式约束规则较为复杂，毕竟每“小组”都需要一个约束规则。

表 2 给出了以字节为单位分组等长布线要求。

表 2 以字节为单位分组等长8 / 349 / 341. Clock(min): Clock 的最短长度，因为它有一个±5mil 的容差最后，还有一个需要注意的是阻抗匹配问题，推荐单端 50Ω，差分 100Ω。

PCB布线规则

PCB布线1 电源、地线的处理（1）、在电源、地线之间加上去耦电容。

（2）、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm，对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)（3）、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。

或是做成多层板，电源，地线各占用一层。

2 布线中网络系统的作用标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。

CPU的数椐线4-6mil,电源线要看载流大小而定，如下：不同厚度不同宽度的铜箔的载流量见下表:铜皮厚度35um 铜皮厚度50um 铜皮厚度70um铜皮t=10 铜皮t=10 铜皮t=10电流A 宽度mm 电流A 宽度mm 电流A 宽度mm6.00 2.50 5.10 2.50 4.50 2.505.10 2.00 4.30 2.00 4.00 2.004.20 1.50 3.50 1.50 3.20 1.503.60 1.20 3.00 1.20 2.70 1.203.20 1.00 2.60 1.00 2.30 1.002.80 0.80 2.40 0.80 2.00 0.802.30 0.60 1.90 0.60 1.60 0.602.00 0.50 1.70 0.50 1.35 0.501.70 0.40 1.35 0.40 1.10 0.401.30 0.30 1.10 0.30 0.80 0.300.90 0.20 0.70 0.20 0.55 0.200.70 0.15 0.50 0.15 0.20 0.15注:用铜皮作导线通过大电流时铜箔宽度的载流量应参考表中的数值降额50%去选择考虑导线宽度最小不少于0.2mm，在高密度，高精度的印制电路中，导线宽度和间距一般可取0.3mm；导线宽度在大电流情况下还要考虑其温升。

正负电源间去耦电容位置-概述说明以及解释

正负电源间去耦电容位置-概述说明以及解释1.引言1.1 概述概述部分的内容可以从以下角度进行描述：正负电源间去耦电容位置是电子电路设计中一个非常重要的问题。

在电子设备中，正负电源提供电流和稳定的电压，而去耦电容则起到平滑和过滤电压的作用。

去耦电容的位置选择直接关系到电路的稳定性和性能的提升。

本文将对正负电源间去耦电容位置进行详细的讨论和探究。

首先，我们将介绍正负电源的基本概念和作用，以便读者能够更好地理解和把握去耦电容的重要性。

其次，我们将详细探讨正电源去耦电容的位置选择。

根据电路的结构和要求，我们将提出一些关键要点，包括但不限于去耦电容与正电源之间的距离、去耦电容与负载之间的关系等。

这些要点将有助于读者在实际应用中合理选择去耦电容的位置，以提高电路的稳定性和性能。

接着，我们将研究负电源去耦电容的位置选择。

与正电源类似，负电源去耦电容的位置也直接影响电路的性能。

我们将探讨一些关键要点，例如负电源去耦电容与地/负载之间的连接方式、位置选择的考虑因素等。

通过深入分析和研究，读者将能够准确选择负电源去耦电容的位置，以优化电路性能和提高稳定性。

最后，在结论部分，我们将总结正负电源去耦电容位置的重要性。

通过本文的阐述，读者将更好地理解去耦电容的作用和位置选择的原则，并明确其在电路设计中的必要性。

同时，我们也将提出一些进一步研究的方向，以促进这一领域的发展和提高电路设计的水平。

通过对正负电源间去耦电容位置的详细讨论，我们旨在帮助读者深入理解这一问题的关键点，并能够在实际应用中准确选择去耦电容的位置，以提高电路的稳定性和性能。

1.2 文章结构本文将分为引言、正文和结论三个部分来探讨正负电源间去耦电容位置的问题。

引言部分将对本文的主题进行概述，介绍正负电源去耦电容在电子设备中的作用，并说明文章的目的。

正文部分将重点讨论正电源去耦电容的位置和负电源去耦电容的位置。

对于正电源去耦电容位置，我们将提出一些关键要点，包括其作用、放置位置的选择以及相关的注意事项等。

电容按键布线规则参考[new]

电容按键布线规则一、布局:1.触摸通道与触控芯片、其它元件布局在不同的层。

2.触摸通道电阻尽量靠近芯片。

3.芯片大小滤波电容靠近芯片放置。

4.预留测试接口，以方便调试。

二、走线：1. 尽量把触摸通道走线放在底层，触摸通道在顶层。

2. 触摸通道、触摸通道走线与铺地之间的间距至少30mil。

3. 不要把触摸通道走线布置在触摸通道下面。

4. 触摸通道走线间距应当至少是触摸通道走线宽度的两倍。

5.时钟、数据或周期信号走线都不应该与触摸通道走线相邻平行布设。

这些信号线应当尽可能地与触摸通道走线垂直，或者布设在PCB的其他区域。

如果时钟、数据或任何周期信号走线确实需要与触摸的信号走线平行布设，它们应当被布设在不同的层并且不能重叠，而且应当尽可能地缩短信号线平行部分的长度。

6.电源走线,触摸芯片最好用一根独立的走线从板子的供电点取电，不要和其他的电路（如LED回路）共用电源回路。

触摸IC的供电从滤波电路输入，保持VDD与VSS并行，输入路径短而粗（40mil左右）。

7.采用星形接地,触摸芯片的地线不要和其他电路共用，应该单独连到板子电源输入的接地点，也就是通常说的采用“星形接地”。

8.单面板走线，如果采用单面PCB板，并用弹簧或其它导电物体做感应通道，感应通道到触控IC引脚的连线不走或少走跳线。

9.Sensor走线长度：或，这样可以减少来自射频的干扰。

10.Sensor通道电阻：500Ω~2K,起衰减共振作用。

三、铺地：1.空白的地方可以网格铺地(线宽6mil、网格大小为30mil)。

2.触摸通道正对背面稍大些面积不要铺地，如果需要在比较潮湿的环境工作时，触摸通道所在层不要铺地。

3.为降低串扰，应当尽可能地增大两个触摸通道之间的间距以及触摸通道与触摸通道走线之间的距离。

在可能的情况下，在两个触摸通道之间铺地、触摸通道走线之间加入铺地。

4.铺地被用来填充PCB的空白区域，铺地能够帮助触摸模块屏蔽外部噪声源，还能够稳定触摸线路的固有电容。

去耦电容的容值计算和布局布线

去耦电容的容值计算和布局布线有源器件在开关时产生的高频开关噪声将沿着电源线传播。

去耦电容的主要功能就是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播，和将噪声引导到地。

去耦电容的容值计算去耦的初衷是：不论IC对电流波动的规定和要求如何都要使电压限值维持在规定的允许误差范围之内。

使用表达式：C·⊿U=I·⊿t由此可计算出一个IC所要求的去耦电容的电容量C。

⊿U是实际电源总线电压所允许的降低，单位为V。

I是以A（安培）为单位的最大要求电流；⊿t是这个要求所维持的时间。

xilinx公司推荐的去耦电容容值计算方法：推荐使用远大于1/m乘以等效开路电容的电容值。

此处m是在IC的电源插针上所允许的电源总线电压变化的最大百分数，一般IC的数据手册都会给出具体的参数值。

等效开路电容定义为：C=P/(f·U^2)式中：P——IC所耗散的总瓦数；U——IC的最大DC供电电压；f——IC的时钟频率。

一旦决定了等效开关电容，再用远大于1/m的值与它相乘来找出IC所要求的总去耦电容值。

然后还要把结果再与连接到相同电源总线电源插针的总数相除，最后求得安装在每个连接到电源总线的所有电源插针附近的电容值。

去耦电容选择不同容值组合的原因：在去耦电容的设计上，通常采用几个不同容值（通常相差二到三个数量级，如0.1uF与10uF），基本的出发点是分散串联谐振以获得一个较宽频率范围内的较低阻抗。

电容谐振频率的解释：由于焊盘和引脚的原因，每个电容都存在等效串联电感（ESL），因此自身会形成一个串联谐振电路，LC串联谐振电路存在一个谐振频率，随着电力的频率不同，电容的特性也随之变化，在工作频率低于谐振频率时，电容总体呈容性，在工作频率高于谐振频率时，电容总体呈感性，此时去耦电容就失去了去耦的效果，如下图所示。

因此，要提高串联谐振频率，就要尽可能降低电容的等效串联电感。

电容的容值选择一般取决于电容的谐振频率。

布局和布线规则

首先说这是经验积累的问题，其次就是需要个人电路知识经验了！布局说白了就是在板子上放器件。

这时如果前面讲到的准备工作都做好的话，就可以在原理图上生成网络表（Design-> Create Netlist），之后在PCB图上导入网络表（Design->Load Nets）。

就看见器件哗啦啦的全堆上去了，各管脚之间还有飞线提示连接。

然后就可以对器件布局了。

一般布局按如下原则进行：①．按电气性能合理分区，一般分为：数字电路区(即怕干扰、又产生干扰)、模拟电路区(怕干扰)、功率驱动区（干扰源）；②．完成同一功能的电路，应尽量靠近放置，并调整各元器件以保证连线最为简洁；同时，调整各功能块间的相对位置使功能块间的连线最简洁；③．对于质量大的元器件应考虑安装位置和安装强度；发热元件应与温度敏感元件分开放置，必要时还应考虑热对流措施；④．I/O驱动器件尽量靠近印刷板的边、靠近引出接插件；⑤．时钟产生器（如：晶振或钟振）要尽量靠近用到该时钟的器件；⑥．在每个集成电路的电源输入脚和地之间，需加一个去耦电容（一般采用高频性能好的独石电容）；电路板空间较密时，也可在几个集成电路周围加一个钽电容。

⑦．继电器线圈处要加放电二极管（1N4148即可）；⑧．布局要求要均衡，疏密有序，不能头重脚轻或一头沉——需要特别注意，在放置元器件时，一定要考虑元器件的实际尺寸大小（所占面积和高度）、元器件之间的相对位置，以保证电路板的电气性能和生产安装的可行性和便利性同时，应该在保证上面原则能够体现的前提下，适当修改器件的摆放，使之整齐美观，如同样的器件要摆放整齐、方向一致，不能摆得“错落有致” 。

这个步骤关系到板子整体形象和下一步布线的难易程度，所以一点要花大力气去考虑。

布局时，对不太肯定的地方可以先作初步布线，充分考虑。

第四：布线。

布线是整个PCB设计中最重要的工序。

这将直接影响着PCB板的性能好坏。

在PCB的设计过程中，布线一般有这么三种境界的划分：首先是布通，这时PCB设计时的最基本的要求。

去耦电容的容值计算和布局布线

去耦电容的容值计算和布局布线去耦电容是一种常见的电子电路组件，用来消除电源电压中的小幅度变化和高频噪声，保持电路的稳定性和准确性。

去耦电容的容值计算和布局布线对于电子电路的设计和实施非常重要。

在本文中，我们将详细介绍去耦电容的容值计算和布局布线的一些基本原则和步骤。

一、容值计算：容值计算是确定去耦电容的容量大小的过程。

容值的选择取决于被去耦电路的功耗和工作频率。

下面是一些常见的容值计算方法：1.基本原则：根据供电电路的功耗和工作频率，选择一个合适的容值范围。

一般来说，容值越大，电路的抗干扰能力越强。

但是过大的容值可能导致电容器体积过大、成本上升等问题。

2.能量平衡法：通过估计电路的能量变化情况，选择一个合适的容值范围。

根据传输速率和功耗等参数，计算出电路在单位时间内的能量变化量，然后根据能量变化量和容量大小的关系来确定一个合适的容值范围。

3.经验法则：通常情况下，可以参考一些经验法则来选择去耦电容的容值。

例如，对于数字电路，可以使用供电电流的10%作为参考容值；对于模拟电路，可以使用供电电流的1%作为参考容值。

二、布局布线：布局布线是指去耦电容在电路板上的位置和连接方式。

正确的布局布线可以提高电路的抗干扰能力和信号完整性。

1.位置选择：尽量将去耦电容放置在供电接口附近，以最大限度地去除电源电压中的噪声。

可以通过模拟电路和数字电路分区的方式来布局。

2.布线方式：一般来说，去耦电容与供电引脚之间需要短而粗的连接线路，以降低电阻和电感。

可以使用直接连接方式或者通过PCB布线来实现。

在进行PCB布线时，尽量缩短去耦电容与电源引脚之间的距离，降低电阻和电感。

3.接地方式：去耦电容的一端应该与地线相连，形成电路的回路。

可以选择直接与普通电路板的地线相连，或者单独设计一个地线平面来连接。

4.绕线方式：在进行布线时，尽量避免与其他电路、信号线和高频线路交叉，以降低串扰和干扰。

5.EMI控制：如果需要进一步降低电磁干扰（EMI），可以在电路板上使用屏蔽设备或者滤波电路来控制电磁干扰。

由多个电组成的去耦旁路电路,电容怎么布局摆放,先大后小还是先小后大？

由多个电组成的去耦旁路电路,电容怎么布局摆放,先大后小还是先小后大？
对于噪声敏感的IC电路，为了达到更好的滤波效果，通常会选择使用多个不同容值的电容并联方式，以实现更宽的滤波频率，如在IC电源输入端用1μF、100nF和10nF并联可以实现更好的滤波效果。

那现在问题来了，这几个不同规格的电容在PCB布局时该怎么摆，电源路径是先经大电容然后到小电容再进入IC，还是先经过小电容再经过大电容然后输入IC。

我们知道，在实际应用中，电容不仅仅是理想的电容C，还具有等效串联电阻ESR及等效串联电感ESL，如下图所示为实际的电容器的简化模型：
在高速电路中使用电容需要关注一个重要的特性指标为电容器的自谐振频率，电容自谐振频率公式表示为：
自谐振频率点是区分电容器是容性还是感性的分界点，低于谐振频率时电容表现为电容特性，高于谐振频率是电容表现为电感特性，只有在自谐振频率点附近电容阻抗较低，因此，实际去耦电容都有一定的工作频率范围，只有在其自谐振频率点附近频段内，电容才具有很好的去耦作用，使用电容器进行电源去耦时
需要特别注意这一点。

电容的特性阻抗可表示为：
可见大电容（1uF）的自谐振点低于小电容(10nF)，相应的，大电容对安装的PCB电路板上产生的寄生等效串联电感ESL的敏感度小于小电容。

SO，小电容应该尽量靠近IC的电源引脚摆放，大电容的摆放位置相对宽松一些，但都应该尽量靠近IC摆放，不能离IC距离太远，超过其去耦半径，便会失去去耦作用。

以上情况适用于未使用电源平面的情况，对于高速电路电路，一般内层会有完整的电源及地平面，这时去耦电容及IC的电源地引脚直接过孔via打到电源、地平面即可，不需用导线连接起来。

PCB布局的准则操作技巧

PCB布局的准则操作技巧摘要：PCB布局的准则操作技巧& 滤波电容、去耦电容、旁路电容作用& 在一个大的电容上还并联一个小电容的原因。

广告插播信息维库最新热卖芯片：EPF10K10AQC208-2 RL3E803 D207 TMS320BC51PZ57 TPS73601DBVR SN74ABT16543DLR CY7C106A-15VC SN65LBC182P AD8561A 9L05APCB布局的准则操作技巧& 滤波电容、去耦电容、旁路电容作用& 在一个大的电容上还并联一个小电容的原因。

总结几个常用的操作技巧：尽量将去耦电容和滤波电容等放置在对应元件的周围。

去耦电容和滤波电容的布置是改善电路板的电源质量，提高抗干扰能力的一项重要举措。

实际上，印制电路板的走线、引脚连线和接线等都有可能带来较大的电感效应，电感的存在会在电源线上引起纹波和毛刺，而在电源和地之间放置一个0.1uF的去耦电容可以有效滤除高频纹波，如果电路板上使用的是贴片电容，可以使贴片电容紧靠着元件的电源引脚。

对于一些电源转换芯片，或者是电源输入端，最好还布置一个10uF或者更大的电容，以进一步改善电源的质量。

制作元件库时一定把第一脚标上记号。

元件尺寸拿不准就1:1打印出来，拿实件直接比对。

导入用原理图生成的网络表，在PCB上显示的飞线可极大地帮助布局和走线。

元件布局时不要用X,Y键来翻转元件，否则无法焊接。

两层板走线的一种方法是：一面只走横线，一面只走纵线。

焊盘附近不要有不相关的过孔。

设计规则中主要设定线宽Width和间距Clearance。

快捷键：E-S-C(Ctrl+H) 高亮一条物理连接P-T交互式布线*在层之间切换，在布线时可自动添加一个过孔Tab打开鼠标上粘着的元件、过孔或者线的属性M-D拖动一条线或者过孔，同时其两个端点也同时移动M-M仅拖动一条线或者过孔M-E拖动一个端点Space对元件可以90度旋转，对走线可45度旋转。

4层板去耦电容放置指南

4层板去耦电容放置指南
1. 电源层：在四层板中，通常会有一个专门的电源层。

将去耦电容尽可能靠近芯片的电源引脚放置，可以提供最短的电流路径和最小的阻抗。

这样可以有效地降低电源噪声并提供稳定的电源供应。

2. 地层：地层用于提供信号返回路径和屏蔽。

将去耦电容放置在地层上，可以提供良好的接地，减少信号干扰。

确保电容的负极连接到地层，以提高去耦效果。

3. 对称放置：对于对称布局的电路，尽量将去耦电容对称放置在芯片的两侧。

这样可以保持信号路径的对称性，减少信号失真和反射。

4. 靠近时钟源：如果电路板上存在时钟信号源，将去耦电容放置在时钟源附近可以减少时钟信号的噪声和抖动。

这样可以提高系统的稳定性和可靠性。

5. 避免走线穿过电容：尽量避免在去耦电容上方或下方走线，因为走线会增加电容的寄生电感，降低去耦效果。

如果必须走线，尽量保持走线短而粗。

6. 分组放置：根据不同的电源域或功能模块，将去耦电容分组放置。

这样可以方便管理和维护，同时减少不同电源域之间的相互干扰。

7. 使用多个电容值：使用多个不同容值的去耦电容可以在不同频率范围内提供更好的去耦效果。

一般选择几个不同容值的电容，如 0.1uF、1uF 和 10uF 等。

总之，合理的去耦电容放置可以提高电路板的性能和可靠性。

在设计过程中，应根据具体的电路需求和布局约束来优化电容的放置。

PCB布局布线的一些规则

PCB布局布线的一些规则一、布局元器件布局的10条规则：1. 遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局．2. 布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件．3. 元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件、需调试的元、器件周围要有足够的空间。

4. 相同结构电路部分，尽可能采用“对称式”标准布局；5. 按照均匀分布、重心平衡、版面美观的标准优化布局；6. 同类型插装元器件在X或Y方向上应朝一个方向放置。

同一种类型的有极性分立元件也要力争在X或Y方向上保持一致，便于生产和检验。

7. 发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离发热量大的元器件。

8. 布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短；高电压、大电流信号与小电流，低电压的弱信号完全分开；模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分。

9、去偶电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最短。

10、元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔。

二、布线（1）布线优先次序键信号线优先：摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线密度优先原则：从单板上连接关系最复杂的器件着手布线。

从单板上连线最密集的区域开始布线注意点：a、尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。

必要时应采取手工优先布线、屏蔽和加大安全间距等方法。

保证信号质量。

b、电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号。

c、有阻抗控制要求的网络应尽量按线长线宽要求布线。

（2）四种具体走线方式1 、时钟的布线：时钟线是对EMC 影响最大的因素之一。

在时钟线上应少打过孔，尽量避免和其它信号线并行走线，且应远离一般信号线，避免对信号线的干扰。

去耦电容摆放规则

去耦电容摆放规则
去耦电容的摆放规则主要包括以下几点：
1. 配置位置：去耦电容应尽量靠近目标芯片的电源引脚，这样可以最大限度地缩短电流路径，减少所经过的电阻和电感，提供更好的补偿效果。

2. 大小选择：去耦电容的大小应根据目标芯片的需求和工作频率来选择。

一般而言，较大的电容值能够提供更好的瞬态补偿效果。

常见的去耦电容值通常在几十微法（uF）到几百微法（uF）范围内。

3. 多电容并联：针对不同频率范围的干扰，可以配置多个电容并联来实现更好的滤波效果。

例如，可以同时配置一个较小容值的陶瓷电容和一个较大容值的电解电容，以满足高频和低频噪声的补偿需求。

4. 电容的连接：电容的连接应确保电流的流畅性和稳定性，应尽量避免在电容器上使用走线以降低连接电感。

应将电容放置在有源器件附近以共享相同的过孔，同时应将过孔放置在靠近安装焊盘的位置，并尽可能靠近两个电容器过孔。

5. 电容的安装：在安装电容时，应将所有本地帽安装在最靠近平面的板上，将电容焊接焊盘附近放置过孔，同时将电容器放置在与数字和模拟接地相同的层上。

对于BGA（球栅阵列）的去耦电容器放置，应放置在BGA另一侧的引脚下方，而不是在BGA的电源/接地部分内每个球放置一个过孔。

遵循这些规则可以确保去耦电容的正确摆放，从而提高电路的性能和稳定性。

去耦电容排序

去耦电容排序
在电路设计中，去耦电容是一种常见的电路元件，用于提供局部电源稳定性并减小电源噪声。

在布局设计时，为了最大限度地减小电源噪声和电磁干扰，通常需要将去耦电容按照一定的顺序进行排序。

通常情况下，去耦电容的排序应该遵循以下原则：
1. 将最大的去耦电容放置在最接近电源引脚的位置；
2. 将较小的去耦电容放置在较远离电源引脚的位置；
3. 尽量使所有去耦电容的电场在同一方向上，以减小电场干扰；
4. 尽量使所有去耦电容平行于电路板边缘放置，以减小电场反射。

在实际设计中，还应该根据具体电路的特点和需要进行调整，以达到最佳的布局效果。

同时，还需要注意电容的选型和品质，以确保电容能够在设计要求的工作温度范围内正常工作，并且具有足够的寿命和稳定性。

去耦电容在PCB电磁兼容设计中的应用

812021年第1期安全与电磁兼容引言随着电子设备的大量应用，其所面临的电磁环境也越来越复杂，这对电子设备的EMC 性能提出了更高的要求。

PCB 上的去耦电容常加在芯片的电源引脚和地引脚之间，不仅能抑制芯片高速信号对外的电磁发射，也能滤除外界对芯片的电磁干扰，提高产品的EMC 性能。

大部分设计人员应用去耦电容时，只关注电容的容值，常常忽略谐振频率、走线布局对去耦效果的影响，使去耦电容的应用效果大打折扣。

1 去耦电容的作用及原理芯片作为电子设备的核心，保证芯片在复杂电磁环境下可靠工作是PCB 电磁兼容设计的基本要求。

而芯片供电电源稳定与否，直接影响芯片的运行可靠性。

如图1，PCB 上的去耦电容常位于芯片的电源引脚和地引脚之间，利用电容的储能特性，可在芯片电源出现短时波动时为芯片提供相对稳定的电压，保证芯片的供电稳定。

另外当PCB 受到高频电磁干扰时，去耦电容的高频阻抗特性可将干扰信号旁路，减小流向芯片的干扰，起到保护芯片的作用[1]。

图2给出了某PCB 上芯片的电源电压有无去耦电容时的波形。

没有去耦电容时，电源电压受到电磁干扰时会产生一个极大的脉冲电压，如图2（a），这个脉冲电压可能导致芯片的误动作，甚至损坏芯片；增加合适的去耦电容后，电源电压在受到电磁干扰时仍能维持稳定，不会出现脉冲电压，如图2（b）。

图2中，芯片电源+3.3 V 处，添加去耦电容前后的干扰纹波值分别为89.0 mV、 22.1 mV。

因此去耦电容的合理运用，对PCB 电磁兼容设计十分重要。

2 去耦电容的选型及应用去耦电容对电磁干扰的旁路能力，取决于电容的高频阻抗特性。

在电磁干扰的主要频率范围内，去耦电容的阻抗越低，对干扰的旁路能力越强，去耦效果越好。

低频时电容仅表现出纯电容的特性，从理论上讲频率越高阻抗就越小，对电磁干扰的旁路能力就越强[2]。

但随摘要印刷电路板（PCB）的设计决定了产品电磁兼容（EMC）性能的好坏，合理地运用去耦电容对滤除PCB 的电磁干扰，提高产品的电磁兼容性能至关重要。

退耦电容的布置和布线

去耦电容的布局与布线作者卢起斌日期2009-5-4 版本1.0去耦电容放置在负载器件的电源和地之间，主要有两个作用：一方面是作为负载器件的蓄能电容，避免由于电流的突变而使电压下降，相当于滤除纹波；另一方面旁路掉该器件的高频噪声。

在很多设计中，去耦电容通常使用容量相差一个数量级以上的两个甚至更多的电容并联，为的是提高电源供应电路从高到低频的瞬态响应。

理论上电容越大，低频的通过性越好，滤波效果也越好，但电容器的原理和结构也决定了大容量电容的分布参数，如等效电感和等效电阻都明显高于小电容，同时 PCB1线也存在一定的分布参数。

只是这些分布参数的在低频时表现并不明显，所以布局安排上可以将大容量电容放得远离有源器件一些。

随着工作频率升高，滤波器件的感抗和PC 战路感抗开始呈现，且频率越高感抗越大，对供电回路的纹波影响越明显，因此需要选用感抗小的小容量电容提供良好的去耦。

同时还应缩短滤波电容两端到负载的电源与地的距离，尽可能将去耦电容和负载器件放置在同一层。

为降低EMI ，也应尽量减小电源线和地回路之间包围的面积。

以下图例都是说明如何设计良好的去耦电路拓扑结构和布线策略。

图1各种布线方式对去耦质量的影响a) VCC and GND lead to supply70.se not via □ &Cap, DeCap has not ehsctb) GND lead noise to systam GND noi$e CL.ir$nt flo-TS partly v a DeCap DeCap has hardly eTacie) '.'CC and G N D lead ：i& supplyno se f&.n-s not DaCap. DeCap has not affect討 GNC is not shon competed rcDeCap GND and □«cap a loop cjr^snl 匚e 匚EQ has hardly effectM mmp cored connec:ed to yC and p&.-.er acpply.high speed current win “ supported from DeDvCdpCb GND lead no 辭 to S/stam GND noiae current flc -；s partl\ v a□ &Cap, DeCap has hardfy sffect■V 1 jz Hl lc J…J IC■ ■■■■■■■T'—L 1 kn2006-3-19不合il* iai果电流是滾动的.则会在电客前的写遑上玉成压降，这拝取的电區就是波动的‘电源a图2两种拓扑结构的对比喪片■gzVersion B : good图3多器件时两种去耦布线的对比loi ge orecLoyoul ol Wcc ond GNDS' nailer afea图4如何减小电源和地回路所包围的面积not good good best PADComp on ent grounding图5使用地平面时如何优化地线焊盘的引线和过孔思考一下：对于稳压器，其输入端、输出端的电容如何放置？以上图片均来自互联网，仅供研究、学习之用。

耦合电容用法

1、藕合电容如何布置？有什么原则？是不是每个电源引脚布置一片0.1μF？有时候看到0.1μF 和10μF 联合起来使用，为什么？藕合电容应尽可能靠近电源引脚。

耦合电容在电源和地之间的有两个作用：一方面是蓄能电容，避免由于电流的突变而使电压下降，相当于滤纹波，故又称为去藕。

另一方面旁路掉该器件的高频噪声，故又称为旁路。

数字电路中典型的去耦电容值是0.1μF。

0.1μF 的去耦电容有5μH 的分布电感，它的并行共振频率大约在7MHz 左右，也就是说，对于10MHz 以下的噪声有较好的去耦效果，对40MHz 以上的噪声几乎不起作用。

0.1μF、10μF 的电容并联使用，共振频率在20MHz 以上，去除高频噪声的效果要好一些，较好的兼顾了去藕和旁路。

经验上，每10 片左右IC 要加一片 1 个耦合电容，可选1μF 左右。

最好不用铝电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。

要使用钽电容或聚碳酸酯电容。

去耦电容的选用，可按C="1"/F，10MHz 取0.1μF，100MHz 取0.01μF。

2、电阻电容的封装形式如何选择，有没有什么原则？比如，同样是104 的电容有0603、0805 的封装，同样是10uF 电容有3216、0805、3528 等封装形式，选择哪种封装形式比较合适呢？电阻电容的封装与元件的规格有关，简而言之，对于电阻，封装与阻值（容值）和功率有关，功率越大，封装尺寸越大；对于电容，封装与容值和耐压有关，容值和耐压越高，封装尺寸越大。

经验之谈，0603 封装的电容，容值最大为225（2.2μF），10μF 的电容，应该没有0805 的封装，而3216，3528 的封装与耐压和材料有关，建议你根据具体元件参考相应的Datasheet。

3、有时候两个芯片的引脚(如芯片A 的引脚1,芯片B 的引脚2)可以直接相连，有时候引脚之间(如A-1 和B-2)之间却要加上一片电阻，如22欧，请问这是为什么？这个电阻有什么作用？电阻阻值如何选择？在芯片的引脚连线之间串入电阻，多见于信号传输上，电阻的作用是防止串扰，提高传输成功率，有时也用来作为防止浪涌电流。

去耦电容接法

去耦电容接法哎呀，说起去耦电容接法，这事儿可真是让我头疼又好笑。

记得那是一个阳光明媚的下午，我正坐在电脑前，准备给我的宝贝电脑升级一下。

我在网上看了不少教程，心里想着，这事儿应该挺简单，不就是把电容接上嘛。

首先，我得找到那个小小的去耦电容。

这东西，别看它小，作用可大着呢。

它能帮我的电路稳定电压，减少噪声，就像给电路吃了颗定心丸。

我翻箱倒柜，终于在一个角落里找到了它，小小的，黑黑的，像个不起眼的小石头。

接下来，我得把它接到电路板上。

我拿起了电烙铁，这东西可烫手，我得小心点。

我先给电烙铁加热，然后小心翼翼地把焊锡丝放在电烙铁上，看着它慢慢融化，变成闪亮的液体。

我深吸一口气，告诉自己，别紧张，就像给电路板做美容一样。

我把电容的一端焊到了电路板上，然后开始焊接另一端。

这时，我发现电容的两个脚好像有点歪，这可不行，得调整一下。

我轻轻用镊子夹住电容的脚，小心翼翼地调整了一下位置，然后再次焊接。

这次，焊点漂亮多了，像小山丘一样，圆润又饱满。

我看着这个小小的电容，心里想，这玩意儿可真重要。

它虽然不起眼，但要是没有它，我的电路板可能就会像没吃饱饭的孩子，总是闹脾气。

现在好了，它稳稳地坐在电路板上，就像个忠诚的守护者。

最后，我测试了一下电路板，一切正常，去耦电容接法成功了！我看着电脑屏幕上的“Hello World”，心里有种说不出的满足感。

这小小的电容，就像是生活中的小确幸，虽然简单，但却能带来大大的幸福感。

所以，你看，去耦电容接法，听起来挺技术，其实也挺有趣的。

就像生活中的小事，看似不起眼，却能带来意想不到的惊喜。

下次你看到电路板上的小电容，别忘了，它可是个了不起的小英雄呢。

退藕电容的一般配置原则

1. 电源输入端跨接10 ~100uf的电解电容器。

如有可能，接100uf以上的更好。

国内最顶级的开发者论坛---FPGA|ASIC|DSP|ARM|MCU|电子电路|嵌入式|开发设计)e;W9w W,Q2. 原则上每个集成电路芯片都应布置一个0.01pf的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1 ~ 10pf的但电容。

asic;ic;fpga;cpld;嵌入式;单片机;mpu;mcu;asi;dsp;arm;mips v0u g n*} s { l3. 对于抗噪能力弱、关断时电源变化大的器件，如ram、rom存储器件，应在芯片的电源线和地线之间直接入退藕电容。

asic;ic;fpga;cpld;嵌入式;单片机;mpu;mcu;asi;dsp;arm;mips q2I9P y T8S　4、电容引线不能太长，尤其是高频旁路电容不能有引线。

此外，还应注意以下两点：7W p C7~xa、在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用附图所示的 rc 电路来吸收放电电流。

一般 r 取 1 ~ 2k，c取2.2 ~ 47uf。

cmos的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。

由于大部分能量的交换也是主要集中于器件的电源和地引脚，而这些引脚又是独立的直接和地电平面相连接的。

这样，电压的波动实际上主要是由于电流的不合理分布引起。

但电流的分布不合理主要是由于大量的过孔和隔离带造成的。

这种情况下的电压波动将主要传输和影响到器件的电源和地线引脚上。

为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。

这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。

asic;ic;fpga;cpld;嵌入式;单片机;mpu;mcu;asi;dsp;arm;mips:e s9A#y i]!W6A t8{ 当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。