锁相环常见问题解答讲解

合集下载

锁相环(PLL)原理及其应用中的七大常见问题

当 VCO/VCXO 的控制电压超出了 Vp，或者非常接近 Vp 的时候，就需要用有源滤波器。在对环路误差信号进行滤波的同时，也提供一定的增益，从而调整 VCO/VCXO 控制电压到合适的范围。问：PLL 对于 VCO 有什么要求？以及如何设计 VCO 输出功率分配器？答：选择 VCO 时，尽量选择 VCO 的输出频率对应的控制电压在可用调谐电压范围的中点。选用低控制电压的 VCO 可以简化 PLL 设计。问：如何设置电荷泵的极性？答：在下列情况下，电荷泵的极性为正。环路滤波器为无源滤波器，VCO 的控制灵敏度为正（即，随着控制电压的升高，输出频率增大）。在下列情况下，电荷泵的极性为负。环路滤波器为有源滤波器，并且放大环节为反相放大； VCO 的控制灵敏度为正。环路滤波器为无源滤波器，VCO 的控制灵敏度为负；PLL 分频应用，滤波器为无源型。即参考信号直接 RF 反馈分频输入端，VCO 反馈到参考输入的情况。问：为何我的锁相环在做高低温试验的时候，出现频率失锁？答：高低温试验失败，可以从器件的选择上考虑，锁相环是一个闭环系统，任何一个环节上的器件高低温失效都有可能导致锁相环失锁。先从 PLL 频率合成器的外围电路逐个找出原因，如参考源（TCXO，）是否在高低温试验的范围之内？问：非跳频（单频）应用中，最高的鉴相频率有什么限制？答：如果是单频应用，工程师都希望工作在很高的鉴相频率上，以获得最佳的相位噪声。数据手册都提供了最高鉴相频率的值，另外，只要寄存器中 B > A，并且 B > 2，就可能是环路锁定。通常最高频率的限制是：这里 P 为预分频计数器的数值。
问：环路滤波器采用有源滤波器还是无源滤波器？答：有源滤波器因为采用放大器而引入噪声，所以采用有源滤波器的 PLL 产生的频率的相位噪声性能会比采用无源滤波器的 PLL 输出差。因此在设计中我们尽量选用无源滤波器。其中三阶无源滤波器是最常用的一种结构。 PLL 频率合成器的电荷泵电压 Vp 一般取 5V 或者稍高，电荷泵电流通过环路滤波器积分后的最大控制电压低于 Vp 或者接近 Vp。如果 VCO/VCXO 的控制电压在此范围之内，无源滤波器完全能够胜任。

数字（鉴相）环失锁现象及解决办法八一无线

数字（鉴相）环失锁现象及解决办法八一无线数字（鉴相）环失锁现象及解决办法【摘要】通过比较正弦鉴相器与数字鉴相器特性，本文指出锁相环设计者选用数字鉴相器存在的问题，并分析了其失锁原理，最后提出解决办法。

【关键词】锁相环鉴频鉴相器失锁牵引一、前言传统的正弦鉴相器（P。

D）相对来说比较笨重，数字器件广泛使用之后，在锁相环路中亦多采用数字鉴相器，它小巧（可以表面贴装）可靠，而且经济方便, 所以传统的正弦鉴相器日渐少用，在许多无线电设备中为求电路简洁高效，经常使用含有“数字鉴相器”的“组合式锁相环”（见图四）这种锁相环的特点是VCO频率fo不直接送至鉴相器，而是先将fo与第二基频fi2混频，取其差频fR经N分频后再送鉴相器与第一基频fi1进行相位比较，这就产生了一个问题，两个互为镜相的频率（fi2+fR =fo和fi2-fR= f o#）都可能产生同样差频fR，在初始值或大跨度切换（如110Mhz跳到 455KHz）频率时，（当N 改变时VCO fo不会瞬变）压控震荡频率很可能超过镜相频率f o#，这对于正弦鉴相器来说（只检相差）对频差不敏感，不会造成麻烦，而对“数字鉴相器”则不尽然，因为许多“数字鉴相器”实质上是为“鉴频- 鉴相器”，存在频差时以“鉴频”方式工作，而且不能识别是否镜相频率，把已经“超出”镜相频率F o#的VCO震荡误判为“低于”Fo，于是它随即改变误差电压驱使VCO频率进一步超出镜相频率f o#，如此恶性循环而形成逆牵性失锁，整个电路工作瘫痪，对此，PLL设计者宜慎审电路防此一患（这种故障在整机出厂检测中常不出现，而在不同的时间、不同的工作环境中个别元件工作点发生微小变化后突然显露出来），今将逆牵性失锁形成机制和消除方法剖叙如下：二、两种鉴相器的特性A. 正弦监相器（P。

D）将压控震荡器（ＶＣＯ）输出频率fo的相位qo与基准频率fi的相位qi进行比较，输出随相位差qe变化的误差电压Ue，正弦鉴相器不能识别频率差，它的输出电压Ue随相位差qe作正弦变化,经LPF滤除高频成分，输出控制电压UF用来控制ＶＣＯ，（即VCO的震荡频率是随UF变化的）见（1）及（2）式：UF =KP Sin（qi-qo）=KP Sinqe （1）fo（t）=fom+Kvco UF（t）（2）qe的变化范围不会超出３６０度，故控制电压UF是以２兀为周期的曲线函数，见（图二）。

锁相环分析

几种常见锁相环分析并网变换器对锁相环的基本要求：（1）电网电压经常发生跌落、闪变等动态电能质量问题，并且这些异常的出现均是不可预计而且需要及时补偿的。

所以要求并网变换器能够对电网电压相位的变化在ms级的时间内能做出快速的响应，即要求并网变换器的锁相方法要有良好的动态性能，保证当电压跌落和骤升时不对锁相性能造成太大影响。

（2）三相电压不平衡时，要求电力电子装置的锁相方法能够捕获正序基波分量的相位，对三相不平衡情况有很强的抑制作用。

（3）锁相环应该能快速检测到电网电压发生相位、频率突变等问题。

（4）要求锁相方法对畸变电压要有很强的抑制作用。

（5）对于一些电力补偿装置如动态电压恢复器，锁相方法不仅要实时检测网侧电压的相位，而且要实时监测网侧电压的幅值变化状况用来判断并决定电力补偿装置的工作模式1、基于低通滤波器的锁相方法Karimi-Ghartemani.M和Reza Iravani.A提出了基于低通滤波器的锁相方法，其原理如图所示。

三相电网电压从三相静止坐标系转换为两相静止坐标系，利用常见的低通滤波器滤除电网中的谐波干扰，然后对信号进行标么化处理，从而得到电网电压的相位，旋转矩阵R用于补偿滤波器所造成的相位滞后。

原理及R优点：避免检测过零点带来的问题缺点：1、在设计低通滤波器时，需要在系统滤波器的鲁棒性和动态响应之间做出折中的选择，较低的截止频率可以抑制系统谐波对相位检测的干扰，但是也相应的降低了系统的响应速度。

2、这种方法需求得反三角函数值，计算速度较慢，尤其在系统频率变动和三相电压不平衡时，对畸变电压的抑制作用弱，因此无法正确锁相。

参考文献Method for Synchronization of Power Electronic Converters in Polluted and Variable-Frequency2、基于空间矢量滤波器(SVF)的锁相方法空间矢量滤波器是一种用于空间矢量滤波的新型滤波器，它是基于电网电压的αβ分量相互关系相互影响的基础上提出的。

锁相环锁定后的相位问题

锁相环锁定后的相位问题通常涉及到系统的稳定性和锁定速度。

以下是一些关键点：
1. 相位裕度：相位裕度是衡量锁相环稳定性的一个重要参数。

一般来说，相位裕度越大，系统越稳定。

经验值表明，相位裕度超过45度时，系统基本就能保持稳定。

但是，相位裕度越大，可能会对锁定速度产生一定影响。

因此，一般PLL的相位裕度设定在45-60度之间比较合适。

2. 系统配置：锁相环的配置对其性能有很大影响。

不恰当的配置可能会导致失锁问题。

在实际应用中，大多数失锁问题都是由于配置不当引起的。

3. 采样和变换：在三相系统中，电压采样只能得到线电压，通过3/2变换，可以将线电压变换到静止的AB坐标系中，其中Ubeta领先Ualpha 90度。

在工程应用中，采样通道的直流零飘、幅值衰减、相移等细节对锁相的准确性至关重要。

4. 变换方式：在进行3/2变换时，应采用等幅值变换，以确保变换后的信号能够准确地反映原始信号的特性。

例如，Ualpha和Ubeta的计算方式分别为(Uab-Uca)/3和Ubc/sqrt(3)。

5. 单相与三相锁相环：锁相环可以分为单相和三相之分，单相锁相通常是通过相位移相，而三相锁相则涉及到更复杂的电压采样和变换过程。

6. 实际工程考虑：在实际工程中，除了理论计算外，还需要考虑硬件的实际表现，如传感器的精度、AD转换器的分辨率、数字处理的延迟等因素，这些都可能影响锁相环的性能。

锁相环的基本知识

锁相环（一）工作原理去耦：去耦，专指去除芯片电源管脚上的噪声。

该噪声是芯片本身工作产生的。

在直流电源回路中，负载的变化会也引起电源噪声。

去耦的基本方法是采用去耦电容。

作用编辑防止发生不可预测的反馈，影响下一级放大器或其它电路正常工作。

例如使用一个共发射极接法三极管，由于Vcc有内阻，当基极输入交流信号，会在电源Vcc电流（基极集电极电流和）产生交流电流，从而影响偏置端基极。

导致输出端电压不稳定。

通常的解决办法是使用电容对Vcc交流接地，去除此影响。

这个解决办法叫做去耦。

去耦：专指去除芯片电源管管脚上的噪声,该噪声是芯片本身工作产生的。

在直流电源回路中，负载的变化会引起电源噪声。

例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。

配置去耦电容可以抑制因负载变化而产生的噪声，是抑制电路板的可靠性设计的一种常规做法。

配置原则编辑●电源输入端跨接一个电解电容器，如果印制电路板的位置允许，采用比较大的电解电容器的抗干扰效果会更好。

●为每个集成电路芯片配置一个0.01uF的陶瓷电容器。

如遇到印制电路板空间小而装不下时，可每4～10个芯片配置一个1～10uF钽电解电容器，这种器件的高频阻抗特别小，在500kHz～20MHz范围内阻抗小于1Ω，而且漏电流很小（0.5uA以下）。

●对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片的电源线（Vcc）和地线（GND）间直接接入去耦电容。

●去耦电容的引线不能过长，特别是高频旁路电容不能带引线。

目录1.1分类2.2常见的电源噪声及解决方案分类编辑根据传播方向的不同，分为两类：1.从电源进线引入的外界干扰；2.由电子设备产生并经电源线传导出去的噪声。

从形成特点看，噪声干扰分为串模干扰和共模干扰两种：1.串模干扰是两条电源线之间（简称线对线）的噪声；2.共模干扰则是两条电源线对大地（简称线对地）的噪声。

(完整word版)锁相环的基本原理和模型

1.锁相环的基本原理和模型在并网逆变器系统中，控制器的信号需要与电网电压的信号同步，锁相环通过检测电网电压相位与输出信号相位之差，并形成反馈控制系统来消除误差，达到跟踪电网电压相位和频率的目的。

一个基本的锁相环结构如图1-1所示，主要包括鉴相器，环路滤波器，压控振荡器三个部分。

图1-1 基本锁相环结构鉴相器的主要功能是实现锁相环输出与输入的相位差检测；环路滤波器的主要作用应该是建立输入与输出的动态响应特性，滤波作用是其次；压控振荡器所产生的所需要频率和相位信息。

PLL 的每个部分都是非线性的，但是这样不便于分析设计。

因此可以用近似的线性特性来表示PLL 的控制模型。

鉴相器传递函数为：)(Xo Xi Kd Vd -=压控振荡器可以等效为一个积分环节，因此其传递函数为：SKo 由于可以采用各种类型不同的滤波器（下文将会讲述），这里仅用)(s F 来表示滤波器的传递函数。

综合以上各个传递函数，我们可以得到，PLL 的开环传递函数，闭环传递函数和误差传递函数分别如下：Ss F K K s G d o op )()(=，)()()(s F K K S s F K K s G d o d o cl +=，)()(s F K K S S s H d o += 上述基本的传递函数就是PLL 设计和分析的基础。

2.鉴相器的实现方法鉴相器的目的是要尽可能的得到准确的相位误差信息。

可以使用线电压的过零检测实现，但是由于在电压畸变的情况下，相位信息可能受到严重影响，因此需要进行额外的信号处理，同时要检测出相位信息，至少需要一个周波的时间，动态响应性能可能受到影响。

一般也可以使用乘法鉴相器。

通过将压控振荡器的输出与输入相乘，并经过一定的处理得到相位误差信息。

在实际的并网逆变器应用中还可以在在同步旋转坐标系下进行设计，其基本的目的也是要得的相差的数值。

同步旋转坐标系下的控制框图和上图类似，在实际使用中，由于pq 理论在电网电压不平衡或者发生畸变使得性能较差，因而较多的使用dq 变换，将采样得到的三相交流电压信号进行变化后与给定的直流参考电压进行比较。

锁相环失锁状态的特点

锁相环失锁状态的特点锁相环（Phase-Locked Loop，简称PLL）是一种常用的电路，用于提供时钟信号的稳定性和相位同步性。

然而，由于各种原因，锁相环有可能进入失锁状态，即无法维持稳定的相位同步关系。

本文将探讨锁相环失锁状态的特点，并对其进行解释和扩展。

一、锁相环失锁状态的特点：1. 频率偏差较大：在锁相环失锁状态下，输出信号的频率与参考信号的频率之间存在较大的偏差。

这是因为在失锁状态下，锁相环无法正确地对参考信号进行跟踪和调整，导致输出频率不稳定。

2. 相位漂移明显：失锁状态下，输出信号的相位与参考信号的相位之间存在明显的漂移。

这是因为失锁时，锁相环无法实现相位同步，输出信号的相位会随着时间的推移逐渐偏离参考信号的相位。

3. 稳定性较差：失锁状态下，锁相环的稳定性较差，无法保持稳定的输出信号。

这是因为失锁时，锁相环无法正确地对反馈信号进行调整，导致输出信号的幅值和相位不可预测地发生变化。

4. 噪声增加：失锁状态下，锁相环输出信号的噪声较大。

这是因为失锁时，锁相环无法对噪声进行有效的抑制和滤波，导致输出信号的噪声功率增加。

5. 响应速度变慢：失锁状态下，锁相环的响应速度较慢。

这是因为失锁时，锁相环无法快速地对输入信号进行跟踪和调整，导致输出信号的响应速度变慢。

二、失锁状态的解释：1. 失锁状态的原因：锁相环进入失锁状态的原因有很多，例如参考信号的频率发生变化、参考信号的相位发生变化、反馈信号的噪声干扰等。

当这些因素超过锁相环的稳定范围时，锁相环就会失锁。

2. 失锁状态的影响：失锁状态下，锁相环无法提供稳定的时钟信号，会影响到系统的正常运行。

例如在通信系统中，失锁状态下的锁相环会导致信号传输错误率的增加，降低系统的可靠性。

3. 失锁状态的恢复：一旦锁相环进入失锁状态，需要采取相应的措施将其恢复到锁定状态。

常用的恢复方法包括增加锁相环的带宽、改变反馈信号的路径、调整参考信号的频率等。

三、锁相环失锁状态的扩展：1. 失锁检测：为了及时发现锁相环的失锁状态，可以设计失锁检测电路。

锁相环的基本原理和应用讲解

6
123
2020/9/30
如果VCO 的频率在开始时低于输入参考频率，相应比较器的输出偏正。此正输出电压经滤波后加至VCO，强制VCO 的频率增加，直至 VCO的频率和相应与输人参考信号的频率与相应精确相同为止。
7
123
2020/9/30
如果VCO的频率增加到高于输入参考频率，则发生与上述相反的过程。相应比较器的输出减少，使VCO 的频率降低，以锁定到与输入参考相同的频率上。
Fmin = 1 / R2( C1+32pf )
17
123
2020/9/30
键控移频 ( FSK )
VCC
R1
VCO VCC
9
4 Fo
5 00 K
8
(SET FREQ)
5
6 7 11
C1
R2
0 .1 U
1 00 K
U1
U2
NOT
R3 NOT
POT2
123
C2
CAP
fig2 FSK
18 2020/9/30
C2 5 10 0 p
123
OPAMP
10 Uo
Rl 1 0k
fig 2 F -- V
tl e
Size
N
A4 21
20DF2ialte0e::/9/30
15 E:
4. PLL锁相环电路分析
4.1 4046比较器I和II的特点
比较器I的特点是：两个输入信号的电平状态相异时( 一个是高电平，一个是低电平)，输山信号Ｖ为高电平：反之为低电平。当两个输入信号的
误差
fo
低通滤波器
线性压控振荡器
计数器 10

fpga锁相环的pll供电电压2.5v的偏差 -回复

fpga锁相环的pll供电电压2.5v的偏差-回复FPGA锁相环（Phase-Locked Loop，PLL）是一种重要的电路技术，用于将输入信号与参考信号进行频率和相位同步。

在PLL电路设计中，供电电压是一个关键因素，它直接影响着电路性能和稳定性。

本文将围绕FPGA 锁相环供电电压2.5V的偏差展开讨论，并逐步解答相关问题。

第一步：FPGA锁相环的基本原理在介绍供电电压偏差的影响之前，首先需要了解FPGA锁相环的基本工作原理。

PLL由相位比较器、电压控制振荡器（Voltage-Controlled Oscillator，VCO）和频率分频器组成。

相位比较器用于比较输入信号与参考信号的相位差异，输出的控制电压通过VCO调节，并将输出信号分频后与输入信号进行比较，形成一个闭环控制。

第二步：供电电压对FPGA锁相环的影响在FPGA锁相环中，供电电压的不稳定性会对整个电路的性能和稳定性产生重要影响。

当供电电压存在偏差时，会导致PLL的工作频率和相位发生变化，可能引发如下问题：1. 频率错误：供电电压偏高或偏低会导致VCO的频率输出有所偏移，从而与参考信号的频率不匹配，使得整个锁相环的工作频率不正确。

2. 相位抖动：供电电压偏差会导致VCO频率的波动，进而影响锁相环的相位稳定性。

因此，相位抖动会增加，这会对系统的严格同步要求产生负面影响。

3. 边缘抖动：供电电压偏差可能导致锁相环输出的时钟信号出现边缘抖动，这将影响其他电路模块的正常工作，并可能引起时序故障。

4. 锁定时间增加：供电电压偏差可能会导致锁相环的锁定时间延长，从而影响系统的响应速度和实时性。

第三步：应对供电电压偏差的方法为了避免供电电压偏差对FPGA锁相环的不利影响，我们可以采取以下方法：1. 选择稳定电源：在设计中，选择稳定可靠的电源，以降低供电电压偏差的可能性。

同时，可以考虑使用滤波电容和电压稳压器对电源进行进一步稳定。

2. 使用电源管理IC：现代FPGA设备中通常会集成电源管理IC，这些IC 能够在稳定供电电压的同时提供额外的保护功能，例如过电流保护和短路保护，以确保电路的安全运行。

锁相环指标 -回复

锁相环指标-回复什么是锁相环指标？锁相环（Phase-Locked Loop，简称PLL）是一种用于时钟生成和频率合成的电路。

锁相环指标是对锁相环电路性能进行评估和描述的一系列参数。

这些指标可以用来评估PLL的稳定性、带宽、相位噪声等重要性能。

1. 锁相环的基本原理和结构锁相环由相位比较器、低通滤波器、电压控制振荡器（Voltage-Controlled Oscillator，简称VCO）和分频器组成。

其基本原理是通过不断调整VCO的频率和相位，使其与参考信号保持同步。

相位比较器将参考信号和VCO输出的信号进行相位比较，并产生一个误差信号。

这个误差信号经过低通滤波器后，被送至VCO进行频率和相位调整。

2. 锁相环指标的分类锁相环指标通常可以分为稳定性指标、带宽指标、相位噪声指标等几个方面。

稳定性指标主要包括：锁定时间、追踪范围、捕获范围等。

锁定时间是指锁相环从失锁状态转移到锁定状态所需的时间，是评估锁相环速度的重要指标。

追踪范围是指锁相环能追踪的输入频率范围，超出追踪范围的输入信号会导致失锁。

捕获范围是指锁相环能捕获的输入频率范围，超出捕获范围的输入信号也会导致失锁。

带宽指标主要包括：环路带宽、相位裕度等。

环路带宽是指锁相环的频率响应范围，描述了PLL对输入信号的跟随能力。

相位裕度是指锁相环频率响应的相位裕量，决定了锁定后的相位稳定度。

相位噪声指标主要包括：相位噪声密度、杂散频率等。

相位噪声密度是指在单位频率范围内，锁相环输出信号的相位噪声功率。

杂散频率是指锁相环输出信号中除了基频外的其它频率分量。

3. 如何评估锁相环指标评估锁相环指标通常需要进行实验测试或进行模拟仿真。

其中，常用的测试方法包括锁定时间测试、频率响应测试、相位噪声测试等。

在锁定时间测试中，输入一个频率变化较大的信号，观察锁相环从失锁到锁定所需的时间。

锁相环的响应快速且稳定的特性表示较好的锁定时间。

频率响应测试通常通过输入不同频率的正弦波信号，并测量锁相环输出的幅值和相位，以绘制幅频响应和相频响应曲线。

锁相环理论讲解

锁相环的理论锁相环作为一个系统，主要包含三个基本模块：鉴相器(Phase Detector ：PD)、低通滤波器(LowPass Filter ：LPF)，亦即环路滤波器(L00P Filter ：LF )，和压控振荡器(V oltage Controlled Oscillator ：VCO )。

这三个基本模块组成的锁相环为基本锁相环，亦即线形锁相环(LPLL)，如图2．1所示。

图2.1锁相环原理图当锁相环开始工作时，输入参考信号的频率1f 与压控振荡器的固有振荡频率o f 总是不相同的，即1o f f f ∆=-，这一固有频率差1o f f f ∆=-必然引起它们之间的相位差不断变化，并不断跨越2π角。

由于鉴相器特性是以相位差2π为周期的，因此鉴相器输出的误差电压总是在某一范围内摆动。

这个误差电压通过环路滤波器变成控制电压加到压控振荡器上，使压控振荡器的频率o f 趋向于参考信号的频率i f ，直到压控振荡器的频率变化到与输入参考信号的频率相等，并满足一定条件，环路就在这个频率上稳定下来。

两个频率之间的相位差不随时间变化而是一个恒定的常数，这时环路就进入“锁定”状态。

当环路已处于锁定状态时，如果输入参考信号的频率和相位发生变化，通过环路的控制作用，压控振荡器的频率和相位能不断跟踪输入参考信号频率的变化而变化，使环路重新进入锁定状态，这种动态过程称为环路的“跟踪”过程。

而环路不处于锁定和跟踪状态，这个动态过程称为“失锁”过程。

从上述分析可知，鉴相器有两个主要功能：一个是频率牵引，另一个是相位锁定。

实际中使用的锁相环系统还包括放大器、分频器、混频器等模块，但是这些附加的模块不会影响锁相环的基本工作原理，可以忽略。

2.1 锁相环的工作原理锁相环作为一个系统，主要包含三个基本模块：鉴相器【4】、低通滤波器，亦即环路滤波器，和压控振荡器。

在本节首先分析鉴相器、环路滤波器和压控振荡器.2.1.1 鉴相器锁相环中的鉴相器（PD ）通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图示：()O U t ()i U t ()D U t图2.2 模拟鉴相器电路鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：()sin[()]i m i i u t U t ωθ=+ （2.1）()sin[()]o om o o u t U t ωθ=+ （2.2）式中的O ω为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。

锁相环常见问题解答讲解

ADI官网下载了个资料，对于PLL学习和设计来说都非常实用的好资料，转发过来，希望对大家有帮助（原文链接/zh/content/cast_faq_PLL/fca.html#faq_pll_01）∙参考晶振有哪些要求？我该如何选择参考源？∙请详细解释一下控制时序，电平及要求？∙控制多片PLL芯片时，串行控制线是否可以复用？∙请简要介绍一下环路滤波器参数的设置？∙环路滤波器采用有源滤波器还是无源滤波器？∙PLL对于VCO有什么要求？以及如何设计VCO输出功率分配器？∙如何设置电荷泵的极性？∙锁定指示电路如何设计？∙PLL对射频输入信号有什么要求？∙PLL芯片对电源的要求有哪些？∙内部集成了VCO的ADF4360-x，其VCO中心频率如何设定？∙锁相环输出的谐波？∙锁相环系统的相位噪声来源有哪些？减小相位噪声的措施有哪些？∙为何我测出的相位噪声性能低于ADISimPLL仿真预期值？∙锁相环锁定时间取决于哪些因素？如何加速锁定？∙为何我的锁相环在做高低温试验的时候，出现频率失锁？∙非跳频（单频）应用中，最高的鉴相频率有什么限制？∙频繁地开关锁相环芯片的电源会对锁相环有何影响？∙您能控制PLL芯片了么？，R分频和N分频配置好了么？∙您的晶振输出功率有多大？VCO的输出功率有多大？∙您的PFD鉴相极性是正还是负？∙您的VCO输出频率是在哪一点？最低频率？最高频率？还是中间的某一点？VCO 的控制电压有多大？∙您的PLL环路带宽和相位裕度有多大？∙评价PLL频率合成器噪声性能的依据是什么？∙小数分频的锁相环杂散的分布规律是什么？∙到底用小数分频好还是整数分频好？∙ADI提供的锁相环仿真工具ADISimPLL支持哪些芯片，有什么优点？∙分频–获得高精度时钟参考源？∙PLL，VCO闭环调制，短程无线发射芯片？∙PLL，VCO开环调制？∙时钟净化----时钟抖动（jitter）更小？∙时钟恢复（Clock Recovery）？问题：参考晶振有哪些要求？我该如何选择参考源？答案：波形：可以使正弦波，也可以为方波。

锁相环_精品文档

锁相环锁相环，又称为锁相放大器或者锁相放大器，是一种基于反馈机制的控制系统，用于稳定和锁定两个信号的相位差。

锁相环的原理可以在许多领域中得到应用，包括通信、电子仪器、雷达等。

锁相环工作原理锁相环的核心原理是采用一个反馈环来纠正输入信号的相位差。

一般来说，锁相环由三个主要部分组成：相位比较器、低通滤波器和可变频率振荡器。

首先，锁相环将输入信号和参考信号通过相位比较器进行比较，产生一个误差信号。

相位比较器会计算两个信号之间的相位差，并且生成一个电压或电流信号，表示这个相位差。

如果输入信号和参考信号的相位差为零，那么相位比较器输出的误差信号也将为零。

接着，误差信号通过低通滤波器进行滤波处理，去除高频噪声和杂散信号。

低通滤波器可以使锁相环对于高频噪声具有良好的抑制能力，提高系统的稳定性和抗干扰性。

最后，滤波后的误差信号被送往可变频率振荡器，控制其输出的频率和相位。

可变频率振荡器会根据误差信号的大小和方向来调整输出信号的频率和相位，以减小相位差。

如果误差信号为正，则输出频率增加；如果误差信号为负，则输出频率减小。

通过不断调整输出频率和相位，锁相环可以将输入信号和参考信号的相位差保持在一个可接受的范围内。

应用领域锁相环在通信领域中有广泛的应用。

在通信系统中，锁相环可以用来确保发送和接收的信号保持同步。

例如，在无线通信中，锁相环可以用来抑制多径干扰和载波漂移，提高通信质量和稳定性。

另外，锁相环还可以用于时钟恢复和数据捕获等方面。

除了通信领域外，锁相环在电子仪器和雷达等领域也有重要的应用。

在电子仪器中，锁相环可以用来稳定和控制仪器的频率和相位。

例如，在频谱分析仪和信号发生器中，锁相环可以确保仪器输出的信号具有准确的频率和相位信息。

在雷达系统中，锁相环可以用来实现目标检测和跟踪。

通过锁相环，雷达可以准确地测量目标和干扰源之间的相对相位差，从而提高雷达测量的精度和可靠性。

总结锁相环是一种基于反馈机制的控制系统，用于稳定和锁定两个信号的相位差。

锁相环(PLL)详解

锁相环（PLL）详解
锁相环（PLL）详解锁相环是指一种电路或者模块，它用于在通信的接收机中，其作用是对接收到的信号进行处理，并从其中提取某个时钟的相位信息。

或者说，对于接收到的信号，仿制一个时钟信号，使得这两个信号从某种角度来看是同步的（或者说，相干的）。

由于锁定情形下（即完成捕捉后），该仿制的时钟信号相对于接收到的信号中的时钟信号具有一定的相差，所以很形象地称其为锁相器。

而一般情形下，这种锁相环的三个组成部分和相应的运作机理是：
1 鉴相器：用于判断锁相器所输出的时钟信号和接收信号中的时钟的相差的幅度；
2 可调相/调频的时钟发生器器：用于根据鉴相器所输出的信号来适当的调节锁相器内部的时钟输出信号的频率或者相位，使得锁相器完成上述的固定相差功能；
3 环路滤波器：用于对鉴相器的输出信号进行滤波和平滑，大多数情形下是一个低通滤波器，用于滤除由于数据的变化和其他不稳定因素对整个模块的影响。

从上可以看出，大致有如下框图：
┌─────┐┌─────┐┌───────┐
→─┤鉴相器├─→─┤环路滤波器├─→─┤受控时钟发生器├→┬─→└──┬──┘└─────┘└───────┘│
↑↓
└──────────────────────────┘
可见，是一个负反馈环路结构，所以一般称为锁相环（PLL: Phase Locking Loop）。

锁相环有很多种类，可以是数字的也可以是模拟的也可以是混合的，可以用于恢复载波也可以用于恢复基带信号时钟。

锁相环常见故障类型

第1步：验证通信第一步是验证PLL响应编程的能力。

如果PLL没有锁定，无法读回，则尝试发送需要最小量硬件命令工作的软件命令。

一种方法是通过软件（而非引脚）调节PLL的通电断电寻找引脚的可预测电流变化或偏置电压电平变化。

许多PLL在其输入（OSCin）引脚的电平在通电时为Vcc/2，在断电时为0V。

如果PLL集成了压控振荡器（VCO），则查看低压差（LDO）输出引脚电压是否对通电和断电命令做出反应。

还可能可以切换输入/输出(I/O)引脚，比如许多LMX系列PLL的MUXout引脚。

如果采用上述方法能够验证通信，就可以继续尝试进行锁定。

如果无法验证通信，则查找常见的原因，例如以下原因：编程串行锁存使能（也称为芯片选择条（CSB））过高对软件输入的低通滤波过多与串行外围设备接口总线（SPI）存在时序问题电源引脚焊接有误第2步：建立锁定验证通信后，下一步就是尝试对PLL进行锁定。

下面是PLL无法锁定的一些更常见的原因：对锁定检测引脚的错误解读。

如果配置有误，锁定检测引脚会在实际已经锁定的情况下显示出PLL 未锁定。

可以通过查看频谱分析仪输出或VCO调谐电压验证这一情况。

编程问题。

向PLL发送错误的信息会很容易导致无法锁定。

一些常见的编程错误包括：VCO编程频率超出范围、VCO校准设置不正确或寄存器时序有误。

VCO校准问题。

对于集成VCO的PLL而言，频率范围通常分成几个不同的频段。

错误的编程会导致VCO锁定错误的频段。

对特定寄存器的编程通常会启动VCO校准；因此必须确定在编程此寄存器时，其他软件和硬件（尤其是基准输入）状态正确，以确保校准正常工作。

输入或反馈路径问题。

如果VCO输入或基准输入因电源水平较低、压摆率较低、匹配较差或谐波较高而存在问题，会导致PLL打开锁定。

大多数PLL有方法输出内部频率计数器的实际频率输出，将其发送到引脚。

环路滤波器中与地连接或短路。

可以通过查看调谐电压或切换鉴相器两极，根据频率变化确定连接或短路。

锁相技术名词解释、简答题和计算公式,复习总结

名词解释和简答题整理第一章锁相环路的基本工作原理：1.锁相环（PLL）---锁相环是一个能够跟踪输入信号相位的闭环自动控制系统。

2.捕获带：环路能通过捕获过程而进入同步状态所允许的最大固有频差｜Δωo｜max。

3.同步带：锁相环路能够保持锁定状态所允许的最大固有频差｜Δωo｜max。

4.快捕带：保证环路只有相位捕获一个过程的最大固有频差值｜Δωo｜max。

5.输入信号频率与环路自由振荡频率之差，称为环路的固有频率环路固有角频差：输入信号角频率ωi与环路自由振荡角频率ωo之差。

瞬时角频差：输入信号频率ωi与受控压控振荡器的频率ωv之差。

控制角频差：受控压控振荡器的频率ωv与自由振荡频率ωo之差。

三者之间的关系：瞬时频差=固有频差-控制频差。

6.鉴相器是一个相位比较装置，用来检测输入信号相位θ1(t)与反馈信号相位θ2(t)之间的相位差θe(t)。

输出的误差信号u d(t)是相差θe(t)的函数。

7.锁相环路由鉴相器、环路滤波器和压控振荡器三个主要部件构成；其独特的性能有载波跟踪特性、调制跟踪特性和低门限特性。

8.环路滤波器---即低通滤波器，滤除鉴相器输出电压中的高频分量，起平滑滤波的作用，提高环路的稳定性。

9.压控振荡器---压控振荡器是一个电压-频率变换装置,它的振荡频率应随输入控制电压u c(t)线性地变化。

10.环路的动态方程：pθe(t)=pθ1(t)-K o U d F（p）sinθe(t)11.相平面：将瞬时频差与瞬时相差的关系在平面直角坐标系中所做的图。

相点：是相平面上相轨迹上的一个点，表示环路在某一时刻的状态。

12.如果锁相环路的起始状态处于不稳定平衡点时，环路自身没有能力摆脱这种状态，只有依靠外力（噪声或人为扰动）才能使环路偏离这个状态而进行捕获；所以一旦遇到这种情况就可能出现在不稳定平衡状态的滞留，致使捕获过程延长。

这种现象称为锁相环路的延滞现象。

13.环路固有频差Δωo大于环路增益K，锁相环路处于失锁差拍状态，被控振荡器未被输入信号锁定；但是由于锁相环路的控制作用，使锁相环路的平均频率向输入信号频率方向牵引。

锁相环常见问题解答(新)(ADI)

目录
1 ADI 公司锁相环产品概述 ........................................................................................................................3
2 PLL 主要技术指标....................................................................................................................................6
3.1.10 PLL 芯片对电源的要求有哪些？ ..................................................................................16
3.1.11 内部集成了 VCO 的 ADF4360-x，其 VCO 中心频率如何设定？..............................16
3.1
PLL 芯片接口相关问题 ..........................................................................................................10
3.1.1 参考晶振有哪些要求？我该如何选择参考源？...........................................................10
么原因？ ..........................................................................................................................................28

锁相环常见问题解答讲解

非常好锁相环原理解析.正式版PPT文档

在图（a）中各 A、B点处均满足
de
dt
pete 0
的条件，环路锁定，
为平衡点。
图6.4.1 一阶环路的动态方程图解
（一阶环相图动画）
当外因影响造成
p e
0 时，若 pe
0 ，d e
dt
0
（横坐标以上的上半面）即相位误差随e 时间的增加而
增加，所以相点必然沿着相轨迹从左向右转移；
6.4
若 p e
更接近输入信号角频率，如此
d
大。
d
i
制电压中的直流分量将迫使压控振荡器的角频率向靠
这就是说，理想积分滤波器作为环路滤波器的二阶环路其捕捉带为无穷宽。
此时，，使在 tAsint t 处于上两者之间，又有以下两种情况：
4 有源比例积分滤波器的幅频特性 d
d
i
c
o (t)
r 下摆动，而
i
又是恒定的，所以它们之间的差拍频率（i o）也将
为n+1， n为LF的阶数。如当采用一阶无源RC积分滤波器时，则PLL为二阶。
二、一阶环路捕捉过程的讨论无环路滤波器（AF ( p) 1）的锁相环为一阶环，其动
态方程为 pipeA dA 0sinet 或 d d te pet et i A d A 0 s ine (t)
由此画出一阶环的相图如图所示。 6.4
靠近输入信号的频率，如图上，滤波器仍有一定的控制电压输出，控且捕捉时间长短与初始状态有关。上，滤波器仍有一定的控制电压输出，控
综上所述，一阶环路的同步带、捕捉带和快捕带都时，A、B两点重合，无稳定的平衡点，环路无法锁定，如图（b）、（c）所示。
由（）式知，环路锁定后的稳态相位误差为 2、二阶环路快捕带（