数字逻辑期中试卷答案

合集下载

《数字逻辑》期中试卷

《数字逻辑》期中试卷姓名_______ 学号__________ 成绩_______一、是非题(下列各题你认为正确的，请在题干的括号内打“√”，错的打“×”。

每题2分)1、直接对模拟量进行处理的电子线路称为数字电路。

（）2、进位计数制中允许使用的基本数字符号的个数为它的基数。

（）3、正数的原码就等于真值。

（）4、定点机能完成浮点运算。

（）5、所谓多项式替代法，是将R进制数按多项式表示法展开，然后按十进制的运算规则求和，即得到与R进制数等值的十进制数。

（）6、不因条件变化，表示事物状态的逻辑状态变化的“0”和“l”称为逻辑变量。

( )7、设A=1，B=1，则AB=0。

( )8、实现一个确定逻辑功能的逻辑电路是唯一的。

（）9、最简与或式的标准是：或项的数目最少；每个或项的变量数量最少。

( )10、若函数的一个蕴涵项不是该函数中其它蕴涵项的子集，则此蕴涵项称为质蕴涵项(Prime Implicant)，简称为质项。

（）11、逻辑代数中，若x十y＝x十z且x·y＝x·z，则y＝z。

（）12、对一个给定的逻辑函数来说，无关最小项是否出现在函数表达式中，并不影响该函数原来的逻辑功能。

（）13、由门电路组成的电路就是组合电路。

（）14、寻找最大等效类的关键是要找出原始状态表中所有等效状态对。

（）15、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路。

（）二、选择题：（每题2分）1、( )是数字系统功能实现的物质基础。

A、模拟集成电路B、数字集成电路C、连续信号D、离散信号2、在数字电路中要采用( )A、十进制B、八进制C、二进制D、十六进制3、5位二进制数的最大值对应的十进制数是( )A、32B、64C、31D、164、下列四个不同进制的数中,其值最小的是（）A. 十六进制数 CAB. 八进制数 310C. 十进制数 201D. 二进制数 110010115、（27.25）10转换成十六进制数为（）A．(B1.4)16 B.(1B.19)16 C. (1B.4)16 D.(33.4)166、定点8位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围（）A -128 ~ +127B -127 ~ +127C -129 ~ +128D -128 ~ +1287、浮点表示范围由浮点数的（）部分决定。

数字逻辑复习题有答案

数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。

如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。

2. 描述数字逻辑中的“或”操作。

答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。

只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。

3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。

如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。

4. 解释数字逻辑中的“异或”操作。

答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。

如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。

5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。

如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。

6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。

在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。

7. 简述D触发器的工作原理。

答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。

当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。

8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。

数字逻辑考题及答案

资料范本本资料为word版本，可以直接编辑和打印，感谢您的下载数字逻辑考题及答案地点：__________________时间：__________________说明：本资料适用于约定双方经过谈判，协商而共同承认，共同遵守的责任与义务，仅供参考，文档可直接下载或修改，不需要的部分可直接删除，使用时请详细阅读内容数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8 =（ 10.BC ）162、(63.25) 10= ( 111111.01 )23、（FF）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。

5、[X]反=0.1111，[X]补= 0.1111。

6、-9/16的补码为1.0111，反码为1.0110 。

7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。

9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。

10、，其最小项之和形式为_ 。

11、RS触发器的状态方程为__，约束条件为。

12、已知、，则两式之间的逻辑关系相等。

13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。

二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。

（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简（5分）答：3、分析以下电路，其中RCO为进位输出。

（5分）答：7进制计数器。

4、下图为PLD电路，在正确的位置添 * ，设计出函数。

（5分）5分注：答案之一。

三、分析题（30分）1、分析以下电路，说明电路功能。

（10分）解： 2分该组合逻辑电路是全加器。

以上8分2、分析以下电路，其中X为控制端，说明电路功能。

数字逻辑考题及答案

数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8=（10.BC）162、(63.25)10=(111111.01)23、（FF）16=(255)104、[X]原=1.1101，真值X=-0.1101，[X]补=1.0011。

5、[X]反=0.1111，[X]补=0.1111。

6、-9/16的补码为1.0111，反码为1.0110。

7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为110001018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。

9、逻辑代数的基本运算有三种，它们是_与_、_或__、_非_。

10、FAB1，其最小项之和形式为_。

FA B AB11、RS触发器的状态方程为_Q n1SRQ n_，约束条件为SR0。

12、已知F1AB、F2ABAB，则两式之间的逻辑关系相等。

13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。

二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。

（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简FABABCA(BAB)（5分）答：F03、分析以下电路，其中RCO为进位输出。

（5分）答：7进制计数器。

4、下图为PLD电路，在正确的位置添*，设计出FAB函数。

（5分）15分注：答案之一。

三、分析题（30分）1、分析以下电路，说明电路功能。

（10分）解：XY m(3,5,6,7)m(1,2,4,7)2分ABCiXY0000000101010010111010001101101101011111该组合逻辑电路是全加器。

以上8分2、分析以下电路，其中X为控制端，说明电路功能。

（10分）解：FXA B C XABCXABCXABCXABCXABC4分FX(ABC)X(A B C ABC)4分所以：X=0完成判奇功能。

电子线路数字逻辑与数字系统期终试题及参考答案

电子线路数字逻辑与数字系统期终试题姓名：_____________ 学号：______________ 成绩：_____________一、填充题(每空2分，共计22分)1.进行下列数制的转换：(325.39)]。

=( 以(4A.7)]6 =( )102.在使用一个六输入的与或非门时，如果其中有一个输入端是多余的，对其处理的方法有： ,是 __________________ ，二是______________________ O 3.一个数的原码为11011101(第一位为符号位)，它的补码为_______________ ,它对应的十进制数是___________ o4.已知逻辑函数的最小项之和的表达式为：F(A, B, C, D) = ^m(l,2,3,5,8,l 2)则其对偶式的最小项之和为：尸£>) = »().5.由33个1和7个。

进行异或运算，其结果的值是_______ o6.时序逻辑电路在任一时刻的电路输出状态与 _________________________ 和_______________________________ 有关。

7.无须将其从系统的电路板上拔下而直接对它进行编程的是 _________ 器件。

二、选择题(每小题3分，共计21分)路的最简乘积项之和的表达式为：F(A,B ,C)= ______________________A. ABCB. A© CC. ~AB^ACD. AOC将肯定使F为D.异或2.________________________________________ 已知逻辑函数F = ABC + CD ,下面的_____________________________________A. A=0, BC=1B. BC=1,D=1C. B=1,C=1D. C=l,B=03.己知二变量输入逻辑门的输入A、B的波形和输出F的波形如右图所示，它是逻辑门。

数字逻辑试卷含答案02

数字逻辑试卷含答案02一、填空题 (20分，每空2分)1. (2010) =( ) = ( ) = ( )DBH8421BCD 答案:(111 1101 1010)= (7DA) = (0010 0000 0001 0000) BH8421BCD2. 仓库门上装了两把暗锁，A、B两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。

这种逻辑关系为。

答案:与逻辑3. 逻辑函数式F=AB+AC的对偶式为，最小项表达式为( )。

F,m,D答案: (5，6，7) F,mF,(A，B)(A，C),F,ABC，ABD，C'D'，AB'C，A'CD'，AC'D2.逻辑函数的最简与或式是。

答案:A，D'4. 从结构上看，时序逻辑电路的基本单元是。

答案:触发器5. JK触发器特征方程为。

答案: JQ'，K'Q1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为( )位。

A) 6 B) 7 C) 8 D) 51 答案:B2. 在函数F=AB+CD的真值表中，F=1的状态有( )个。

A) 2 B) 4 C) 6 D) 7答案:D3. 为实现“线与”逻辑功能，应选用( )。

A) 与非门 B) 与门 C) 集电极开路(OC)门 D) 三态门答案:C4. 图1所示逻辑电路为( )。

A) “与非”门B) “与”门C)“或”门D) “或非”门第1页，共6页，UCC，UCCRCFRRAKBRBC,UBB图1答案:A5. 在下列逻辑部件中，属于组合逻辑电路的是( )。

A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器答案:B6. 已知某触发器的时钟CP，异步置0端为R，异步置1端为S，控制输入端DDV和输出Q的波形如图2所示，根据波形可判断这个触发器是( )。

i图2A) 上升沿D触发器 B) 下降沿D触发器 C) 下降沿T触发器 D) 上升沿T触发器答案:D7. 寄存器要存放n位二进制数码时，需要( )个触发器。

数字逻辑题目及其答案和解析(1)一共60道题

第一部分：1.在二进制系统中，下列哪种运算符表示逻辑与操作？A) amp;B) |C) ^D) ~解析：正确答案是 A。

在二进制系统中，amp; 表示逻辑与操作，它仅在两个位都为1时返回1。

2.在数字逻辑中，Karnaugh 地图通常用于简化哪种类型的逻辑表达式？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是B。

Karnaugh 地图通常用于简化或门的逻辑表达式，以减少门电路的复杂性。

3.一个全加器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 C。

一个全加器有三个输入：两个加数位和一个进位位。

4.下列哪种逻辑门可以实现 NOT 操作？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 D。

与非门可以实现 NOT 操作，当且仅当输入为0时输出为1，输入为1时输出为0。

5.在数字逻辑中，Mux 是指什么？A) 多路复用器B) 解码器C) 编码器D) 多路分配器解析：正确答案是 A。

Mux 是指多路复用器，它可以选择输入中的一个，并将其发送到输出。

6.在二进制加法中，下列哪个条件表示进位？A) 0 + 0B) 0 + 1C) 1 + 0D) 1 + 1解析：正确答案是 D。

在二进制加法中，当两个位都为1时，会产生进位。

7.在数字逻辑中，一个 JK 触发器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 B。

一个 JK 触发器有两个输入：J 和 K。

8.下列哪种逻辑门具有两个输入，且输出为两个输入的逻辑与？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 A。

与门具有两个输入，只有当两个输入都为1时，输出才为1。

9.在数字逻辑中，下列哪种元件可用于存储单个位？A) 寄存器B) 计数器C) 锁存器D) 可编程逻辑门阵列解析：正确答案是 C。

锁存器可用于存储单个位，它可以保持输入信号的状态。

10.一个带有三个输入的逻辑门，每个输入可以是0或1，一共有多少种可能的输入组合？A) 3B) 6C) 8D) 12解析：正确答案是 C。

北邮数字逻辑期中试题评分及答案

北京邮电大学《数字电路与逻辑设计》期中考试试卷2012.3.24班级姓名班内序号注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。

一、（每题1分，共20分）判断（填√或×）、选择（单项选择）题（请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。

） 1．组合逻辑电路中不存在记忆单元。

（ √ ）2．晶体管的饱和越深，其对灌电流负载的驱动能力越强，但工作速度越慢。

( √ )3．TTL 门的某输入端通过100K Ω电阻接电源端时，可认为该输入是逻辑“1”。

（ √ ）4．为了增加驱动能力，相同输入时的相同逻辑门输出可以互连在一起使用。

（ √ ）5．当两个或两个以上输入信号同时变化，变化前后输出相同，而在输入信号变化时可能出现输出瞬间逻辑错误，称为静态逻辑冒险。

（ × ） 6．正逻辑的或非门，对应负逻辑的与非门。

（ √）7.TTL 与非门的关门电平V OFF 越接近阈值电压V T ，其噪声容限越大。

（ √ ） 8.当i j ≠时，必有两个最大项之积0i j M M ⋅=。

（ × ）9. 用最简与或式表示一个函数时，其表达式可能不是唯一的。

（ √ ） 10.反相器的拉电流负载电阻过小时，主要对输出的高电平产生影响。

（ √ ） 11．逻辑项ABCD 的相邻项有：C 。

A.ABCD B.BCD A C.ABC D ⋅ D.C A B D ⋅12．判断下列两个函数式中，是否存在逻辑冒险。

B 。

1(,,)Y A B C A BC =+2(,,)Y A B C ABC ABC =+A.不存在，存在B. 不存在,不存在C.存在，不存在D. 存在，存在 13．通过适当连接和控制，可以实现数据双向传输的门电路是 D 。

A. 集电极开路输出的TTL 门电路； B. 互补式输出的TTL 门电路； C. ECL 门电路；D. 三态输出的门电路。

数字逻辑试题及答案

数字逻辑试题及答案一、单项选择题（每题2分，共10分）1. 以下哪个是数字逻辑中的逻辑运算？A. 加法B. 减法C. 与运算D. 乘法答案：C2. 在数字逻辑中，一个逻辑门的输出是：A. 0B. 1C. 0或1D. 任意数字答案：C3. 以下哪个是组合逻辑电路的特点？A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案：B4. 触发器的主要用途是：A. 逻辑运算B. 存储信息C. 放大信号D. 转换信号答案：B5. 一个4位二进制计数器可以计数到：A. 8B. 16C. 32D. 64答案：B二、多项选择题（每题3分，共15分）1. 下列哪些是数字逻辑中常用的逻辑门？A. 与门B. 或门C. 非门D. 异或门E. 与非门答案：ABCDE2. 在数字逻辑中，以下哪些可以作为信号的表示？A. 电压B. 电流C. 电阻D. 电容E. 电感答案：AB3. 以下哪些是数字电路的基本组成元素？A. 逻辑门B. 电阻C. 电容D. 触发器E. 运算放大器答案：ABD4. 在数字逻辑中，以下哪些是常见的电路类型？A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合信号电路E. 微处理器答案：ABD5. 以下哪些是数字电路设计时需要考虑的因素？A. 电路的复杂性B. 电路的功耗C. 电路的可靠性D. 电路的成本E. 电路的尺寸答案：ABCDE三、填空题（每题2分，共10分）1. 在数字逻辑中，一个逻辑门的输出状态取决于其_________。

答案：输入状态2. 一个D触发器的输出在时钟信号的_________沿触发。

答案：上升沿3. 一个4位二进制计数器的计数范围是从_________到_________。

答案：0000到11114. 一个逻辑电路的输出是其输入的_________。

答案：逻辑函数5. 在数字逻辑中，使用_________可以表示一个逻辑函数的真值表。

答案：卡诺图四、简答题（每题5分，共15分）1. 描述一个典型的组合逻辑电路的工作原理。

数字逻辑试题及答案

数字逻辑试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑电路中的基本逻辑运算？A. 加法B. 减法C. 乘法D. 与运算2. 一个3输入的与门，当所有输入都为高电平时，输出为：A. 低电平B. 高电平C. 浮空D. 不确定3. 一个D触发器的Q端在时钟信号上升沿触发时，其状态变化为：A. 保持不变B. 从0变到1C. 从1变到0D. 从D输入端状态变化4. 在数字电路中，以下哪个不是布尔代数的基本定理？A. 幂等律B. 交换律C. 反演律D. 分配律5. 一个4位二进制计数器在计数到31后，下一个状态是：A. 00000B. 00001C. 11111D. 不能确定6. 以下哪个不是数字逻辑电路设计中的优化方法？A. 布尔代数简化B. 逻辑门替换C. 增加冗余D. 逻辑划分7. 一个异或门的真值表中，当输入相同，输出为：A. 0B. 1C. 无法确定D. 无输出8. 在数字电路中，同步计数器与异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 电路复杂度D. 计数精度9. 以下哪个不是数字逻辑电路中的存储元件？A. 触发器B. 寄存器C. 计数器D. 逻辑门10. 一个简单的数字逻辑电路设计中，如果需要实现一个2输入的或门，至少需要几个与门？A. 1B. 2C. 3D. 4答案：1. D2. B3. D4. C5. B6. C7. A8. B9. D10. A二、填空题（每空2分，共20分）1. 数字逻辑电路中最基本的逻辑运算包括______、或运算、非运算。

2. 一个2输入的与门，当输入都为高电平时，输出为______。

3. 布尔代数的基本定理包括______、结合律、分配律等。

4. 一个D触发器的Q端在时钟信号上升沿触发时，Q端状态与______相同。

5. 4位二进制计数器的计数范围是从______到1111。

6. 数字逻辑电路设计中的优化方法包括布尔代数简化、逻辑门替换、______等。

数字逻辑总复习题答案

数字逻辑总复习题答案一、选择题1. 以下哪个选项是数字逻辑中的基本逻辑运算？A. 与运算B. 或运算C. 非运算D. 所有以上选项答案：D2. 在数字逻辑中，一个变量的真值表可以有多少行？A. 1B. 2C. 4D. 8答案：C3. 逻辑门电路中的输出状态取决于输入状态，以下哪个描述是正确的？A. 输出状态与输入状态相同B. 输出状态与输入状态相反C. 输出状态由输入状态的组合决定D. 输出状态与输入状态无关答案：C二、填空题1. 在数字逻辑中，逻辑或运算的符号通常表示为______。

答案：∨2. 一个三变量的逻辑函数，其真值表最多可以有______种不同的输出组合。

答案：83. 逻辑门电路中的与非门（NAND）可以看作是______和______的组合。

答案：与门，非门三、简答题1. 请简述数字逻辑中的布尔代数基本定理。

答案：布尔代数的基本定理包括交换律、结合律、分配律、幂等律、补余律等，这些定理是构建和简化逻辑表达式的基础。

2. 描述逻辑门电路中的异或（XOR）门的功能。

答案：异或门的输出仅在输入状态中奇数个为真时为真，其余情况下输出为假。

四、计算题1. 给定逻辑函数F(A, B, C) = Σ(0, 1, 2, 7)，请写出其对应的真值表。

答案：| A | B | C | F ||||||| 0 | 0 | 0 | 0 || 0 | 0 | 1 | 1 || 0 | 1 | 0 | 1 || 0 | 1 | 1 | 0 || 1 | 0 | 0 | 1 || 1 | 0 | 1 | 0 || 1 | 1 | 0 | 0 || 1 | 1 | 1 | 1 |2. 利用卡诺图化简逻辑函数F(A, B, C, D) = Σ(0, 1, 2, 3, 8, 9,10, 11, 12, 13, 14, 15)。

答案：F(A, B, C, D) = A'C + BD请注意，以上内容仅为示例，实际的试题和答案应根据具体的课程内容和教学要求来制定。

《数字逻辑设计与应用》期中试卷参考解答

电子科技大学2014 - 2015 学年第二学期期中考试卷课程名称：数字逻辑设计及应用考试形式：闭卷考试日期：2015年5月10日考试时长：120分钟课程成绩构成：平时 %，期中 %，小班讨论 %，期末 % 本试卷试题由__VII___部分构成，共__6___页。

I. Please fill out the correct an swers in the brackets “( )” . ( 2’ X 20 = 40’ )1. [510.5] 10 = ( 111111110.1 )2 = ( 1FE.8 ) 162. (2015)10 =( 0010000000010101 )8421BCD =( 0101001101001000 ) Excess-33. If X’s signed -magnitude representation X SM is 000110102, then (2X)’s 8-bit two’scomplement representation is ( 00110100 ), and (-X/2)’s 8-bit two’s complement representation is ( 11110011 ). 4. If a logic function is, its complement expression is(0,4,5,7),anditsdualexpressionis.(0,2,3,7)5. For CMOS inverters, can different outputs of common CMOS inverters be connected together?[Yes or No] ( No ); Three-state inverters have three-state outputs, which are HIGH 、LOW and ( Hi-Z ). Can different outputs of three-state inverters be connected together? [Yes or No] ( Yes ). 6. Given a binary number X=101101012, its corresponding Gray code is ( 11101111 ).7. If [X] two’s -complement =0111 00112, [Y] two’s -complement =1001 11002, then [X-Y] two’s -complement =（ 10101001 1101 0111 ），whether overflow occurs? [Yes or No] ( Yes ). 8. Given 126 different states, it requires at least (7 ) binary bits to represent them.9. For CMOS NOR gates, their unused inputs should connect to ( 0 ) state.10. From Table 1 below, if 74HC devices drive 74LS devices,in HIGH state , DC noise margin V NH is ( 1.84 ), Fan-out NH is ( 200 ); in LOW state , DC noise margin V NL is ( 0.47 ), Fan-out NL is ( 10 ).Table 1Family DescriptionSymbol 74LS 74HC LOW-level input voltage (V) V ILmax 0.8 1.35 LOW-level output voltage (V) V OLmax 0.5 0.33 HIGH-level input voltage (V) V IHmin 2.0 3.85 HIGH-level output voltage (V) V OHmin 2.7 3.84 LOW-level input current (uA) I ILmax -400 1 LOW-level output current (mA) I OLmax 8 4 HIGH-level input current (uA) I IHmax 20 -1 HIGH-level output current (mA)I OHmax-0.4-4II. Choose the correct answer and fill the item number in the brackets. (Singleselection for question 1~8, Multi-selection for 9~10, 2’ X 10=20 ) 1. For logic function, its minimal sum is( C ) A. B.C.D.2. Given a circuit design, its output expression with positive logic is,then its output expression with negative logic is ( C)A.B.C. D.3. For the priority encoder 74X148, its inputs are: I 0-L , I 1-L , I 2-L , I 3-L , I 4-L , I 5-L , I 6-L , I 7-L ，outputsare Y 2-L ,Y 1-L ,Y 0-L . The inputs and outputs are all active-low. When active-low enable input EN _L =0, I 1-L = I 5-L = I 4-L =0, and any other inputs are all 1, then Y 2-L , Y 1-L , Y 0-L is ( B ).A. 110B. 010C. 001D. 101 4. Except enable lines, an 8-1 multiplexer should have ( C ) control/select lines. A. 1 B. 2 C. 3 D. 4 5. The truth table of a circuit is shown in Table 2, the logic expression of this circuit is ( D ).A. F=A+BB. F=S+A+BC.D.6. In one number system is correct, its radix is (B ) A. 5B. 6C. 7D. 8 7. In figure 1, the output logic function is (B )A) B)C)D)8. If the minimal sum of a logic function is same as canonical sum, it may have ( D ).A. static-0 hazardB. static-1 hazardC. both static-0 hazard and static-1 hazardD. neither static-0 hazard nor static-1 hazardC YFigure 19. In two-level AND-OR circuit design, our minimization is aimed to ( B C )A. minimize the inputs of OR gatesB. minimize the number of AND gatesC. minimize the inputs of AND gatesD. shorten the signal path from input to output10. Methods that are ( A B C D ) can be used to describe combinational circuitsA. sum-of-productsB. product-of-sumsC. truth tableD. timing diagramIII. Combinational Circuit Analysis And Design: [40’]1.Given F(W,X,Y,Z)=W/Y/Z/+W/X/Z+WXY/Z+YZ, there are also don’t-cares defined as d(9,12,14). Simplify the logic function F(A,B,C,D) into the minimal-product using Karnaugh map, and write out NOR-NOR logic expression of the minimal-product. (8’)1.2. F minimal-product (W,X,Y,Z)=(Y/+Z)(W/+Z)(W+X/+Y+Z/)3.“或非-或非“表达式F NOR-NOR(W,X,Y,Z) = [(Y/+Z)/+(W/+Z)/+(W+X/+Y+Z/)/]/2. A combinational circuit is shown as below. (8’)(1) Write out the product-of-sum expression of output F(W,X,Y,Z) for the circuit.(2) Analysis all conditions that the static hazard may exit for the circuit, and indicate types of static hazard.(3)Write out the minimal-product of output F(W,X,Y,Z) for the hazard-free.1.F(W,X,Y,Z)=(W+X/)(Y+Z/)(W/+X/+Y/+Z/)2.当WXZ=111，Y变化时（1分），存在静态0冒险当XYZ=111，W变化时（1分），存在静态0冒险3.F hazard-free (W,X,Y,Z)= (W+X/)(Y+Z/)(X/+Z/)3.Implement F(W,X,Y,Z)=W/X/Y/+W/Y/Z+WY/Z/+WX/Y using only a 74x139 and a NAND gate. (6’)1.4.A combinational circuit is shown as below, which contains a 74x138 decoder、two 74x153multiplexer and a OR gate. (8’)(1) List out the truth table for the circuit.(2) Indicate the logic function of the circuit.1.2. 16选1的多路复用器。

数字逻辑考题及答案

数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8 =（ 10.BC ）162、(63.25) 10= ( 111111.01 )23、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。

5、[X]反=0.1111，[X]补= 0.1111。

6、-9/16的补码为1.0111，反码为1.0110 。

7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。

9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。

10、1⊕⊕=B A F ，其最小项之和形式为_ 。

AB B A F +=11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。

12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。

13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。

二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。

（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分）答：0=F3、分析以下电路，其中RCO 为进位输出。

（5分）答：7进制计数器。

4、下图为PLD 电路，在正确的位置添 * ，设计出B A F ⊕=函数。

（5分）5分注：答案之一。

三、分析题（30分）1、分析以下电路，说明电路功能。

（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 18分2、分析以下电路，其中X 为控制端，说明电路功能。

《数字逻辑》总复习测试题参考答案

数字逻辑总复习测试题参考答案
目录
• 测试题答案概述 • 选择题答案解析 • 填空题答案解析 • 简答题答案解析 • 计算题答案解析
01
测试题答案概述
测试题答案的解析
测试题1答案解析
这道题考查了基本逻辑门的功能和特点，通过分析题目中的逻辑表达式，可以确定使用
的逻辑门类型和输入输出关系。
测试题2答案解析
解析：此题考查了触发器的功能，C选项代表了边沿触发器的特性，即在时钟信号的上升沿或下降沿时，触发器会进行状态更新。
03
填空题答案解析填空题一答案及解析来自答案1010解析
根据二进制数的定义，二进制数由0和1组成，逢2进1。因此，将十进制数10转换为二进制数得到1010。
填空题二答案及解析
答案：8
测试题答案的注意事项
注意单位的统一
在解题过程中，需要注意单位的一致性，避免出现单位混淆或单位错误的情况。
考虑边界条件
在分析逻辑电路或可编程逻辑器件的应用时，需要考虑各种边界条件和极端情况，以确保电路的可靠性和稳定性。
重视细节
在解题过程中，需要注意细节问题，如符号的规范使用、电路连接方式的正确性等，这些细节问题可能会影响最终结果的正确性。
05
计算题答案解析
计算题一答案及解析
答案
11010010
解析
根据二进制加法规则，1010+101=1101，然后后缀一个 0，得到11010010。
计算题二答案及解析
答案：3
解析：根据逻辑或运算规则，当两个输入信号中至少有一个为高电平时，输出信号为高电平。因此，A、B、C中至少有一个为高电
02
选择题答案解析
选择题一答案及解析

数字逻辑考题及答案

数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（）8 =（）16 2、 10= ( )23、（FF ）16= ( 255 )104、[X]原=，真值X= ，[X]补 = 。

5、[X]反=，[X]补= 。

6、-9/16的补码为，反码为。

7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。

9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。

10、1⊕⊕=B A F ，其最小项之和形式为_ 。

AB B A F +=11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。

12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。

13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。

二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。

（5分）答：7进制计数器。

4、下图为PLD 电路，在正确的位置添 * ，设计出B A F ⊕=函数。

（5分）5分注：答案之一。

三、分析题（30分）1、分析以下电路，说明电路功能。

（10分）解：∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 18分2、分析以下电路，其中X 为控制端，说明电路功能。

数字逻辑试卷及答案

《数字电子技术基础》期终考试试题（110分钟）一、填空题：（每空1分，共15分）=+的两种标准形式分别为（）、1．逻辑函数Y A B C（）。

2．将2004个“1”异或起来得到的结果是（）。

3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。

4．8位D/A转换器当输入数字量为5v。

若只有最低位为高电平，则输出电压为（）v；当输入为，则输出电压为（）v。

5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。

6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。

7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。

二、根据要求作题：（共15分）1．将逻辑函数 P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。

2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C 的P、Q波形。

三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。

四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。

要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。

（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。

（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。

试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。

（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。

ROM中的数据见表1所示。

试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。

北邮数字逻辑期中试题与参考答案

邮电大学《数字电路与逻辑设计》期中考试试题2015411注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。

一、（每题1分，共20分）判断（填"或X）、单项选择题（请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。

）1. ECL逻辑门与TTL门相比，主要优点是抗干扰能力强。

（X ）2. CMOS1电路在使用时允许输入端悬空，并且悬空的输入端相当于输入逻辑“ 1”。

（X ）3. 若对4位二进制码（BsRBB）进行奇校验编码，则校验位C=B3 B2 B1 B o 10（V ）4. 根据表1-1，用CMOS400系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电平匹配不存在问题（V ）5. 根据表1-1，用CMOS400系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电流驱动能力不存在问题（X ）表1-1常用的TTL和CMOST的典型参数6.当i j时，必有两个最小项之和rni j+m j 0。

7. CMOS门电路的静态功耗很低，但在输入信号动态转换时会有较大的电流，工作频率越高，静态功耗越大。

（X）8. 逻辑函数的表达式是不唯一的，但其标准的最小项之和的表达式是唯一的（V）9. 用数据分配器加上门电路可以实现任意的逻辑函数。

（V ）10. 格雷BCD码具有单位距离特性（任意两个相邻的编码之间仅有一位不同）且是无权代码。

（V）11. 关于函数F TC BCD ABgC，下列说法中正确的有 B 。

A. 不存在冒险；B. 存在静态逻辑冒险，需要加冗余项A BD和ACD进行消除；C. 存在静态功能冒险，需要加冗余项A BD和ACD进行消除；D. 当输入ABCD从0001 —0100变化时存在静态逻辑冒险。

12. 逻辑函数F=Ae B和G=A O B满足关系D 。

A. F GB. F G 0C. FgG 1D. F Ge 013.若逻辑函数F（A,B,C）m(1,2,3,6), G(A, B,C) m(0,2,3,4,5,7),贝UF ?G A 。

数字逻辑期中试卷2010_参考答案

华东师范大学期中试卷（A）答案一、填空题：1. （每空1分，共6分）(1883)10=(__11101011011__)2=(___75B____)16=(__0001 1000 1000 0011_)BCD。

(FF)16=(__255_____)10,(A5A5)16=(____10100101 10100101___)2,(32768)10=(__8000_____)16,2.(-56)10用8位二进制表示是_ 10111000____。

3. 32位二进制数能表示___232____个不同的数。

4.8位数补码能表示的范围是_-128 ~ 127_______.5.CMOS中， P沟道管和N沟道管成对使用，在CMOS非门中,当N沟道管导通时，P沟道管__截止____.6.OC门称为集电极开路门，多个OC门输出端并联到一起可实现__线与__功能。

7.门电路的扇出系数N指的是__门电路输出驱动同类负载门的个数___。

8.74LS00是___TTL _类型的门电路，CC4069是__ CMOS__类型的门电路。

(填TTL 或CMOS)二、选择题A DBC AD A B A C三、简答题（16分，每题4分）1. 说出电路名称，并画出电路Y1的波形。

(5分)与门波形略2．说出下图中Y的逻辑表达式及功能（要给出分析过程）。

（6分）M1=A’,M2=B’M3= (M1+M2)’//N并: 或非门, “有一个1就是0”.Y=M3’=M1+M2=A’+B’（提示：不要急于在每步就化简）四、计算题 (24分, 每题6分)（注：此参考答案仅给出结果，实际答题时要写明过程）1．求下列函数的反函数并化简。

F=B(AD ’+C)(C+D)(A+B ’)解： ABC F = C B A F ++=2. 求下列函数的对偶函数。

F=((A ’+B+ (B+C)’)’ + (A ’+C+(B+C)’)’)’BC C A BC B A F ='3. 将下列具有约束项的函数化为最简“与或”式。