计算机组成原理习题 第五章
计算机组成原理第5章作业答案
14. 在什么条件下，I/O设备可 以向CPU提出中断请求？
解：I/O设备向CPU提出中断 请求的条件是：I/O接口中的设备 工作完成状态为1（D=1），中断 屏蔽码为0 （MASK=0），且CPU
查询中断时，中断请求触发器状态 为1（INTR=1）。
15. 什么是中断允许触发器？它 有何作用？
程序控制接口、程序中断接口、 DMA接口三种。
11. 简述I/O接口的功能和基本组成。
答： P188 （1）选址功能 （2）传送命令的功能 （3）传送数据的功能 （4）反映I/O设置工作状态的功能
13. 说明中断向量地址和入口地址的 区别和联系。
解： 中断向量地址和入口地址的区别： 向量地址是硬件电路（向量编码器）
输入输出系统
第 五章2. 简要说明C源自U与I/O之间传递信息可 采用哪几种联络方式？它们分别用于什么 场合？
答： CPU与I/O之间传递信息常采用 三种联络方式：直接控制（立即响应）、 同步、异步。 适用场合分别为：
直接控制适用于结构极简单、速度极 慢的I/O设备，CPU直接控制外设处于某种 状态而无须联络信号。
N个数据所需的处理时间=P×N+Q秒 平均每个数据所需处理时间= （P×N+Q）/ N 秒； 求倒数得： 该系统跟踪到的每秒中断请求数=N/ （P×N+Q）次。
19. 在程序中断方式中，磁盘申请 中断的优先权高于打印机。当打印机正 在进行打印时，磁盘申请中断请求。试 问是否要将打印机输出停下来，等磁盘 操作结束后，打印机输出才能继续进行？ 为什么？
I/O设备匀速运行， 25s后，第二 个中断请求到来，CPU正在执行中断程 序接收第一个数据， 40s时响应；
50s后，第三个中断请求到来， CPU正在执行中断程序接收第二个数据， 要到80s时响应；
计算机组成原理第5章习题参考答案
倍？ [解] （1）主存容量为 4MB，按字节编址，主存地址为 22 位，地址格式如下图所示： 区号 (8 位) Cache 的地址格式为 组号 (7 位) 组内块号 (2 位) 块内地址 (5 位) （2）由于每个字块有８个字，故主存第０、１、２、⋯、９９号字单元分别在字块０～１２ 中，但 Cache 起始为空，Cache 与主存是以块为单位交换，所以第一次读时每一块中的 第一个单元没命中，但后面７次每个单元均可以命中 命中率＝Nc/(Nc＋Nm)＝(100－13＋７×100)/(８×100)＝98.4％ （3）设 Cache 的存取周期为 T，则主存的存取周期为６T。 有 Cache 的访存时间＝H×Tc＋（１－H）×（Tm＋Tc）＝Tc＋（１－H）×Tm =T+(1-98.4%)×6T=1.096T 无 Cache 的访存时间为６T，所以速度提高倍数＝６÷1.096＝５.47 倍。 5-27 已知采用页式虚拟存储器，某程序中一条指令的虚地址是：000001111111100000。该程 序的页表起始地址是 0011，页面大小１K，页表中有关单元最末四位（实页号）见下表： 组号 (7 位) 组内块号 (2 位) 块内地址 (5 位)
_
A12 0 1 0 1
A11~A0 --------------------
第一组 第二组 第三组 第四组
CS 0 A13 A12 CS1 A13 A12 CS 2 A13 A12
CS 3 A13 A12
存储器的逻辑图如图 1 所示。 5-16.现有如下存储芯片：2K×1 的 ROM、4K×1 的 RAM、8K×1 的 ROM。若用它们组成容量为 16KB 的存储器，前 4KB 为 ROM，后 12KB 为 RAM，CPU 的地址总线 16 位。 （1）各种存储芯片分别用多少片？ （2）正确选用译码器及门电路，并画出相应的逻辑结构图。 （3）指出有无地址重叠现象。 [解]： （1） 需要用 2K×1 的 ROM 芯片 16 片，4K×1 的 RAM 芯片 24 片。不能用 8K×1 的 ROM 芯片，因为大于 ROM 应有的空间。 （2） 各存储芯片的地址跟配如下： A15 A14 A13 A12 A11 A10~A0 X X 0 0 0 ----- 2KB ROM X X 0 0 1 ------ 2KB ROM X X 0 1 ----------------- 4KB RAM X X 1 0 ----------------- 4KB RAM X X 1 1 ----------------- 4KB RAM 相应的逻辑结构图如图 2 示。 （3）有地址重叠现象。因为地址线 A15、A14 没有参加译码
计算机组成原理习题答案第五章
对阶之后，尾数相加和相减。
相加：１１．０１１１１０
＋１１．１００００１
１０．１１１１１１
需右规一次，［X＋Y］浮＝０１１０；１．０１１１１１
所以X＋Y＝２１１０×（－０．１００００１）
相减：１１．０１１１１０
＋００．０１１１１１
１１．１１１１０１
需左规４次，［X－Y］浮＝０００１；１．０１００００
④
１５
１６
１７
１８
１９１１０００
１１００１
１１０１０
１１０１１
１１１００１０１０１
１０１１０
１０１１１
１１０００
１１００１
若A≥５，B≥５，
则＋３校正
①和在０～４范围内，不用校正，结果正确。
②和在６～９范围内，当A＜５，B＜５，需＋３校正，而当A＜５，B≥５或A≥５，B＜５
时，不需校正。故校正函数为：
１/４X补＝１．１１１１００１，［４X］补＝１．００１１０００
（４）１．００００１１１
１/４X补＝１．１１００００１，［４X］补＝１．００１１１００
5．证明在全加器里，进位传递函数P＝A i＋Bi＝Ai⊕Bi。
解：并行加法器中的每一个全加器都有一个从低位送来的进位和一个传送给较高位
的进位。进位表达式为
相加：００．０１０１１０
＋１１ ．０１１０００
１１．１０１１１０
需左规一次，［X＋Y］浮＝１０１１；１．０１１１００
所以X＋Y＝２－１０１×（－０．１００１００）
相减：００．０１０１１０
＋００．１０１０００
００．１１１１１０
所以X－Y＝２－１００×０．１１１１１０
（３）X＝２－０１１×０．１０１１００，Y＝２－００１×（－０．１１１１００）
计算机组成原理第5章部分习题参考答案
第五章部分习题参考答案【5-10】一个1K * 8的存储芯片需要多少根地址线，数据输入输出线？解：1024 = 10 根。
由于一次可读写8位数据，所以需要8根数据输入输出线。
n = log2【5-11】某计算机字长32位，存储容量64KB，按字编址的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况？解：因为字长32位，所以64KB = 16KW，要表示16K个存储单元，需要14根地址线。
所以按字编址的寻址范围是0000H ～ 3FFFH 。
若按字节编址，假设采用PC机常用的小端方案，则主存示意图如下：【5-13】现有1024×1的存储芯片，若用它组成容量为16K×8的存储器。
试求：(1)实现该存储器所需芯片数量(2)若将这些芯片分装在若干块板上，每块板的容量是4K×8，该存储器所需的地址线的总位数是多少？其中几位用于选板？几位用于选片？几位用作片内地址？解：(1)需要16组来构成16K，共需芯片16×8 = 128片(2)需要的地址线总位数是14位。
因为共需4块板，所以2位用来选板，板内地址12位，片内地址10位。
每块板的结构如下图4块板共同组成16K×8存储器的结构图【5-15】某半导体存储器容量16K×8，可选SRAM芯片的容量为4K ×4；地址总线A15～A0(A0为最低位)，双向数据总线D7～D0，由R/W线控制读写。
设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑和片选信号的极性。
解：注：采用全译码方式方案4组不同的4K的RAM芯片。
可以写出片选逻辑表达式【5-17】用容量为16K×1的DRAM芯片构成64KB的存储器(1)画出该存储器的结构框图(2)设存储器的读写周期均为0.5微秒，CPU在1微秒内至少要访存一次，试问采用哪种刷新方式比较合理？相邻两行之间的刷新间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：(1)结构框图如下(若看不清可以从”视图”菜单中调整显示比例)(2)由于存储器芯片规格为16K×1，所以，其芯片内部的存储矩阵是128×128的存储矩阵。
计算机组成原理第5章习题参考答案
第5 章习题参考答案第5 章习题参考答案1．请在括号内填入适当答案。
在CPU 中：(1)保存当前正在执行的指令的寄存器是（IR）；(2)保存当前正在执行的指令地址的寄存器是（AR）(3)算术逻辑运算结果通常放在（DR）和（通用寄存器）。
2．参见图 5.15 的数据通路。
画出存数指令“ STO Rl， (R2)”的指令周期流程图，其含义是将寄存器Rl 的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解：STO R1, (R2)的指令流程图及为操作信号序列如下：STO R1, (R2)(PC)→ARPC O, G, AR i(M) → DR R/W=R(DR) → IR DR O , G, IR i(R2) → AR R2O , G, AR i(R1) → DR R1O , G, DR i(DR) → M R/W=W~3．参见图 5.15 的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将 (R3)为地址主存单元的内容取至寄存器 R2 中，标出各微操作控制信号序列。
解：LAD R3, (R0) 的指令流程图及为操作信号序列如下：LAD (R3), R0(PC)→ AR PC O, G, AR i(M) → DR R/W=R(DR) → IR DR O , G, IR i(R3) → AR R3O , G, AR i(M) → DR R/W=R(DR) → R0DR O , G, R0i~4．假设主脉冲源频率为 10MHz，要求产生 5 个等间隔的节拍脉冲，试画出时序产生器的逻辑图。
解：5．如果在一个 CPU 周期中要产生 3 个节拍脉冲；T l＝200ns，T2=400ns，T3=200ns，试画出时序产生器逻辑图。
解：取节拍脉冲 T l、 T2、T3的宽度为时钟周期或者是时钟周期的倍数即可。
所以取时钟源提供的时钟周期为 200ns，即，其频率为 5MHz. ；由于要输出 3 个节拍脉冲信号，而 T3的宽度为 2 个时钟周期，也就是一个节拍电位的时间是 4 个时钟周期，所以除了 C4外，还需要 3 个触发器—— C l、C2、C3；并令T1C 1C2；T1C 2C3；T3C1 C 3，由此可画出逻辑电路图如下：6．假设某机器有 80 条指令，平均每条指令由 4 条微指令组成，其中有一条取指微指令是所有指令公用的。
计算机组成原理之习题课2.
22．某计算机的I/O设备采用异步串行传送方式传送字符信息， 字符信息的格式为：一位起始位、七位数据位、一位检验位、 一位停止位。若要求每秒钟传送480个字符，那么该I/O设备 的数据传送速率应为____bps(位／秒)。 A．1200 B．4800 C．9600 答案：B 23．以串行接口对ASCII码进行传送，带一位奇校验位和两位停 止位，当波特率为9600波特时，字符传送率为____字符/秒 A．960 B． 1371 C. 480 答案：A 25．I/O与主机交换信息的方式中，中断方式的特点是____。 A．CPU与设备串行工作，传送与主程序串行工作 B．CPU与设备并行工作，传送与主程序串行工作 C．CPU与设备并行工作，传送与主程序并行工作 答案：B
可以按每个存取周期结束响应DM A请求的方案（本来就 是如此）
10. 一个DMA接口可采用周期窃取方式把字符传送到存储器，它支 持的最大批量为400个字节。若存取周期为0.2s，每处理一次中断需 5s ，现有的字符设备的传输率为9600 bps。假设字符之间的传输是 无间隙的，试问DMA方式每秒因数据传输占用处理器多少时间，如 果完全采用中断方式，又需占处理器多少时间? (忽略预处理所需的 时间)。
若采用中断方式，每秒因数据传输占用处理器的时间是 5 s ×1200 ＝ 6000 s
Hale Waihona Puke 2. 设磁盘存储器转速为3000转/分，分8个扇区，每扇区存储1KB， 主存与磁盘存储器传送的宽度为16b。假设一条指令最长执行时 间是25s，是否可采用一条指令执行结束时响应DMA请求的方 案，为什么? 若不行，应采取什么方案？
解： 磁盘的转速为 3000／60＝50 r／s 则磁盘每秒可传送 1KB× 8 × 50＝400KB 信息 若采用DMA方式，每秒需有： (400 KB／2B) = 200K 次DMA请求，即： ( 1／200K ) = 5 s 有一次DMA请求。 故，不能采用一条指令执行结束时响应DMA请求的方案。
最新计算机组成原理第五章答案
第5章习题参考答案1．请在括号内填入适当答案。
在CPU中：(1)保存当前正在执行的指令的寄存器是（IR ）；(2)保存当前正在执行的指令地址的寄存器是（AR ）(3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。
2．参见图5.15的数据通路。
画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解：STO R1, (R2)的指令流程图及微操作信号序列如下：STO R1, (R2)R/W=RDR O, G, IR iR2O, G, AR iR1O, G, DR iR/W=W3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。
解：LAD R3, (R0)的指令流程图及为操作信号序列如下：PC O , G, AR i R/W=R DR O , G, IR iR 3O , G, AR i DR O , G, R 0iR/W=R LAD (R3), R04．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。
解：5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。
解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。
所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。
计算机组成原理第五章单元测试(含答案)
计算机组成原理第五章单元测试(含答案) 第五章指令系统测试1.在以下四种类型指令中，哪种指令的执行时间最长？（单选）A。
RR型指令B。
RS型指令C。
SS型指令D。
程序控制类指令2.程序控制类指令的功能是什么？（单选）A。
进行算术运算和逻辑运算B。
进行主存与CPU之间的数据传送C。
进行CPU和I/O设备之间的数据传送D。
改变程序执行的顺序3.单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是什么？（单选）A。
立即数寻址B。
寄存器寻址C。
隐含寻址D。
直接寻址4.以下哪个选项属于指令系统中采用不同寻址方式的目的？（单选）A。
为了实现软件的兼容和移植B。
缩短指令长度，扩大寻址空间，提高编程灵活性C。
为程序设计者提供更多、更灵活、更强大的指令D。
丰富指令功能并降低指令译码难度5.在寄存器间接寻址方式中，操作数存放在哪里？（单选）A。
通用寄存器B。
主存C。
数据缓冲寄存器MDRD。
指令寄存器6.指令采用跳跃寻址方式的主要作用是什么？（单选）A。
访问更大主存空间B。
实现程序的有条件、无条件转移C。
实现程序浮动D。
实现程序调用7.以下哪种寻址方式有利于缩短指令地址码长度？（单选）A。
寄存器寻址B。
隐含寻址C。
直接寻址D。
间接寻址8.假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H，则该操作数的有效地址是什么？（单选）A。
1200HB。
12FCHC。
3888HD。
88F9H9.假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H，则该操作数的值是什么？（单选）A。
计算机组成原理第五章部分课后题答案
计算机组成原理第五章部分课后题答案常用的I/O编址方式有两种：I/O与内存统一编址和I/O独立编址·I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式，I/O设备与主存占用同一个地址空间，CPU可像访问主存一样访问I/O设备，不需要安排专门的I/O指令。
·I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码，此时I/O地址与主存地址是两个独立的空间，CPU需要通过专门的I/O指令来访问I/O地址空间。
I/O设备与主机交换信息时，共有哪几种控制方式？简述它们的特点。
·程序直接控制方式：也称查询方式，采用该方式，数据在CPU和外设间的传送完全靠计算机程序控制，CPU的操作和外围设备操作同步，硬件结构简单，但由于外部设备动作慢，浪费CPU时间多，系统效率低。
·程序中断方式：外设备准备就绪后中断方式猪肚通知CPU，在CPU相应I/O设备的中断请求后，在暂停现行程序的执行，转为I/O 设备服务可明显提高CPU的利用率，在一定程度上实现了主机和I/O设备的并行工作，但硬件结构负载，服务开销时间大·DMA方式与中断方式一样，实现了主机和I/O设备的并行工作，由于DMA 方式直接依靠硬件实现贮存与I/O设备之间的数据传送，传送期间不需要CPU程序干预，CPU可继续执行原来的程序，因此CPU利用率和系统效率比中断方式更高，但DMA方式的硬件结构更为复杂。
比较程序查询方式、程序中断方式和DMA方式对CPU工作效率的影响。
·程序查询方式：主要用于CPU不太忙且传送速度不高的情况下。
无条件传送方式作为查询方式的一个特例，主要用于对简单I/O设备的控制或CPU明确知道外设所处状态的情况下。
·中断方式：主要用于CPU的任务比较忙的情况下，尤其适合实时控制和紧急事件的处理· DMA方式（直接存储器存取方式）：主要用于高速外设进行大批量数据传送的场合。
计算机组成原理第五章答案
10. 什么是I/O接口?它与端口有何区别？为 什么要设置I/O接口？I/O接口如何分类？ 解： I/O接口一般指CPU和I/O设备间的连 接部件； I/O端口一般指I/O接口中的各种寄存器。 I/O接口和I/O端口是两个不同的概念。一 个接口中往往包含若干个端口，因此接口地址 往往包含有若干个端口地址。
若为输出，除数据传送方向相反以外，其他操作 与输入类似。工作过程如下： 1）CPU发I/O地址地址总线接口设备选择 器译码选中，发SEL信号开命令接收门； 2）输出： CPU通过输出指令（OUT）将数据放 入接口DBR中； 3）CPU发启动命令 D置0，B置1 接口向设 备发启动命令设备开始工作； 4）CPU等待，输出设备将数据从 DBR取走； 5）外设工作完成，完成信号接口 B置0，D 置 1； 6）准备就绪信号控制总线 CPU，CPU可通 过指令再次向接口DBR输出数据，进行第二次传送。
2. 简要说明CPU与I/O之间传递信息可采用 哪几种联络方式？它们分别用于什么场合？ 答： CPU与I/O之间传递信息常采用三种联 络方式：直接控制（立即响应）、 同步、异步。 适用场合分别为： 直接控制适用于结构极简单、速度极慢的 I/O设备，CPU直接控制外设处于某种状态而无须 联络信号。 同步方式采用统一的时标进行联络，适用于 CPU与I/O速度差不大，近距离传送的场合。 异步方式采用应答机制进行联络，适用于 CPU与I/O速度差较大、远距离传送的场合。
启动
I/O准备 就绪
DMA请求
数据传送： 响应， 让出一个 MM周期
现行程序
准备下 个数据
现行程序 A
DMA请求 总线请求
就绪
D
B
CPU
DMAC
C
I/O
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第五章一．填空题1.控制器由于设计方法的不同可分为型、型和型控制器。
2.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。
3.微程序控制的计算机中的控制存储器CM是用来存放的。
4.在微指令的字段编码法中，操作控制字段的分段并非是任意的，必须遵循的分段原则中包括：①把性的微命令分在同一段内；②一般每个小段要留出一个状态，表示。
5.微指令分为和微指令两类，微指令可以同时执行若干个微操作，所以执行机器指令的速度比微指令快。
6.在CPU中，指令寄存器的作用是，其位数取决于；程序计数器的作用是，其位数取决于。
7.指令周期是，最基本的指令周期包括和。
8.根据CPU访存的性质不同，可将CPU的工作周期分为、、和。
9.在CPU中保存当前正在执行的指令的寄存器是，保存下一条指令地址的寄存器是，保存CPU访存地址的寄存器是。
10.中断判优可通过和实现，前者速度更快。
11.中断服务程序的入口地址可通过和寻找。
12.在硬件向量法中，可通过两种方式找到服务程序的入口地址，一种是，另一种是。
13.CPU从主存取出一条指令并执行该指令的时间叫做，它常常用若干个来表示，而后者又包含有若干个。
14.程序顺序执行时，后继指令的地址由形成，遇到转移指令和调用指令时，后继指令的地址从获得。
15.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。
16.机器X和Y的主频分别是8MHz和12MHz，则X机的时钟周期为µs。
若X机的平均指令执行速度为0.4MIPS，则X机得平均指令周期为µs。
若两个机器的机器周期内时钟周期数相等，则Y机得平均执行速度为MIPS。
17.一个主频为25MHz的CPU，平均每条指令包含2个机器周期，每个机器周期包含2个时钟周期，则计算机的平均速度是。
如果每两个机器周期中有一个用于访存，而存储器速度较慢，需再插入2个时钟周期，此时指令周期为µs。
18.微指令格式可分为型和型两类，其中型微指令用较长的微程序结构换取较短的微指令结构。
19.在用微程序实现的控制器中，一条机器指令对应若干条，它又包含若干。
微指令格式分成型和型两类，型微指令可同时执行若干个微操作，所以执行指令的速度比快。
20.实现机器指令的微程序一般存放在中，而用户程序存放在中，前者的速度比后者。
若采用水平型微指令，则微指令长度一般比机器指令。
21.某计算机采用微程序控制，微指令字中操作控制字段共16位，若采用直接控制，则可以定义种微操作，此时一条微指令最多可同时启动个微操作。
若采用编码控制，并要求一条微指令需同时启动4个微操作，则微指令字中的操作控制字段应分段，若每个字段的微命令数相同，这样的微指令格式最多可包含个微操作命令。
22.在微程序控制器中，一次能够定义并执行多个并行操作命令的微指令叫做型微指令。
若采用微操作码方式，一次只能执行一个操作命令的微指令（例如，控制信息从某个源部件到某个目标部件）叫做型微指令，后者实现一条机器指令的微程序要比前者编写的微程序。
23.在串行微程序控制器中，执行现行微指令的操作与取下一条微指令的操作在时间上是进行的，所以微指令周期等于。
在并行为程序控制器中，执行现行微指令的操作与取下一条微指令的操作是进行的，所以微指令周期等于。
二．选择题1.在CPU中跟踪指令后继地址的寄存器是。
A. 主存地址寄存器B．程序计数器C．指令寄存器D．状态标志寄存器2.指令寄存器的位数取决于。
A. 存储器的容量B．指令字长C．机器字长D．存储字长3.在计算机系统中，表征系统运行状态的部件是。
A. 程序计数器B．累加寄存器C．中断寄存器D．程序状态字4.通用寄存器是。
A. 可存放指令的寄存器B．可存放程序状态字的寄存器C．本身具有计数逻辑与移位逻辑的寄存器D．可编程制定多种功能的寄存器5.指令译码器是对进行译码。
A. 整条指令B．指令的操作码字段C．指令的地址D．指令的操作数字段6.微操作信号发生器的作用是。
A. 从主存中取出指令B．完成指令操作码的分析功能C．产生控制时序D．产生各种微操作控制信号7.下列说法中是正确的。
A. 指令周期等于机器周期B．指令周期小于机器周期C．指令周期大于机器周期D．指令周期是机器周期的两倍8.三级时序系统提供的三级时序信号是。
A. 指令周期、机器周期。
节拍B．指令周期、机器周期、时钟周期C．机器周期、节拍、脉冲D．指令周期、微指令周期、时钟周期9.采用同步控制的目的是。
A. 提高执行速度B．简化控制时序C．满足不同操作对时间安排的需要D．满足不同设备对时间安排的需要10.异步控制常用于。
A. CPU访问外围设备中B．微程序控制器中C．CPU的内部控制中D．主存的内部控制中11.下列叙述正确的是。
A. 同一CPU周期中，可以并行执行的操作称为兼容性微操作B．同一CPU周期中，不可以并行执行的操作称为兼容性微操作C．同一CPU周期中，可以并行执行的操作称为互斥性微操作D．同一CPU周期中，不可以并行执行的操作称为互斥性微操作12.下列说法中正确的是。
A. 微程序控制方式与硬布线控制方式相比较，前者可以使指令的执行速度更快B．若采用微程序控制方式，则可用μPC取代PCC．控制存储器可以用掩膜ROM、EPROM或闪速存储器实现D．指令周期也称为CPU周期13.微程序控制器的速度比硬布线控制器慢，主要是因为。
A. 增加了从磁盘存储器读取微指令的时间B．增加了从主存储器读取微指令的时间C．增加了从指令寄存器读取微指令的时间D．增加了从控制存储器读取微指令的时间14.硬布线控制器与微程序控制器相比。
A. 硬布线控制器的时序系统比较简单B．微程序控制器的时序系统比较简单C．两者的时序系统复杂程度相同D．可能是硬布线控制器的时序系统简单，也可能是微程序控制器的时序系统简单15.微程序控制器中，机器指令与微指令的关系是。
A. 每一条机器指令由一条微指令来执行B．一条机器指令由一段用微指令编成的微程序来解释执行C．一段机器指令组成的程序可由一个微程序来执行D．每一条微指令由一条机器指令来解释执行16.微程序控制器中，微程序的入口地址是由形成的。
A. 机器指令的地址码字段B．微指令的微地址码字段C．机器指令的操作码字段D．微指令的微操作码字段17.微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。
通常采用的一种方法是断定方式。
其基本思想是。
A. 用程序计数器PC来产生后继微指令地址B．用微程序计数器μPC来产生后继微指令地址C．通过微指令顺序控制字段由设计者制定或者由判断字段控制产生后继微指令地址D．通过指令中制定一个专门字段来控制产生后继微指令地址18.下列不符合RISC特点的是。
A. 指令长度固定，指令种类少B．寻址方式种类丰富，指令功能尽量增强C．设置大量通用寄存器，访问存储器指令简单D．选取使用频率较高的一些简单指令19.以下关于CISC/RISC计算机的叙述中，错误的是。
A. RISC中机器指令比CISC机器指令简单B．RISC种通用寄存器比CISC多C．CISC机器采用微码比RISC多D．CISC 比RISC机器可以更好地支持高级语言20.指令周期是。
A.CPU执行一条指令的时间B.CPU从主存取出一条指令的时间C.CPU从主存取出一条指令加上执行这条指令的时间21.CPU响应中断的时间是。
A.一条指令执行结束B.外设提出中断C.取指周期结束22.向量中断是。
A.外设提出中断B.由硬件形成中断服务程序入口地址C.由硬件形成向量地址，再由向量地址找到中断服务程序入口地址23.程序计数器的位数取决于。
A.存储器的容量B.机器字长C.指令字长24.响应中断请求的条件是。
A.外设提出中断B.外设工作完成和系统允许时C.外设工作完成和中断标记触发器为“1”时25.指令寄存器的位数取决于。
A.存储器的容量B.机器字长C.指令字长26.中断周期前是，中断周期后是。
A.取指周期，执行周期B.执行周期，取指周期C.间指周期，执行周期27.同步控制是。
A.只适用于CPU控制的方式B.由统一时序信号控制的方式C.所有指令执行时间都相同的方式28.异步控制常用于。
A.CPU访问外围设备时B.微程序控制器中C.微型机的CPU控制中29.在下列说法中是错误的。
A.计算机的速度完全取决于主频B.计算机的速度不完全取决于主频C.计算机的速度与主频、机器周期内平均含时钟周期数及机器的平均指令执行速度有关30.在控制器的控制方式中，局部控制。
A.和异步控制相同，都不存在基准时标系统B.属于同步控制，它与中央控制的基准时标是保持同步的C.属于同步控制并有独立的时标系统，与中央控制的基准时标系统无关31.计算机操作的最小单位时间是。
A.时钟周期B.指令周期C.CPU周期32.计算机主频的周期是指。
A.指令周期B.机器周期C.存取周期33.一个节拍信号的宽度是指。
A.指令周期B.机器周期C.时钟周期34.由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由。
A.指令周期B.存取周期C.间址周期35.在取指令操作之后，程序计数器中存放的是。
A.当前指令的地址B.程序中指令的数量C.下一条指令的地址36.以下叙述中是错误的。
A.取指令操作是控制器固有的功能，不需要在操作码控制下完成B.所有指令的取指令操作都是相同的C.在指令长度相同的情况下，所有指令的取指操作都是相同的37.在中断周期中，将允许中断触发器置“0”的操作由完成。
A.硬件B.关中断指令C.开中断指令38.计算机执行乘法指令时，由于其操作数较复杂，需要更多的时间，通常采用控制方式。
A.延长机器周期内节拍数的B.异步C.中央与局部控制相结合的39.在微程序控制器中，机器指令与微指令的关系是。
A.每一条机器指令由一条微指令来执行B.每一条机器指令由若干条微指令组成的微程序来解释执行C.若干条机器指令组成的程序可由一个微程序来执行40.在微指令的控制方式中，若微指令命令个数已确定，则。
A.直接控制方式和编码控制方式不影响微指令的长度B.直接控制方式的微指令字长比编码控制方式的微指令字长短C.编码控制方式的微指令字长比直接控制方式的微指令字长短41.在微程序控制器中，微指令的控制方式可采用直接控制和编码控制两种，在微操作命令个数相同的前提下，。
A.两种控制方式的微指令位数一样B.隐式编码的微指令位数多于显式编码的微指令位数C.直接控制方式的微指令位数最长42.下列叙述中是正确的。
A.水平型微指令能充分利用数据通路的并行结构B.微处理器的程序称为微程序C.多字节指令可加快取指令的速度43. 下列叙述中是正确的。
A.只有直接编码的微指令是水平型微指令B.采用微操作码字段的微指令是水平型微指令C.直接编码、字段直接编码、字段间接编码以及直接和字段混合编码都属于水平型微指令44.垂直型微指令的特点是。