序列信号发生器设计电路
天津大学通信系统集成电路设计实验二
课程名称：通信系统集成电路设计实验名称：PN9序列与计数器的实现姓名：学号：班级：日期：XXXX年XX月XX日实验二PN9序列与计数器的实现一、实验目的1、了解伪随机序列的应用和产生原理、方法。
2、掌握在FPGA上利用线性反馈移位寄存器实现伪随机码发生器的方法。
3、通过波形仿真验证此实现方法的正确性和伪随机序列的周期性。
4、学会使用VHDL的结构化描述风格设计9~0的计数器。
二、实验环境1、Quartus II 9.1 (32-Bit)2、ModelSim-Altera 6.5a (Quartus II 9.1)3、Win2000操作系统三、实验要求1、PN9(a)利用VHDL语言编程实现伪随机码发生器的设计，在FPGA 内利用线性反馈移位寄存器结构实现伪随机码的产生；(b)将仿真结果dataout.txt文件中的数据导入matlab，统计伪随机序列的周期。
2、计数器采用VHDL结构化描述风格，编程实现9~0的十进制减法计数器。
四、实验内容1、PN9伪随机信号并非随机生成的信号，而是通过相对复杂的一定算法得出的有规律可循的变化信号，具有良好的随机性和接近于白噪声的相关函数，并且有预先的可确定性和可重复性。
这些特性使得伪随机序列得到了广泛的应用，常用于跳频通讯和加密通讯。
伪随机序列虽然不是真正的随机序列，但是当伪随机序列周期足够长时，它便具有随机序列的良好统计特性。
一个n级线性移位寄存器可以用n次多项式来表征，称以此式为特征多项式。
一般情况下，由n级移位寄存器组成的线性反馈电路所产生的序列周期不会超过2n-1。
下图为由n级具有线性反馈逻辑移存器所组成的码序列发生器的框图。
其中反馈系数C k的取值决定了反馈逻辑。
反馈逻辑可由特征多项式f(x)表示：f(x)=c0+c1x+c2x2+c3x3+……+c n x n，其中，n为移存器级数。
m序列：最长线性反馈移存器序列，是最常见和常用的一种伪随机序列，由具有线性反馈的移位寄存器产生的周期最长的序列。
时序逻辑电路练习题及答案
第五章时序逻辑电路练习题及答案［］分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。
图［解］驱动方程：丿广心=2, 状态方程：Q；J00" +型0 =型㊉G：厶=©=©, er = +Q-Q"=0 ㊉er ；、=Q、QJ 电Q；Q：l人=G0，K输出方程：Y = Q^由状态方程可得状态转换表，如表所示；由状态转换表可得状态转换图，如图所示。
电路可以自启动。
表[]试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。
A为输入逻辑变量。
>C1il1D|y >ci p-1CP1Q2 图[解] _驱动方程：D] = AQ2, D2 = AQ.Q 2状态方程：ft"1 = , 0广=4議=4（0；'+0"）由状态方程可得状态转换表，如表所示；由状态转换表町得状态转换图，如图所示。
电路的逻辑功能是:判断A是否连续输入四个和四个以上“1” 信号，是则Y=l,否则Y=0。
Q2Q1 A/Y 佗0Y0 0 00 10 0 0 1 1 00 0 1 0 1 100 1 10 011 0 0 1 11 1 1 1 1 00 1 1 00 10 1 0 10 00[] 试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。
r-0Q1 TF1^=>C1 IK O->C11KCP ［解］J严殛3, K严1；J2=Q lt K严玆;=巫・g ；er1 = ae2+me2;丿3 = Q1Q29位=Q2 Qr=Q.QA^QAY= O2O3电路的状态转换图如图所示，电路能够自启动。
Q3Q2Q1 /Y表[] 分析图给岀的时序电路，画岀电路的状态转换图，检查电路能否自启动，说明电 路实现的功能。
A 为输入变量。
4-20ma信号发生器电路图111
4-20ma信号发生器电路图发布: 2011-8-19 | 作者: —— | 来源:zhouhaiyuang| 查看: 718次| 用户关注：下面是[4-20ma信号发生器电路图]的电路图4-20ma信号发生器电路制作要求：以精度0.5级为例,二线制4～20mA模拟恒环路信号发生器执行标准：GB/T13850－1998；(1)基准要稳,４mA是对应的输入零位基准，基准不稳，谈何精度线性度，冷开机３分锺内４mA的零位漂移变化不超过4.000mA0.5%以内;(即3.98-4.02mA),负载250Ω上的压降为0.995-1.005V，国外IC心片多用昂贵的能隙基准，温漂系数每度变化10ppm；(2)内电路总计消耗电流<4下面是[4-20ma信号发生器电路图]的电路图4-20ma信号发生器电路制作要求：以精度0.5级为例,二线制4～20mA模拟恒环路信号发生器执行标准：GB/T13850－1998；(1)基准要稳,４mA是对应的输入零位基准，基准不稳，谈何精度线性度，冷开机３分锺内４mA的零位漂移变化不超过4.000mA0.5%以内;(即3.98-4.02mA),负载250Ω上的压降为0.995-1.005V，国外IC心片多用昂贵的能隙基准，温漂系数每度变化10ppm；(2)内电路总计消耗电流<4mA,加整定后等于4.000mA,而且有源整流滤波放大恒流电路不因原边输入变化而消耗电流也随之变化，国外IC心片采用恒流供电；(3)当工作电压24.000V时,满量程20.000mA时,满量程20.000mA的读数不会因负载0-700Ω变化而变化;变化不超过20.000mA0.5%以内；(4)当满量程20.000mA时,负载250Ω时,满量程20.000mA的读数不会因工作电压15.000V-30.000V变化而变化;变化不超过20.000mA0.5%以内；(5)当原边过载时，输出电流不超过25.000mA+10%以内，否则PLC/DCS内供变送器用的24V工作电源和A/D输入箝位电路因功耗过大而损坏，另外变送器内的射随输出亦因功耗过大而损坏，无A/D输入箝位电路的更遭殃；(6)当工作电压24V接反时不得损坏变送器,必须有极性保护；(7)当两线之间因感应雷及感应浪涌电压超过24V时要箝位,不得损坏变送器；一般在两线之间并联1-2只TVS瞬态保护二极管 1.5KE可抑制每20秒间隔一次的20毫秒脉宽的正反脉冲的冲击,瞬态承受冲击功率1.5KW-3KW；(8)产品标示的线性度0.5％是绝对误差还是相对误差,可以按以下方法来辨别方可一目了然:符合下述指标是真的线性度0.5％.原边输入为零时输出４mＡ正负0.5%(3.98-4.02mA),负载250Ω上的压降为0.995-1.005V原边输入10％时输出5.6mＡ正负0.5%(5.572-5.628mA)负载250欧姆上的压降为1.393-1.407V原边输入25％时输出8mＡ正负0.5%(7.96-8.04mA)负载250Ω上的压降为1.990-2.010V原边输入50％时输出12mＡ正负0.5%(11.94-12.06mA)负载250Ω上的压降为2.985-3.015V原边输入75％时输出16mＡ正负0.5%(15.92-16.08mA)负载250Ω上的压降为3.980-4.020V原边输入100％时输出20mＡ正负0.5%(19.90-20.10mA)负载250Ω上的压降为4.975-5.025V(9)原边输入过载时必须限流:原边输入过载大于125%时输出过流限制25mＡ+10%(25.00-27.50mA)负载250Ω上的压降为6.250-6.875V；(10)感应浪涌电压超过24V时有无箝位的辨别:在两线输出端口并一个交流50V指针式表头,用交流30-35V接两根线去瞬间碰一下两线输出端口,看有无箝位,箝位多少伏可一目了然啦；(11)有无极性保护的辨别:用指针式万用表Ω乘10K档正反测量两线输出端口,总有一次Ω阻值无限大,就有极性保护；(12)有无极输出电流长时间短路保护：原边输入100％时或过载大于125%-200%时，将负载250Ω短路，测量短路保护限制是否在25mＡ+10%；(13)工业级别和民用商用级别的辨别:工业级别工作温度范围是-25度到＋７０度，温漂系数是每度变化１００ppm,即温度每度变化１度,精度变化为万分之一；民用商用级别工作温度范围是０度（或-10度）到＋７０度（或+50度）,温漂系数是每度变化25０ppm,即温度每度变化１度,精度变化为万分之二点五。
移位寄存器序列信号发生器
2021/2/2
转下页
15
Q3Q2Q1Q0 F=1
1011
用移位寄存器实现序列信号发生器续
F=0
F=1
F=0
F=1
F=1
0111 1110 1101 1010 0101
步骤二：上面状态图存在移位特性，根据其移位特性求其反馈函数； Q3为串出；Q0为串入；反馈函数的输出即次态的串入
F
Q1Q0 00
Q3Q2
串行输入 CP
F（Q0，Q1， Q2，Q3）
D Q Q0 D Q Q1 D Q Q2
>CLK QN
>CLK QN
>CLK QN
D Q Q3 >CLK QN
串行输出
2021/2/2
9
用反馈移位寄存器实现环行计数器
ex4：用’194实现3位环行计数器 首先看环行计数器的状态机，是不是具有移位特性
Q2Q1Q0
最小风险设计，要对未用状态进行讨论；讨论的原则为，在不改变移位 特性的基础上，对位用状态的次态进行讨论
Q2Q1FQ=10 000
F=1 001
两个未用状态
F=1
F=1
101的次态应为01d；其中01
011
101
由移位特性所决定；d为反馈
函数所决定；选择d为1，这
F=1
样101次态为011
100
110
（最小成本设计） 步骤一：通过移位特性构建状态图（要求状态图中不能出现重复状态）；
如果选则两位： 10
01 11 11 10 …… 有重复状态，舍弃
如果选则三位： 101 011 111 110 101 010 有重复状态，舍弃
如果选则四位： 1011
东南大学数字电路实验考试——序列信号发生器(答案)
序列信号发生器
一、设计一个双序列信号发生器，同时输出的两个序列分别如下：
Y1：110101 (高位先出)
Y2：010110 (高位先出)
要求：
1. 简单写出设计过程，画出原理图（30分），有合理设计过程，且原理图正
确得30分，若使能端电平接错或者不接,扣5分.
2. 根据设计搭试电路（15分）
3. 静态验证结果并用双踪示波器观察并分别输入时钟和Y1、Y2输出的波
形。
（由老师检查，只能够正确实现模6计数器给15分，完全实现25分）（25分）
4. 在答卷上绘出输入时钟和Y1、Y2输出的波形。
（波形应注意相位对齐，
并至少画满一个周期，方波的边沿一定要画出）（10分）
相位对齐6分（每个波形3分），至少画满一个周期3分，方波边沿画出1分。
二、简答：
函数发生器的V oltage Out端口输出的方波能否作为TTL电路的输入信号，为什么？（20分）
答：直接输出不能，因为V oltage Out端口输出的方波是一个交流信号，其VH 和VL等于（1/2）VPP。
若想作为TTL电路的输入信号，则其VPP至少要为6V以上，否则不能满足TTL电平的要求；或者，若是VPP大于3V，则叠加上（1/2）VPP的直流电平后就可以作为TTL电路的输入信号了。
数电期末模拟题及答案——2022年整理
0 1 A =1 A=1 A=0 A=0 《数字电子技术》模拟题一一、单项选择题（2×10分）1．下列等式成立的是（ ）A 、 A ⊕1=AB 、 A ⊙0=AC 、A+AB=AD 、A+AB=B2．函数F=(A+B+C+D)(A+B+C+D)(A+C+D)的标准与或表达式是（ ）A 、F=∑m(1,3,4,7,12)B 、F=∑m(0,4,7,12)C 、F=∑m(0,4,7,5,6,8,9,10,12,13,14,15)D 、F=∑m(1,2,3,5,6,8,9,10,11,13,14,15)3．属于时序逻辑电路的是（ ）。
A 、寄存器B 、ROMC 、加法器D 、编码器4．同步时序电路和异步时序电路比较，其差异在于后者（ ）A 、没有触发器B 、没有统一的时钟脉冲控制C 、没有稳定状态D 、输出只与内部状态有关，与输入无关5．将容量为256×4的RAM 扩展成1K ×8的RAM ，需（ ）片256×4的RAM 。
A 、 16B 、2C 、4D 、86．在下图所示电路中，能完成01=+n Q 逻辑功能的电路有（ ）。
A 、B 、C 、D 、7．函数F=A C+AB+B C ，无冒险的组合为（ ）。
A 、 B=C=1B 、 A=0，B=0C 、 A=1，C=0D 、 B=C=O8．存储器RAM 在运行时具有（ ）。
A 、读功能B 、写功能C 、读/写功能D 、 无读/写功能9．触发器的状态转换图如下，则它是：（ ）A 、T 触发器B 、RS 触发器C 、JK 触发器D 、D 触发器 10．将三角波变换为矩形波，需选用（ ）A 、多谐振荡器B 、施密特触发器C 、双稳态触发器D 、单稳态触发器二、判断题（1×10分）（ ）1、在二进制与十六进制的转换中，有下列关系：（1001110111110001）B =（9DF1）H（ ）2、8421码和8421BCD 码都是四位二进制代码。
数电习题及答案
数电习题及答案(总32页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--一、时序逻辑电路与组合逻辑电路不同，其电路由组合逻辑电路和存储电路（触发器）两部分组成。
二、描述同步时序电路有三组方程，分别是驱动方程、状态方程和输出方程。
三、时序逻辑电路根据触发器的动作特点不同可分为同步时序逻辑电路和异步时序逻辑电路两大类。
四、试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。
解：驱动方程：001101J KJ K Q====状态方程：100111010nnQ QQ Q Q Q Q++==+输出方程：10Y Q Q=状态图：功能：同步三进制计数器五、试用触发器和门电路设计一个同步五进制计数器。
解：采用3个D触发器，用状态000到100构成五进制计数器。
（1）状态转换图（2）状态真值表（3）求状态方程（4）驱动方程（5）逻辑图（略）[题] 分析图所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。
解：触发器的驱动方程2001021010211J Q K J Q J QQ K Q K ====⎧⎧⎧⎨⎨⎨==⎩⎩⎩ 触发器的状态方程120011010112210n n n Q Q Q Q Q Q Q Q Q Q Q Q +++==+=⎧⎪⎪⎨⎪⎪⎩输出方程 2Y Q = 状态转换图如图所示所以该电路的功能是：能自启动的五进制加法计数器。
[题] 试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。
解：驱动方程输出方程 状态方程状态转换图如图 所示功能：所以该电路是一个可控的3进制计数器。
[题] 分析图时序电路的功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。
基于QuartusⅡ顺序脉冲发生器与序列信号产生、检测器的仿真设计
基于QuartusⅡ顺序脉冲发生器与序列信号产生、检测器的仿真设计2011级通信工程一班刘志鹏一、实验目的1、进一步熟悉QuartusⅡ的使用方法2、加深对用QuartusⅡ进行仿真的认识3、通过仿真和对比之前实验中用实际芯片组成的功能电路，认识QuartusⅡ的优点和实用性二、实验原理、过程与结果1、顺序脉冲发生器（1）功能电路图（2）设计思路、原理利用三个JK触发器（74109）实现异步八进制循环计数，利用其三个输出端作3-8译码器（74138）的输入端，实现随着CLK信号，译码器经过反向器输出为并行的顺序脉冲输出。
由于在之前实际电路中已经做过相关具体的分析，故在此不做赘述。
（3）实现结果设置输入波形为CLK信号，使用QuartusⅡ进行波形的仿真，仿真结果如下图所示：（4）结果分析从仿真波形中可以看出，随着CLK信号上升沿的出现，y1-y7不断的进行脉冲信号的更迭。
并且对比之前做过的顺序脉冲发生器的实际电路，不难发现实验结果相同。
2、序列信号发生器与检测器（1）功能电路图（2）设计原理、思路a.序列信号发生器部分使用2-5-10计数器（7490）实现5进制置零计数，然后将计数输出送入8选1数据选择器（74151）的地址输入端。
这样就会实现D0~D4的循环输出。
之后将“D0D1D2D3D4”接成“10110”，则在数据选择器输出端Y上输出“10110”的序列信号。
由于在之前实际电路中已经做过相关具体的分析，故在此不做赘述。
B.序列信号检测器部分使用两个D触发器(74175)实现对输入的存储，当触发器0D和1D分别存储“1”、“1”，后，输入端再输入一个信号“0”时，输出高电平。
（3）实现结果设置输入波形为CLK信号，使用QuartusⅡ进行波形的仿真，仿真结果如下图所示：（5）结果分析从仿真波形中可以看出，随着CLK信号上升沿的出现，数据选择器的输出为10110，而且当数据选择器的输出出现110后，序列信号检测器的输出为高电平。
数电课设三位二进制同步加法计数器序列信号发生器串行序列检测器电路设计方案
第一部分数字电子课程设计成绩评定表课程设计任务书目录1 课程设计的目的与作用 (1)1.1设计目的及设计思想 (1)1.2设计的作用 (1)1.3 设计的任务 (1)2 所用multisim软件环境介绍 (1)3 三位二进制同步加法计数器设计 (3)3.1 基本原理 (3)3.2 设计过程 (3)4序列信号发生器的设计 (6)4.1 基本原理 (6)4.2 设计过程 (6)5串行序列检测器电路设计 (7)5.1 基本原理 (7)5.2 设计过程 (8)6 仿真结果分析 (11)6.1 三位二进制同步加法计数器仿真 (11)6.2 序列信号发生器（发生序列100101）的仿真 (14)6.3 0110串行序列检测器电路设计 (17)7 设计总结和体会 (23)8 参考文献 (23)1 课程设计的目的与作用1.1设计目的及设计思想根据设计要求设计三位二进制加法计数器和序列信号发生器，加强对数字电子技术的理解,进一步巩固课堂上学到的理论知识。
了解计数器和序列信号发生器的工作原理。
1.2设计作用通过multisim软件仿真电路可以使我们对计数器和序列信号发生器有更深的理解。
学会分析仿真结果的正确性，与理论计算值进行比较。
通过课程设计，加强动手，动脑的能力。
1.3设计任务1.设计一个三位二进制同步加法计数器，要求无效状态为001,110。
2.设计一个序列信号发生器，要求发生序列100101。
2 所用multisim软件环境介绍multisim软件环境介绍Multisim是加拿大IIT公司（Interrative Image Technologies Ltd）推出的基于Windows的电路仿真软件，由于采用交互式的界面，比较直观、操作方便，具有丰富的元器件库和品种繁多的虚拟仪器，以及强大的分析功能等特点，因而得到了广泛的引用。
针对不同的用户，提供了多种版本，例如学生版、教育版、个人版、专业版和超级专业版。
其中教育版适合高校的教学使用。
时序逻辑电路 课后答案
第六章 时序逻辑电路【题 】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。
Y图P6.3【解】驱动方程:11323131233J =K =Q J =K =Q J =Q Q ;K =Q ⎧⎪⎨⎪⎩ 输出方程:3YQ =将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+11313131n 12121221n+13321Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q +⎧=+=⎪=+=⊕⎨⎪=⎩e 电路能自启动。
状态转换图如图【题 】分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。
A 为输入逻辑变量。
图A6.3Y图P6.5【解】驱动方程: 1221212()D AQ D AQ Q A Q Q ⎧=⎪⎨==+⎪⎩输出方程: 21Y AQ Q =将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+112n+1212()Q AQQ A Q Q ⎧=⎪⎨=+⎪⎩ 电路的状态转换图如图1图A6.5【题 】 分析图时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自启动，说明电路能否自启动。
说明电路实现的功能。
A 为输入变量。
AY图P6.6【解】驱动方程: 112211J K J K A Q ==⎧⎨==⊕⎩输出方程: 1212Y AQ Q AQ Q =+将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+111n+1212Q Q Q A Q Q ⎧=⎪⎨=⊕⊕⎪⎩ 电路状态转换图如图。
A ＝0时作二进制加法计数，A ＝1时作二进制减法计数。
01图A6.6【题 】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。
Y图P6.7【解】驱动方程: 001023102032013012301;;;J K J Q Q Q K Q J Q Q K Q Q J Q Q Q K Q==⎧⎪=•=⎪⎨==⎪⎪==⎩ 输出方程: 0123Y Q Q Q Q =将驱动方程带入JK 触发器的特性方程后得到状态方程为:*00*1012301*2023012*3012303()Q ()Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q⎧=⎪=++⎪⎨=++⎪⎪=+⎩ 设初态Q 1Q 3Q 2Q 1 Q 0=0000，由状态方程可得：状态转换图如图。
数字电子技术(高吉祥) 课后答案5
CP
CP0 R01 R02
CP1 S91 S92
Q0 Q1 Q2 Q3
&
&
1 &
Y
图 P5.11 表 P5-1 74290 功能表 输入 CP φ φ φ ↓ ↓ ↓ ↓ R0(1) H H φ φ L L φ R0(2) H H φ L φ φ L S9(1) L φ H φ L φ L S9(2) φ L H L φ L φ Q3 L L H 输出功能 Q2 L L L 计数 计数 计数 计数 Q1 L L L Q0 L L H
解：三十进制的计数器，片间为十进制。
5.15 分析图 P5.14 给出的电路， 说明这是多少进制的计数器， 两片之间是多少进
制。74LS161 的功能表见正文中表 5.5.4。
CP
1
EP ET CP
D0 D1 D2 D3 74LS161 1
C LD RD
EP ET CP
D0 D1 D2 D3 74LS161 2
K1 = A
n n K 2 = Q3 Q1 n K 3 = Q2
（2）状态方程组为：
n +1 n n n n n ⎧ Q3 = Q3 Q 2 Q1 + Q3 Q2 ⎪ n +1 n n n n n ⎨ Q 2 = Q 2 Q1 + Q3 Q 2 Q1 ⎪Q n +1 = Q n Q n + Q n Q n + AQ n 3 1 2 1 1 ⎩ 1
519图p516所示电路是用二十进制优先编码器74ls147和同步十进制计数器74160组成的可控分频器试说明当输入控制信号abcdefghi分别为低电平时由y端输出的脉冲频率各为多少
Verilog HDL 之 序列信号发生器
Verilog HDL 之序列信号发生器一、原理在数字电路中，序列信号是指在同步脉冲作用下循环地产生一串周期性的二进制信号.能产生这种信号的逻辑器件就称为序列信号发生器.根据结构不同,它可分为反馈移位型和计数型两种。
移位型序列信号发生器是由移位寄存器和组合电路两部分构成，组合电路的输出，作为移位寄存器的串行输入。
计数型序列信号发生器能产生多组序列信号,这是移位型发生器所没有的功能.计数型序列信号发生器是由计数器和组合电路构成的。
本实验的目的就是设计一个序列信号发生器。
设计产生序列11100100、11100100、···的计数型序列信号发生器电路。
二、实现在设计文件中输入Verilog代码防抖模块1 /****************************** 分频模块 *************************************/23 `timescale 1 ns / 1 ps4 module qu_dou ( clk ,rst , a ,b );56 input clk ;7 wire clk ;8 input rst ;9 input a ;10 wire a ;1112 output b ;13 reg b ;1415 reg [31:0] cnt ;16 reg clkout ;17 always @ ( posedge clk or negedge rst )18 begin19 if ( rst == 1'b0 )20 cnt <= 0 ;21 else begin if ( a==1'b1 ) begin22 if ( cnt >= 32'd3000000 )23 b <= 1 ;24 else25 cnt <= cnt + 1'b1 ;2627 end28 else begin b <= 1'b0 ;29 cnt <= 0 ;30 end31 end32 end333435 endmodule功能实现1 `timescale 1 ns / 1 ps23 module xlgen ( Q ,clk ,res ,rst ,sysclk );45 input clk ;7 input res ;8 wire res ;9 input sysclk ;10 input rst ;1112 output Q ;13 reg Q ;14 reg [7:0] Q_r ;1516 /***************** 例化去抖模块 *************************************/17 wire clk_r ;18 qu_dou qu_dou (19 .clk (sysclk) ,20 .rst (rst) ,21 .a (clk),22 .b (clk_r));2324 //********************************************************************2526 always @( posedge clk_r or posedge res)27 begin2829 if (res ==1) begin30 Q <= 1'b0;31 Q_r <= 8'b11100100 ;32 end34 begin35 Q <= Q_r[7];36 Q_r <= Q_r<<1;37 Q_r[0] <=Q;38 end39 end4041 endmodule。
什么是信号发生器如何设计一个简单的信号发生器电路
什么是信号发生器如何设计一个简单的信号发生器电路什么是信号发生器如何设计一个简单的信号发生器电路信号发生器是一种电子测试仪器，用于产生不同频率、不同波形的信号。
它被广泛应用于各种电子设备的测试、调试以及科学研究中。
本文将介绍信号发生器的基本原理以及如何设计一个简单的信号发生器电路。
一、信号发生器的基本原理信号发生器的基本原理是通过电路产生稳定的、可调节的频率和振幅的信号。
主要包括以下几个方面：1. 振荡器：信号发生器的核心部件是振荡器。
振荡器通过负反馈回路将部分输出信号重新输入到输入端，以维持振荡的稳定性。
2. 频率控制电路：用于调节信号的频率大小。
通常采用可变电容或可变电感等元件来实现频率的调节。
3. 幅度控制电路：用于调节信号的振幅大小。
通常采用可变电阻或放大器等元件来实现幅度的调节。
4. 输出电路：用于将振荡器产生的信号输出到外部设备，如示波器、信号分析仪等。
二、设计一个简单的信号发生器电路设计一个简单的信号发生器电路需要考虑以下几个基本要素：1. 振荡器电路：选择适合的振荡器电路，如RC振荡器、LC振荡器等。
以RC振荡器为例，可选用一个电容和一个电阻来构成振荡器电路。
2. 频率控制电路：采用可变电容电路来实现对频率的调节。
可选用一个可变电容与振荡器电路相结合，通过调节电容值，达到对频率的调节。
3. 幅度控制电路：采用可变电阻电路来实现对振幅的调节。
可选用一个可变电阻与振荡器电路相连，通过调节电阻值，达到对振幅的调节。
4. 输出电路：将振荡器产生的信号经过放大器放大后输出。
该放大器可以选择运算放大器、晶体管放大器等。
设计步骤：1. 确定电路的工作电压和功率需求，并选择适合的供电电源。
2. 根据振荡器的选择，选取合适的电容和电阻，并连接成振荡器电路。
3. 在振荡器电路中加入可变电容电路，用于频率的调节。
4. 将振荡器电路与可变电容电路连接到幅度控制电路中的可变电阻上，用于振幅的调节。
5. 添加输出电路，将振荡器产生的信号经过放大器放大后输出到外部设备。
序列信号发生器VHDL设计实验报告
实验三序列信号发生器VHDL设计一、实验目的1、设计一个序列信号发生器，可以在时钟的作用下周期性的产生1110010序列信号2、学习时序电路的设计方法;3、掌握产生周期性信号电路的设计方法;4、掌握同步和异步概念;5、掌握仿真的目的和作用;二、实验环境QuartusII 、PC机、GW-PK2 EDA实验箱三、实验原理给出原理图，说明行为描述方式设计序列信号发生器的原理。
可以产生周期信号的序列信号发生器由计数器和译码器构成。
若想产生1110010序列信号，则需要三位二进制计数器，从000记到110，当时钟是上升沿时，若当前记到110，则将计数清为000，再从头开始，否则计数加1，译码器将每个三位二进制数转换为一位序列信号，计数器和译码器分别由两个进程实现。
四、实验内容及要求利用QuartusII完成序列信号发生器的VHDL设计及仿真测试，给出仿真波形,进行引脚锁定,并在实验箱上进行硬件验证。
五、实验步骤（1）用文本方式输入设计文件并存盘①创建工程，利用“New Preject Wizard”创建此设计工程。
选择菜单“File” “New Preject Wizard”，点击Next，即可弹出工程设置对话框点击此框最上一栏右侧的按钮“…”，设置工程路径，找到文件夹D:\Quartus8\vhdl_code\three，填写工程名和顶层文件名称后，点击Next按钮进行下一步。
②添加设计源程序。
如果已有源程序，可以在此加入到工程中，如果没有点击Next进行下一步。
③选择目标芯片。
首先在“Family”栏选芯片系列，在此选“ACEX1K”系列，选择此系列的具体芯片：EP1K30TC144-3。
④选择仿真器和综合器类型。
点击上图的Next按钮，这时弹出的窗口是选择仿真器和综合器类型的，如果都是选默认的“NONE”，表示都选QuartusII中自带的仿真器和综合器，因此，在此都选默认项“NONE”。
⑤结束设置。
时序逻辑电路习题解答
5-1分析图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图和时序图。
解：从给定的电路图写出驱动方程为:D o (Q 0Q i n)e Q 2D i Q 01D 2 Q i nQ 01 1(Q 0Q n)eQ ；Q i n 1Q 0Q 21Q ；由电路图可知，输出方程为Z Q ；CLK将驱动方程代入D 触发器的特征方程Q n 1D ，得到状态方程为:5-1(a )所示，时序图如图题解Z图题5-1图根据状态方程和输出方程，画出的状态转换图如图题解题解5-1(a )状态转换图综上分析可知，该电路是一个四进制计数器。
5-2分析图所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。
A 为输入变量。
解：首先从电路图写出驱动方程为：D o A& D i A Qg ：A （Q ： Q i n）将上式代入触发器的特征方程后得到状态方程Q 0 1AQ ：Q ：1 AQ 0Q ：A （Q nQ ：）电路的输出方程为：CLKQ i12345——-A1 11 t----------- 1------------ 1|| 1 » 1 1 1----------- 1 ---------- 1 --------------►CLK0 Q 2/Z 仝题解5-1（b ）时序图0 Q o 胃AY图题5-2图丫AQoQ；根据状态方程和输出方程，画出的状态转换图如图题解5-2 所示综上分析可知该电路的逻辑功能为：当输入为0时，无论电路初态为何，次态均为状态" 00”，即均复位；当输入为1时，无论电路初态为何，在若干CLK 的作用下，电路最终回到状态“10”。
5-3已知同步时序电路如图（a ）所示，其输入波形如图 （b ）所示。
试写出电路的驱动方 程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。
CLK 1 2345678（b ）输入波形 图题5-3图解：电路的驱动方程、状态方程和输出方程分别为:J 。
DDS信号发生器电路设计方案
DDS信号发⽣器电路设计⽅案DDS信号发⽣器电路设计⽅案1、了解电⼦电路设计的⼀般⽅法、根据题⽬要求选择设计⽅案。
2、根据理论计算分析，查阅相关资料和⼿册，选择电⼦元器件。
3、学会使⽤电⼦设计⾃动化软件对电路进⾏设计、分析、验证。
利⽤可编程逻辑器件实现电路的设计、仿真、下载。
4、熟练使⽤常⽤电⼦仪器（⽰波器、万⽤表、信号发⽣器等）对电路进⾏测试。
5、写出符合要求的课程设计报告。
⼀、实验设备1、Altera DE2开发板 (CycloneⅡ EP2C35F672C6)2、QuartusⅡ9.1开发软件3、数字电路实验⾯包板4、⽰波器、万⽤表等⼆、实验任务要求利⽤DE2实验开发装置，在给定电源条件下，完成正弦波信号发⽣器电路设计。
1、技术指标①信号频率输出围50Hz~10kHz，频率可调。
步进调整，步长0.5Hz或50Hz；②频率稳定度10-3。
2、发挥部分①增加脉冲信号的输出，信号频率输出围50Hz~10kHz；②脉冲信号占空⽐可调，调整围2%~98%；③正弦或脉冲频率步长调整分别为1Hz、10Hz、100Hz、1kHz、10kHz；④完成在数码管上数字频率显⽰功能；三、实验原理介绍1、DDS直接数字合成（Direct Digital Synthesis、DDS）是⼀种新的频率合成技术和信号产⽣的⽅法。
直接数字频率合成器（DDS）具有超⾼速的频率转换时间，极⾼的频率分辨率和较低的相位噪声，在频率改变与调频时，DDS 能够保持相位的连续，因此很容易实现频率、相位和幅度调制。
此外，DDS 技术⼤部分是基于数字电路技术的，具有可编程控制的突出优点。
因此这种信号产⽣技术得到了越来越⼴泛的应⽤，很多⼚家已经⽣产出了DDS专⽤芯⽚，这种器件成为当今电⼦系统及设备中频率源的⾸选器件。
2、相位累加器⼀个正弦波，虽然它的幅度不是线性的，但是它的相位却是线性增加的。
DDS利⽤了这⼀特点来产⽣正弦信号。
根据DDS的频率控制字M的位数N，把360°平均分成了2的N次等份。
如何设计一个简单的信号发生器电路
如何设计一个简单的信号发生器电路在设计一个简单的信号发生器电路之前，需要明确所需的功能和要求。
以下是一个基本的信号发生器电路的设计步骤及具体实施方法。
步骤一：确定信号发生器的基本功能在设计之前，需要确定信号发生器的基本功能和输出要求。
常见的信号发生器功能包括产生正弦波、方波、脉冲等不同类型的信号，并具有可调节的频率、幅度和相位等参数。
步骤二：选择适当的电子元器件根据信号发生器的功能需求，选择适当的电子元器件来实现电路。
一般常用的元器件包括电容、电感、电阻、晶体管、运放等。
其中，电容和电感用于产生频率，电阻用于调节幅度，晶体管和运放用于放大信号。
步骤三：设计正弦波发生电路为了产生正弦波信号，可以采用RC震荡电路。
此电路由一个电阻和一个电容组成，通过调节电阻和电容的数值，可以得到不同频率的正弦波输出。
当然，也可以采用更加精确的电路设计，如使用运放和多级滤波电路来实现更为稳定和精确的正弦波输出。
步骤四：设计方波和脉冲发生电路要产生方波和脉冲信号，可以使用集成电路或者门电路。
例如，使用555定时器集成电路可以方便地产生方波和脉冲信号。
通过改变电阻和电容的数值，可以调节方波和脉冲的频率和占空比。
步骤五：设计幅度调节电路为了实现信号发生器的幅度调节功能，可以使用可变电阻或放大电路。
通过调节电阻的数值或放大电路的放大倍数，可以调节信号的幅度大小。
步骤六：设计相位调节电路若需要实现信号发生器的相位调节功能，可以使用电路来实现。
一种简单的方法是使用RC电路或LC电路来实现相位的偏移。
步骤七：制作电路原型根据以上设计思路，可以制作一个信号发生器的电路原型。
使用适当的电路板、电子元件和焊接工具来完成电路组装。
步骤八：测试和调整完成电路组装后，进行信号发生器的测试。
使用示波器或频谱仪来检测输出信号的频率、幅度和相位等参数。
如有需要，可以通过调节电阻、电容或其他元器件的数值来调整电路，以满足要求。
综上所述，设计一个简单的信号发生器电路需要考虑基本功能、适当的元器件选择和电路设计。