数字电子技术 第四章课后习题答案 (江晓安等编)
数电第四章习题答案
第四章习题答案4.1 分析图4.1电路的逻辑功能解：（1）推导输出表达式Y2=X2；Y1=X1⊕X2；Y0=(MY1+X1⎺M)⊕X0A 、B 、C 、F 1、F 2分别表示被减数、减数、来自低位的借位、本位差、本位向高位的借位。
A BCF 1F 2－被减数减 数借 位差4.3分析图4.3电路的逻辑功能 解：（1）F 1=A ⊕B ⊕C ；F 2=(A ⊕B)C+AB (2)(3)4.4 设ABCD 是一个8421BCD 码，试用最少与非门设计一个能判断该8421BCD 码是否大于等于5的电路，该数大于等于5，F= 1；否则为0。
解：(1)列真值表10 1 1 010 1 0 100 1 0 000 0 1 110 1 1 100 0 1 000 0 0 100 0 0 0F A B C D Ø1 1 1 0Ø1 1 0 1Ø1 1 0 0Ø1 0 1 1Ø1 1 1 1Ø1 0 1 011 0 0 111 0 0 0F A B C D(2)写最简表达式F = A + BD + BC=⎺A · BD · BC&&&DBC AF&4.6 试设计一个将8421BCD码转换成余3码的电路。
（F2=⎺C⎺D+CD F1=⎺D 电路图略。
4.7 在双轨输入条件下用最少与非门设计下列组合电路：（1）F（ABC）=∑m（1,3,4,6,7）(2) F（ABCD）=∑m（0,2,6,7,8,10,12,14,15）解：F=⎺B⎺D+A⎺D+BC∑+∑m)3(φ(DCFAB,,,7,4,0(10=) ,)12),9,8,6,5,2(解：函数的卡诺图如下所示：4.10 电话室对3种电话编码控制，按紧急次序排列优先权高低是：火警电话、急救电话、普通电话，分别编码为11，10，01。
试设计该编码电路。
F 1=A+BF 2=BA +4.11 试将2/4译码器扩展成4/16译码器 解：A 3A 2A 1 A 0⎺Y 0⎺Y 1⎺Y 2⎺Y 3 ⎺Y 4 ⎺Y 5⎺Y 6⎺Y 7 ⎺Y 8⎺Y 9⎺Y 10⎺Y 11 ⎺ Y 12⎺Y 13⎺Y 14⎺Y 154.12 试用74138设计一个多输出组合网络，它的输入是4位二进制码ABCD ，输出为： F 1 ：ABCD 是4的倍数。
《数字电子技术基础》第四章习题答案
第四章 集 成 触 发 器 4.1R d S d Q Q不定4.2 （1CP=1时如下表)(2) 特性方程Q n+1=D(3)该电路为锁存器（时钟型D 触发器）。
CP=0时，不接收D 的数据；CP=1时，把数据锁存。
(但该电路有空翻)4.3 (1)、C=0时该电路属于组合电路；C=1时是时序电路。
(2)、C=0时Q=A B +; C=1时Q n+1=B Q BQ nn+= (3)、输出Q 的波形如下图。
A B C Q4.4CP D Q 1Q 2图4.54.5 DQ QCPT4.6 Q 1n 1+=1 Q 2n 1+=Q 2n Q n 13+=Q n 3 Q Q 4n 14n+=Q1CP Q2Q3Q44.7 1、CP 作用下的输出Q 1 Q 2和Z 的波形如下图； 2、Z 对CP 三分频。
DQ QCPQ1DQ QQ2ZRd CP Q1Q2Z14.8由Q D J Q KQ J Q KQ n 1n n n n +==+=⋅得D 触发器转换为J-K 触发器的逻辑图如下面的左图；而将J-K 触发器转换为D 触发器的逻辑图如下面的右图CPD Q QJKQ QDQ QJ KCP4.9CP B CA4.10CP X Q1Q2Z4.11 1、555定时器构成多谐振荡器 2、u c, u o 1, u o 2的波形u c u o 1u o 2t t t 1.67V3.33V3、u o 1的频率f 1=1074501316..H z ⨯⨯≈ u o 2的频率f 2=158H z4、如果在555定时器的第5脚接入4V 的电压源，则u o 1的频率变为1113001071501232....H z ⨯⨯+⨯⨯≈4.12 图(a)是由555定时器构成的单稳态触发电路。
1、工作原理（略）；2、暂稳态维持时间t w =1.1RC=10ms(C 改为1μF)；3、u c 和u o 的波形如下图：u ou ct t tu i (ms)(ms)(ms)5 10 25 30 45 503.33V4、若u i 的低电平维持时间为15m s ，要求暂稳态维持时间t w 不变，可加入微分电路4.13由555定时器构成的施密特触发器如图(a)所示 1、电路的电压传输特性曲线如左下图； 2、u o 的波形如右下图；3、为使电路能识别出u i 中的第二个尖峰，应降低555定时器5脚的电压至3V 左右。
数字电子技术第四章课后习题答案（江晓安等编）
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：SF++⊕=+ABSABS BABS将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b )所示。
数字电子技术基础(第四版)课后习题答案-第四章
第4章触发器[题4.1]画出图P4.1所示由与非门组成的基本RS触发器输出端Q、Q的电压波形，输入端S、R的电压波形如图中所示。
图P4.1[解]见图A4.1图A4.1[题4.2]画出图P4.2由或非门组成的基本R-S触发器输出端Q、Q的电压波形，输出入端S D，R D的电压波形如图中所示。
图P4.2[解]见图A4.2[题4.3]试分析图P4.3所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.3 [解]：图P4.3所示电路的真值表S R Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 110*由真值表得逻辑函数式 01=+=+SR Q R S Q nn[题4.4] 图P4.4所示为一个防抖动输出的开关电路。
当拨动开关S 时，由于开关触点接触瞬间发生振颤，D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。
图P4.4[解] 见图A4.4图A4.4[题4.5] 在图P4.5电路中，若CP 、S 、R 的电压波形如图中所示，试画出Q 和Q 端与之对应的电压波形。
假定触发器的初始状态为Q =0。
图P4.5[解]见图A4.5图A4.5[题4.6]若将同步RS触发器的Q与R、Q与S相连如图P4.6所示，试画出在CP信号作用下Q和Q端的电压波形。
己知CP信号的宽度tw= 4 t Pd 。
t Pd为门电路的平均传输延迟时间，假定t Pd≈t PHL≈t PLH，设触发器的初始状态为Q=0。
图P4.6图A4.6[解]见图A4.6[题4.7]若主从结构RS触发器各输入端的电压波形如图P4.7中所给出，试画Q、Q端对应的电压波形。
设触发器的初始状态为Q=0。
图P4.7[解] 见图A4.7图A4.7R各输入端的电压波形如图P4.8所示，[题4.8]若主从结构RS触发器的CP、S、R、D1S。
试画出Q、Q端对应的电压波形。
数字电子技术_第四章课后习题答案_(江晓安等编)
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：ABSF+⊕=++ABSSSABB将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b)所示。
数电第四章习题答案
4.11图P4.11（a）所示各电路中，FF1～FF2均为边沿触发器:
1）写出各个触发器次态输出的函数表达式；
图P4.2
解答：见图A4.2
图A4.2
4.3一种特殊的RS触发器如图P4.3所示。
1）试列出状态转换真值表；
2）写出次态方程；
3）R与S是否需要约束条件？
图P4.3
解答：1）
①CP=0时，SS=1,RR=1,期间 ，状态保持。
2CP=1时，
即在CP=1的情况下：若R=0，S=0。则RR=1，SS=1，有 ，状态保持。
图P4.13
解答：根据电路图可知 ，而该电路中的触发器是CP上升沿触发的D触发器，其新态方程为： 。据已知的CP信号波形，可以画出A、B端的输出波形如图A4.13所示。
图A4.13
4.14什么是触发器的空翻现象？造成空翻的原因是什么？
解答：所谓触发器的“空翻”是指在同一个时钟脉冲作用期间触发器状态发生两次或两次以
图A4.17
4.18图P4.18一个扭环计数器，如果电路的初始状态为 ，试画出在一系列CP作用下的 、 、 、 波形（CP数目多于8）。
图P4.18
解答：从电路图可知， （CP上升沿时成立）
如果电路的初始状态为 ，可以画出在一系列CP作用下 、 、 、 的波形如图A4.18所示。
图A4.18
4.19据如图P4.19示的电路，试画出在8个CP作用下 、 、 的波形，假设电路的初始状态为 。
为使主从JK触发器按其特性表正常工作，在CP = 1期间，必须使JK端的状态保持
数字电子技术第四章习题答案
4.8 用4片8线-3线优先编码器组成 线-5线优先编码器。 线优先编码器组成32线 线优先编码器 线优先编码器。 片 线 线优先编码器组成
YS'
1 0 1 0
Y’2(4) 0 1 1 1 1
' YEX
状态 不工作 工作， 工作，但无输入 工作， 工作，且有输入 不可能出现
1 1 0 0
Y’2(3) 1 0 1 1 1
C 0 1 0 1 0 1 0 1
MS 0 1 × 0 × × × 1
ML 0 0 × 1 × × × 1
MS
BC 00 A 0 1 0 x BC 00 0 x
01 1 x
11 0 1
10 x x
ML A 0 1
01 0 x
11 1 1
10 x x
MS=A+B’C ML=B
B ML
《数字电子技术基础》第五版 数字电子技术基础》
《数字电子技术基础》第五版 数字电子技术基础》
4.3
解：输入变量——水位检测结果 输入变量 水位检测结果 来表示， 用A，B，C来表示， ， ， 来表示 高于检测元件时为“ ， 高于检测元件时为“0”， 低于检测元件时为“1”； 低于检测元件时为“ ； 输出变量——水泵工作状态 输出变量 水泵工作状态 用ML，MS分别代表两个水泵 工作为“ ，不工作为“ 。 工作为“1”，不工作为“0”。
精品文档-数字电子技术(第四版)(江晓安)-第四章
第四章 组合逻辑电路
47
图 4-16 74LS283 (a) 逻辑图； (b) 引脚图
F
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
第四章 组合逻辑电路
24
例 5 设计一个组合电路，将 8421BCD码变换为余 3 代码。
解 这是一个码制变换问题。由于均是BCD码，故 输入输出均为四个端点，其框图如图 4 -7 所示。按两种码 的编码关系，得真值表如表 4 - 5 所示。
第四章 组合逻辑电路
3
图 4-1 组合逻辑方框图
第四章 组合逻辑电路
4
组合逻辑电路有n个输入端， m个输出端， 可用下列逻 辑函数来描述输出和输入的关系：
Z1=f1(X1, X2， …， Xn-1, Xn) Z2=f2(X1, X2， …， Xn-1, Xn)
Zm-1=fm-1(X1, X2， …， Xn-1, Xn) Zm=fm(X1, X2， …， Xn-1, Xn)
第四章 组合逻辑电路
7
4.1
(1) 由给定的逻辑电路图， 写出输出端的逻辑表达 式；
(2) (3) (4) 对原电路进行改进设计， 寻找最佳方案(这一步
不一定都要进行)。
第四章 组合逻辑电路
8
［例 1］ 已知逻辑电路如图 4-2 所示， 分析其功能。
数字电路与数字电子技术课后答案第四章(供参考)
(4) F=ΠM(5,7,13,15)
= BD
F= +
(5) F=ΠM(1,3,9,10,11,14,15)
= AC+ D
F = ( + )(B+ )
(6) F=∑m (0,2,4,9,11,14,15, 16,17,19,23,25,29,31)
F= + + BCD+ B E+AB E+ACDE+A +A E
= A⊙B⊙C
(6) = ⊙ ⊙
证:
左=
= [(A⊕B)+ ] (A⊙B)+C]
= (A⊙B) +[(A⊕B)C]
= +AB + BC+A C
右= ( ⊙ )⊙
= [( ⊙ ) + ]
= [( +AB) + ]
= +AB +
= +AB +(A⊕B)C
= +AB + BC+A C
9.证明
(1)如果a + b = c，则a + c = b，反之亦成立
(2)F在输入组合为1,3,5,7时使F=1
15.变化如下函数成另一种标准形式
(1) F=∑m (1,3,7)
(2) F=∑m (0,2,6,11,13,14)
(3) F=ΠM(0,3,6,7)
(4) F=ΠM(0,1,2,3,4,6,12)
解:
(1)F=ΠM(0,2,4,5,6)
(2)F=ΠM(1,3,4,5,7,8,9,10,12,15)
(3)F=∑m (1,2,4,5)
数字电子技术基础-课后习题答案第4章组合逻辑电路
第四章习题答案4-1(a)100A A F ⊕=,211A A F ⊕=,322A A F ⊕=,33A F =(b) 000B A C =,011111)()(C B A B A C ⊕+=,000B A S ⊕=,0111)(C B A S ⊕⊕= (c) B A AB F +=（同或）(d) B A AC F +=1,B A BC F +=2,C A BC F+=3, 4-2，F ，F ，F∑=)9,8,7,6,5(3m F ，∑=)9,4(2m F ，∑=)8,7,3,2(1m F ，∑=)8,6,3,1(0m F卡诺图化简D F =3,AD D C B F +=2,D A C B CD F ++=1,D B A D A F +=0，F ，F ，F∑=)9,8,7,6,5(3m Y ，∑=)9,4,3,2,1(2m Y ， ∑=)8,7,4,3,0(1m Y ，∑=)8,6,4,2,0(0m Y用4-16线译码器实现987653F F F F F Y =,943212F F F F F Y =,874301F F F F F Y =,864200F F F F F Y =4-3将四片138译码器级联，ST 接高电平，ST 接低电平，ST 由译码控制3442A A ST =,3432A A ST =,3432A A ST =,3432A A ST =4-4113471347(1,3,4,7)F m m m m m F F F F ===∑ 2046046(0,4,6)F m m m m F F F ===∑4-51）一片8选1，输入A 、B 、C 分别接8选1的地址A 2,A 1,A 00,,1,17563420========D D D D D D D D D D2）两片8选1，输入A 、B 、C ，D 分别接4选1的地址012,,,A A A E1,01413121197651151084320================D D D D D D D D D D D D D D D D4-6A S SB A S S B A S S AB S S F 01010101)()(+⊕+++= A S S B A S S B A S S B S S A S S AB S S F 010*********+++++=将A S S ,,01分别接8选1的地址012,,A A A ，则输入端分别是0,1,,70635421========D D D D B D B D D D4-71) 输入A,B,C,D 分别接加法器的A 3,A 2,A 1,A 0, 加法器的B 3B 2B 1B 0=0011,CI=0 2) 输入A,B,C,D 分别接加法器的A 3,A 2,A 1,A 0, 加法器的B 3B 2B 1B 0=1101,CI=04-8假设四位被加数为ABCD ，加数为EFGH 输入A,B,C,D 分别接加法器的A 3,A 2,A 1,A 0, 加法器的B 3,B 2,B 1,B 0如下：M CI M H B M G B M F B M E B =⊕=⊕=⊕=⊕=,,,,01234-9真值表∑=)15,14,13,11,7(m F1)8选1数据选择器，将B A M ,,分别接8选1的地址012,,A A A ，则输入端分别是0,1,42107653========D D D D D C D D D2)用3-8译码器151413117151413117F F F F F m m m m m F ==4-10设三个开关分别为A,B,C ，开关的关闭为1，打开为0；灯的输出为F ，灯的亮为1，灭为0真值表C B A F =输入ABCD 分别接4-16译码器的地址段A 3,A 2,A 1,A 0 1) a 端：0158421=====D D D D D , 其余数据端接1 2) b 端：所有数据端均接1，1150=D D3) c 端：012109653======D D D D D D ,其余数据端接1 4) d 端：0158421=====D D D D D ,其余数据端接15) e 端：01514131187421=========D D D D D D D D D ,其余数据端接1 6) f 端：1150==D D ,其余数据端接07) g 端：08421====D D D D ,其余数据端接1设输出灯亮为1，灭为0真值表如下：1)4-16输入ABCD 分别接4-16译码器的地址段A 3,A 2,A 1,A 0（1) F 1端：143210=====D D D D D , 其余数据端接0 （2) F 2端：198765=====D D D D D , 其余数据端接0 （3) F3端：1151413121110======D D D D D D , 其余数据端接0 2）4位数据比较器实现用两片数据选择器，输入端ABCD 分别接两个比较器的A 3A 2A 1A 0,第一片比较器的B 3B 2B 1B 0=0101，第二片的B 3B 2B 1B 0=1001，两片的级联端0,1===<>=B A B A B A I I I ，则:B A I F <=11，B A I F >=23，212F F F =用4-16输入A 1A 0B 1B 0分别接4-16译码器的地址段A 3,A 2,A 1,A 0 （1) F 0端：1151375====D D D D , 其余数据端接0（2) F 1端：1141311976======D D D D D D , 其余数据端接0 （3) F 2端：1141110===D D D , 其余数据端接0 （4) F 3端：115=D , 其余数据端接04-141）只要把两片的B A I =直接相连就可以判断三个输入数据是否相等，假定输入为ABCD 四门课程，及格为1，不及格为0；输出F 为能否毕业，能够毕业为1，不能毕业为0。
数字电子技术基础第四章习题及参考答案
数字电子技术基础第四章习题及参考答案第四章习题1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。
CPY图4-12．由D触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP脉冲及D作用下，画出Q0、Q1的波形。
设触发器的初始状态为Q0=0，Q1=0。
D图4-23．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。
CP图4-34．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。
（1）作出电路的状态转换表；（2）画出电路的状态图；（3）画出CP作用下Q0、Q1、Q2的波形图；（4）说明电路的逻辑功能。
图4-45．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。
CPQ1Q0CP图4-56．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。
Y图4-67．分析图4-7所示电路的逻辑功能。
（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。
CP图4-78．时序逻辑电路分析。
电路如图4-8所示：（1）列出方程式、状态表；（2）画出状态图、时序图。
并说明电路的功能。
1C图4-89．试分析图4-9下面时序逻辑电路：（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出Q1Q0的状态转换图；（3）根据状态图分析其功能；1B图4-910.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。
1Z图4-1011．已知某同步时序逻辑电路如图4-11所示，试：（1）分析电路的状态转移图，并要求给出详细分析过程。
（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f CP频率等于700Hz，从Q2端输出时的脉冲频率是多少?CP图4-1112．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。
《数电》教材习题答案第4章习题答案.docx
思考题与习题4-1 触发器的主要性能是什么？它有哪几种结构形式？其触发方式有什么不同？触发器是一种存储电路，具有记忆功能。
在数字电路系统中起着重要作用。
依据不同的标准，触发器可以划分为多种不同类型。
从结构上来分，触发器分为基本触发器，时钟触发器，主从触发器以及边沿触发器。
基本触发器为异步（或直接）触发，时钟触发器为 CP电平触发，主从和边沿触发器为边沿触发。
4-2 试分别写出 RS触发器、 JK 触发器、 D触发器、 T 触发器和 T′触发器的状态转换表和特性方程。
（略）4-3 已知同步 RS触发器的 R、S、CP端的电压波形如图T4-3 所示。
试画出 Q、Q端的电压波形。
假定触发器的初始状态为 0。
图 T4-34-4 设边沿 JK 触发器的初始状态为0，CP、J 、K 信号如图 T4-4 所示，试画出触发器输出端 Q、Q的波形。
图 T4-414-5 电路如图 T4-5(a) 所示，输入波形如图 T4-5(b) 所示，试画出该电路输出端G 的波形，设触发器的初始状态为0。
图 T5-24-6 试画出图 T4-6 所示波形加在以下两种触发器上时，触发器输出Q的波形：(1)下降沿触发的触发器(2)上升沿触发的触发器图 T4-64-7 已知 A、B 为输入信号，试写出图T4-7 所示各触发器的次态逻辑表达式。
2图 T4-7Q n 1D A B( a )n 1Q( b )J Q n KQ nAQ n BQ n Q nAQ n BQ n Q nB Q n B Q n4-8 设图 T4-8 所示中各 TTL 触发器的初始状态皆为0，试画出在 CP信号作用下各触发的输出端 Q1- Q6的波形。
图 T4-84-9 试对应画出图T4-9 所示电路中 Q1、 Q2波形。
（初始状态均为0）3图 T4-94-10一逻辑电路如图T4-10 所示，试画出在CP作用下 Y0、Y1、Y 2、Y 3的波形。
（CT74LS139为 2 线— 4 线译码器。
数字电子技术江晓安答案
数字电子技术江晓安答案【篇一：数字电路教学大纲】txt>一、课程基本情况教学要求：二、课程的性质、目的和任务：①、课程性质：《数字电子技术》是机电一体化技术、电气自动化技术等专业的一门专业基础课，是理论和实际紧密结合的应用性很强的一门课程。
是在学完《电路基础》和《模拟电子技术》课程后，继续学习数字电子技术方面知识和技能的一门必修课。
②、本课程的目的：从培养学生的智力技能入手，提高他们分析问题、解决问题以及实践应用的能力，为学习其它有关课程和毕业后从事电子、电气工程、自动化以及计算机应用技术方面的工作打下必要的基础。
③、本课程的任务：本课程的主要任务是使学生掌握数字电子技术的基本概念、基本理论、基础知识和基本技能，熟悉数字电路中一些典型的、常用的集成电路原理，功能及数字器件的特性和参数。
掌握数字电路的分析方法和设计方法。
通过这门课程的学习和训练，达到掌握先进电子技术的目的。
并为今后学习有关专业课及解决工程实践中所遇到的数字系统问题打下坚实的基础。
本课程的研究内容该课程教学内容主要包括：逻辑代数基础、门电路、触发器等与数电技术及相关的课题。
本课程的研究方法三、本课程与相关课程的联系（先修后修课程）本课程的先修课程是高等数学、普通物理、电路理论及模拟电子技术，本课程应在电路理论课学过一学期之后开设。
要求学生在网络定理（如戴维南定理、迭加原理和诺顿定理等）、双口网络、线性交流电路和暂态分析等方面具有一定基础。
?四、教学内容和基本要求各章节主要内容、重点难点及学生所需掌握的程度。
（一般了解，理解和重点掌握）教学内容：第一章数制和码制第一节概述第二节几种常用的数制第三节不同数制间的转换第四节二进制算术运算第五节几种常用的编码第一节概述第二节逻辑代数中的三种基本运算第三节逻辑代数的基本公式和常用公式第四节逻辑代数的基本定理第五节逻辑函数及其表示方法第六节逻辑函数的化简方法第七节具有无关项的逻辑函数及其化简第三章门电路第一节概述第二节半导体二极管门电路第三节 cmos门电路第四节 ttl门电路第四章组合逻辑电路第一节概述第二节组合逻辑电路的分析方法和设计方法第三节若干常用的组合逻辑电路第四节组合逻辑电路中的竞争——冒险现象第五章触发器第一节概述第二节sr锁存器第三节电平触发的触发器第四节脉冲触发的触发器第五节边沿触发的触发器第六节触发器的逻辑功能及其描述方法第一节概述第二节时序逻辑电路的分析方法第三节若干常用的时序逻辑电路第四节时序逻辑电路的设计方法第五节时序逻辑电路中的竞争——冒险现象第七章半导体存储器第一节概述第二节只读存储器（rom）第三节随机存储器（ram）第四节存储器容量的扩展第五节用存储器实现组合逻辑函数第八章可编程逻辑器件第一节概述第二节可编程阵列逻辑（pal）第三节通用阵列逻辑（gal）第四节可擦除的可编程逻辑器件（epld）第五节复杂的可编程逻辑器件（cpld）第六节现场可编程门阵列（fpga）第七节在系统可编程通用数字开关（ispgds）第八节 pld的编程第九章脉冲波形的产生和整形第一节概述第二节施密特触发器第三节单稳态触发器第四节多谐振荡器第五节 555定时器及其应用第十章数-模和模-数转换第一节概述第二节 d/a转换器第三节 a/d转换器五、课程考核办法课程成绩由两部分组成：平时成绩和期末考试平时成绩考核方式：由学习中心辅导教师负责考核或网上作业系统自测期末考试考核方式：大作业/考试笔试/口试开卷/闭卷总评成绩构成：平时成绩20%；考试成绩80%。
数字电子技术第4章_组合逻辑电路习题解答
习题4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题 4.1图解：BAB A B A B A B A F 该电路实现异或门的功能4.2分析图所示电路，写出输出函数F 。
习题4.2图解：BA B B B A F )(4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．习题 4.3图解：BA B A B A AB B AB A AB B AB A F ???????4.4由与非门构成的某表决电路如图所示。
其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。
（1）试分析电路，说明决议通过的情况有几种。
（2）分析A 、B 、C 、D 四个人中，谁的权利最大。
习题 4.4图解：（1）ABDBCCDABD BC CD L ??（2）ABCD L ABCD L 0000 0001 00100 0 01000 1001 10100 0 0BAC && &&D LBA =1=1=1FFA BFB A0011 0100 0101 0110 01111 0 0 1 11011 1100 1101 1110 11111 0 1 1 1(3)根据真值表可知，四个人当中C 的权利最大。
4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
习题 4.5图解：（1）01111)(S S BS AS S B S AL ?(2)S 1S 0L00 01 10 11A+BBA ABAB4.6试分析图所示电路的逻辑功能。
习题 4.6图解：（1）ABCC B A F )( ABS 1S 0L=1=1&=1&&& &&FA B C(2)电路逻辑功能为：“判输入ABC 是否相同”电路。
4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。
数字电路与数字电子技术 课后答案第四章
第四章逻辑函数及其符号简化1．列出下述问题的真值表，并写出逻辑表达式：(1)有A、B、C三个输入信号，如果三个输入信号中出现奇数个1时，输出信号F=1，其余情况下，输出F= 0.(2)有A、B、C三个输入信号，当三个输入信号不一致时，输出信号F=1，其余情况下，输出为0.(3)列出输入三变量表决器的真值表.解: ( 1 )F=A B C+A B C+A B C+ABC( 2 )F= (A+B+C) ( A+B+C)( 3 )F=A BC+A B C+AB C+ABC2. 对下列函数指出变量取哪些组值时,F的值为“1”：(1) F= AB+A B (2) F= AB+A C(3) F= (A+B+C) (A+B+C ) (A+B +C) (A+B +C ) 解:(1) AB = 00或AB=11时F=1(2) ABC110或111,或001,或011时F=1 (3) ABC = 100或101或110或111时F=13. 用真值表证明下列等式. (1) A+BC = (A+B) (A+C)(2) A BC+A B C+AB C = BC ABC +AC ABC +AB ABC (3) C A +C B +B A =ABC+A B C (4) AB+BC+AC=(A+B)(B+C)(A+C) (5) ABC+A +B +C =1 证: ( 1 ) ( 2 )( 3 )( 4 ) ( 5 )4. 直接写出下列函数的对偶式F ′及反演式F 的函数表达式. (1) F= [A B (C+D)][B C D +B (C +D)] (2) F= A BC + (A +B C ) (A+C) (3) F= AB+CD +E +D +E C +D +BC (4) F=D +B A •B A +C 解:(1) F`= [A +B+CD]+[(B+C +D )(•B+C D]]F = [A+B +C D ]+[(B +C+D)(•B +C D ]](2) F`= (A+C +B )]AC )C +B (•A [•F = (A +C +B )]C A +)C +B (•A [•(3) F`=)B +A (•C +D •)B +A (F =)B +A (•C +D •)B +A (5. 若已知x+y = x+z ，问y = z 吗?为什么? 解:y 不一定等于z,因为若x=1时,若y=0,z=1,或y=1,z=0,则x+y = x+z = 1,逻辑或的特点,有一个为1则为1。
数字电子技术第4章组合逻辑电路习题解答
001
0 10
0 11
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
0
1
0
0
1
（2）由真值表得到逻辑函数表达式为：
(3)画出逻辑电路图
4.10、试设计一个8421BCD码的检码电路。要求当输入量DCBA≤4，或≥8时，电路输出L为高电平，否则为低电平。用与非门设计该电路。
解：（1）根据题意列出真值表为：
100
101
110
111
0
1
1
1
1
1
1
0
(2)
电路逻辑功能为：“判输入ABC是否相同”电路。
4.7已知某组合电路的输入A、B、C和输出F的波形如下图所示，试写出F的最简与或表达式。
习题4.7图
解：（1）根据波形图得到真值表：
ABC
F
000
001
010
011
100
101
110
111
1
0
0
1
0
0
1
0
(2)由真值表得到逻辑表达式为
（1）试分析电路，说明决议通过的情况有几种。
（2）分析A、B、C、D四个人中，谁的权利最大。
习题4.4图
解：（1）
（2）
ABCD
L
ABCD
L
0000
0001
0010
0011
0100
0101
0110
0111
0
0
0
1
0
0
1
1
1000
1001
1010
1011
数电第四章练习册答案
数电第四章练习册答案问题1：解释什么是逻辑门，并给出常见的逻辑门类型。
答案：逻辑门是数字电路中的基本组件，用于实现基本的逻辑运算，如与（AND）、或（OR）、非（NOT）、异或（XOR）等。
常见的逻辑门类型包括：与门（AND）、或门（OR）、非门（NOT）、异或门（XOR）、与非门（NAND）、或非门（NOR）、同或门（XNOR）等。
问题2：描述二进制数和十进制数之间的转换方法。
答案：二进制数转换为十进制数的方法是将每个二进制位的值乘以其权重（2的幂），然后将结果相加。
十进制数转换为二进制数的方法是将十进制数除以2，取余数，然后继续除以2，直到结果为0。
问题3：什么是布尔代数？答案：布尔代数是一种数学系统，用于描述和操作逻辑运算。
它是数字电路设计中的基础，由布尔代数的基本原理和规则组成，如布尔代数的五个基本规则：交换律、结合律、分配律、德摩根定律和幂等律。
问题4：解释什么是组合逻辑电路，并给出一个例子。
答案：组合逻辑电路是一种数字电路，其输出仅依赖于当前的输入值，不包含存储元件。
一个常见的组合逻辑电路例子是加法器，它接受两个二进制数作为输入，并产生它们的和以及进位。
问题5：什么是时序逻辑电路？答案：时序逻辑电路是一种包含存储元件（如触发器）的数字电路，其输出不仅依赖于当前的输入值，还依赖于电路的历史状态。
一个常见的时序逻辑电路例子是寄存器，它可以存储一定数量的位，并在时钟信号的控制下更新其内容。
问题6：解释什么是触发器，并说明其功能。
答案：触发器是一种具有两个稳定状态的存储元件，它可以存储一位二进制信息。
触发器的功能是存储和转换信息，它们是构成更复杂时序逻辑电路的基本组件。
结束语：通过本章的练习，希望同学们能够加深对数字电子技术的理解，掌握逻辑门、二进制与十进制转换、布尔代数、组合逻辑电路和时序逻辑电路等基本概念和原理。
这些知识是数字电子技术领域的基石，对于未来深入学习和应用数字电路至关重要。
希望同学们能够不断练习，提高自己的理解和应用能力。
数字电子技术第4章习题解答
第4章习题解答4-1 写出图T4-1电路的输出函数式，证明a 、b 有相同的逻辑功能。
B(a)A(b)BA 图T4-1 习题4-1的图解4-1 Y 1= A B ' +A ' B ' ； Y 2=( A+B)(A ' +B ' )= AB ' +A ' B ' =Y 14-2 试写出图T4-2所示逻辑电路的输出函数式并化简，指出电路的逻辑功能。
A BMBA图T4-2习题4-2的图图T4-3习题4-3的图解4-2 由图T4-2写电路的输出函数式并化简得AB B A B A AB Y +''='''''=))()(( (JT4-2)由JT4-2式可知，电路实现的是二变量同或功能。
4-3 图T4-3是一个选通电路。
M 为控制信号，通过M 电平的高低来选择让A 还是让B 从输出端送出。
试写逻辑电路的输出函数式并化简，分析电路能否实现上述要求。
解4-3 由图T4-3写电路的输出函数式并化简得M B AM M B M A Y '+='''=)((( (JT4-3)由JT4-3式可知，电路能够实现选通要求，当M=1时，Y=A ；当M=0时，Y=B 。
4-4．用与非门设计一个四人表决逻辑电路，结果按“少数服从多数”的原则决定。
解4-4（1）列真值表设四个人的意见为变量A 、B 、C 、D ，表决结果为函数Y 。
按正逻辑给变量赋值：同意为“1”，不同意为“0”；提案通过为“1”，没通过为“0”，所列真值表如表JT4-4所示。
表JT4-4输 入输 出A B C D 0 0 0 0 0 00 0 0 1 0 1 0 1 0 10 0 0 1 1 0 1 1 0 0 0 1 1 01 1 Y000000001 0 1 0 1 0 1 01 1 1 1 1 11 1 0 0 0 1 1 0 1 1 0 00 1 1 0 1 100000000输 入输 出A B C D Y（2）写输出逻辑函数式由表JT4-4可写输出逻辑函数式ABCD D ABC D C AB CD B A BCD A Y +'+'+'+'= (JT4-4a)（3）化简填卡诺图，如图JT 4-4(a)所示合并最小项，得最简与—或式BCD ACD ABD ABC Y +++= (JT4-4b)（4）画逻辑电路图将式JT4-4(b)转换成与非—与非式)()()()(('''''=D BC ACD ABD ABC Y (JT4-4c)按式JT4-4(c)用与非门画逻辑电路图，如图JT4-4(b)所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：ABSF+⊕=++ABSSSABB将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b)所示。
7. 解 首先列出真值表如表所示，其中二进制数分别为A ＝A l A 0，B=B 1B 0，其乘积为P ＝P 3P 2P 1P 0。
然后用卡诺图化简，如图(a)所示，其化简结果为00000B A B A P ==0010110101010010110101011B A A B B A B B A B A A B A A B B A B B A B A A P ∙∙∙=+++= 0111010111012B B A B A A B B A B A A P ∙=+= 010101013B B A A B B A A P ==P 1,P 2也可用阻塞法化简得0101100101000101100101001B B A A A A B B A A B A B B A A A A B B A A B A P ∙=+=0101110101112B B A A B A B B A A B A P ==其逻辑电路图如图(b)和图(c)所示(电路是用阻塞法化简的结果)。
8. 解 (1)四变量的多数表决器真值表如表所示，化简过程和逻辑图如图所示。
(2)三变量的判奇电路真值表如表所示，其电路图如图(a)所示。
用异或门实现三变量判奇电路，电路最简单，其逻辑图如图(b)所示。
ABCC B A C B A C B A ABCC B A C B A C B A F ∙∙∙=+++=C B A ABC C B A C B A C B A F ⊕⊕=+++=(3)四变量的判偶电路真值表如表所示。
1512109653015121096530m m m m m m m m m m m m m m m m F ∙∙∙∙∙∙∙=+++++++=八个输入端的与非门价格较贵，其逻辑图如图(a)所示，如限定用四输入与非门实现，应按如下方法处理，电路如图(b)所示。
1512109653015121096530m m m m m m m m m m m m m m m m F ∙∙∙∙∙∙∙=++++++=最简单的电路是利用异或门实现，如图(c)所示。
D C B A F ⊕⊕⊕=(4)三变量一致电路真值表如表Fl所示。
其逻辑图如图所示，A=+=BF∙CCBAABCABC1其逻辑图如图(a)所示。
B AC B C A BA CBC A F ∙∙=++=利用阻塞法化简得 ABC C ABC B ABC A ABCC ABC B ABC A F ∙∙=++=其卡诺图化简过程及逻辑图如图(b)所示。
9. 解：10. 解：14. 解：16. 解：首先先列出乘法算式，设被乘数A=A 2A 1A 0,乘数B=B 2B 1B 0,乘积项为P 5P 4P 3P 2P 1P 0,则12345202122101112000102012012P P P P P P B A B A B A B A B A B A B A B A B A B B B A A A454332243322211232212011022110011,,C P C C C B A P C C C C B A B A P C C C B A B A B A P C B A B A P =''+'+='''''+'++='''+++=+=产生进位产生进位产生进位产生进位17.18. 解：19. 解：20. 解：21. 解：22. 解：23. 解： 用译码器设计组合电路，主要是利用译码器的每一输出端代表相应的一个最小项，因此，需将函数展开为最小项标准式。
5432543231765432027607601m m m m m m m m F m m m m m m m m F m m m m m m F =+++==++++++==++=按上述各式，用译码器组成的电路如图所示 24. 解：25. 解：26. (1)选AB 作为地址变量，在卡诺图上确定D 0～D 3范围，得 0;1;;3210====D D C D C D 卡诺图及电路如图所示。
(2)选AC 为地址变量，则 1;03120====D D D D 卡诺图及电路如图所示。
(3)选BD 为地址变量，则0;112130=====D D D D卡诺图及电路如图所示。
(4)选AC 为地址变量，则 BD D D B D B D D B D ====3210;;;卡诺图及电路如图所示。
(5)选AB 为地址变量，则CD D C D D D D C D =+===⊕=3210;0;卡诺图及电路如图所示。
27. 解 (1)选BCD 为地址变量，则0;164317520========D D D D D D D D卡诺图及电路如图所示。
(2)选ABC 为地址变量，则 0;1;;73624150========D D D D D D D D D D卡诺图及电路如图所示。
(3)选ABC 为地址变量，则 DE D E D D D D DE E D D E D D D E D E D D =====+====+=76543210;1;0;;;0;卡诺图及电路如图所示。
(4)选ACD 为地址变量，则 1;;75431620========D D D D E D E D D D卡诺图及电路如图所示。
28. 解 这实际是将四选一数据选择器的功能扩大，利用数据选择器的使能端。
四选一数据选择器需要两个地址变量，以最低两位作为它的地址变量，而二十选一和三十二选一数据选择器的地址变量应为5个，故高三位作为译码器的变量输入。
组成二十选一数据选择器，应用5个四选一，究竟哪一片工作，视其对应的使能端是“0”还是“1”而定，这取决于译码器的输出。
设地址变量为ABCDE，电路如图所示。
组成三十二选一数据选择器，应用8个四选一。
电路如图所示29. 解设开关向下为“1”，向上为“0”，输出“1”灯亮，反之灯灭。
这实际是一个奇偶电路，当输入偶数个“1”时灯灭，奇数个“1”时灯亮，而四个不同地方均能控制“1”的个数的奇偶性，故选用异或门实现。
电路如图所示。
30. 解 根据数据选择器功能，写出其函数式： 10232101AD D A F XY XZ Y XW Y W X Y XY Z W X Y W X Y YXD D X Y XD Y D Y X F +=+++=++=+++=其中 )(;)(10E D B D B D BE D C B D ++=++=则： [][]E AB D AB D B A BE A D B A C B A E D B D B A BE D C B AF +++++=+++++=)()(231. 解 (1)代数法：当A ＝C ＝1时，B B F +=，故当变化时，将产生偏“1”冒险。
卡诺图法：由图所示卡诺图可看出，两卡诺圈相切，故当B 变化时，存在偏“1”冒险。
(2)代数法：无论A 、B 、C 、D 如何变，不存在X X 或X X +关系，故此题无险象。
卡诺图法：因图所示两卡诺圈相交，故不存在险象。
(3)代数法：不存在XX+关系，故无险象。
X或X卡诺图法：因图两卡诺圈相交，故不存在险象。
(4)代数法：当A=C=B=1时，存在DD=+，即存在偏“0”冒DD险。
卡诺图法：因图所示卡诺圈相切，故在D发生变化时产生偏“0”冒险。
32. 解利用卡诺图法化简时，保证卡诺圈不相切即能保证无冒险。
因而，此时常常出现多余圈。
(1)化简时在BA和DA项，如图所示。
即B间应加一个DF+A=B++AADCBDB(2) DBDF++=++ABCCBADCA卡诺图的电路如图所示。