锁相环频率合成器
锁相环(PLL)频率合成调谐器
锁相环（PLL）频率合成调谐器调谐器俗称高频头，是对接收来的高频电视信号进行放大（选频放大）并通过内部的变频器把所接收到的各频道电视信号，变为一固定频率的图像中频（38MHz）和伴音中频以利于后续电路（声表面滤波器、中放等）对信号进行处理。
调谐器（高频头）原理：高频放大：把接收来的高频电视信号进行选频放大。
本机振荡器：产生始终高于高频电视信号图像载频38MHz的等幅载波，送往混频器。
混频器：把高频放大器送来的电视信号和本机振荡器送来的本振等幅波，进行混频产生38MHz的差拍信号（即所接收的中频电视信号）输出送往预中放及声表面滤波器。
结论：简单的说：只要改变本机振荡器的频率即可达到选台的目的）一、电压合成调谐器：早期彩色电视接收机大部分均采用电压合成高频调谐器，其调谐器的选台及波段切换均由CPU输出的控制电压来实现（L、H、U波段切换电压及调谐选台电压），其中调谐选台电压用来控制选频回路和本振回路的谐振频率，调谐选台电压的任何变化都将导致本机振荡器频率偏移，选台不准确、频偏、频漂。
为了保证本机振荡器频率频率稳定，必须加上AFT系统。
由于AFT系统中中放限幅调谐回路和移相网络一般由LC谐振回路构成，这个谐振回路是不稳定的，这就造成了高频调谐器本机振荡器频率不稳，也极易造成频偏、频漂。
二、频率合成调谐器1、频率合成的基本含义：是指用若干个单一频率的正弦波合成多个新的频率分量的方法（频率合成调谐器的本振频率是由晶振分频合成的）。
频率合成的方法有很多种。
下图为混频式频率合成器方框图以上图中除了三个基频外还有其“和频”及“差频”输出（还有各个频率的高次谐波输出）。
输出信号的频率稳定性由基准信号频率稳定性决定，而且输出信号频率误差等于各基准信号误差之和，因此要想减少误差除了要提高基准信号稳定度之外还应减少基准信号的个数。
2、锁相环频率合成器：其方框图类似于彩色电视接收机中的副载波恢复电路，只是在输入回路插入了一个基准信号分频器（代替色同步信号输入）而在反馈支路插入一个可编程分频器（代替900移相）。
答辩-锁相环频率合成器的的设计与制作
将设计好的PCB板交给工厂进行制板。
焊接与组装
将元器件按照PCB板上的焊盘逐一焊 接，完成整个电路板的组装。
元器件选择与采购
元器件选择
根据电路参数和性能要求，选择合适 的电阻、电容、电感等元器件，确保 电路性能稳定可靠。
元器件采购
通过电子市场或网上商城等渠道，购 买所需的元器件，确保质量可靠、价 格合理。P源自B板设计与制作PCB板设计
使用EDA工具进行PCB板的设计，包括层数、线宽、间距等参数的设置，以及元件的布局和布线。
PCB板制作
将设计好的PCB板交给工厂进行制板，确保PCB板的品质和精度符合要求。
焊接与组装
焊接
使用电烙铁或热风枪等工具，将元器件按照PCB板上的焊盘逐一焊接，确保焊点质量良好、无虚焊、无短路。
性能评估与优化建议
性能评估
根据测试结果，该锁相环频率合成器在 输出频率、相位噪声和杂散抑制等方面 均表现出较好的性能，符合设计要求。
VS
优化建议
针对测试过程中发现的问题，建议进一步 优化电路设计，提高杂散抑制性能；同时 加强生产工艺控制，确保产品的一致性和 可靠性。
05
总结与展望
设计制作过程中的收获与不足
03
锁相环频率合成器的制作
制作流程
确定设计目标
明确频率范围、输出功率、相位噪声 等性能指标。
原理图设计
根据设计目标，使用EDA工具进行原 理图设计，包括PLL电路、VCO电路、 分频器等。
电路板布局
根据原理图，进行PCB板的布局设计， 确保信号路径短、干扰小。
元器件选型与采购
根据电路参数和性能要求，选择合适 的电阻、电容、电感等元器件，并完 成采购。
锁相环频率合成技术及其应用
锁相环频率合成技术及其应用在当今的调频广播发送技术中，为了适应对发射机输出频率稳定度和频率准确度的严格要求，以及方便更换发射机频率的需要，在固态调频发射机中普遍使用了锁相技术和频率合成技术。
锁相环频率合成器成为固态调频发射机重要的组成部分。
锁相环频率合成器的优点在于其能提供频率稳定度很高的输出信号，能很好地抑制寄生分量，避免大量使用滤波器，因而有利于集成化和小型化。
而频率合成器中的程序分频器的分频比可以使用微机进行控制，易于实现发射机频率的更换及其频率显示的程控和遥控，促进全固态调频发射机的数字化、集成化和微机控制化。
将一个标准频率（如晶振参考源），经过加、减、乘、除运算，变成具有同一稳定度和准确度的多个所需频率的技术，称为频率合成技术。
控制振荡器，使其输出信号和一个参考信号之间保持确定关系的技术，称为锁相技术。
把由基准频率获得不同频率信号的组件或仪器，称为“频率合成器”。
频率合成的方法很多，但大致可分成两大类：直接合成法和间接合成法。
固态调频发射机中的频率合成器采用间接合成法。
间接合成法一般可用一个受控源（例如压控振荡器）、参考源和控制回路组成一个系统来实现。
即用一个频率源，通过分频产生参考频率，然后用锁相环（控制回路），把压控振荡器的频率锁定在某一频率上，由压控振荡器间接产生出所需要的频率输出。
1锁相环基本工作原理一个基本的锁相环路由以下3个部件组成：压控振荡器（VCO）、鉴相器（PD）和环路滤波器（LF），如图1所示。
当锁相环开始工作时，输入参考信号的频率f i与压控振荡器的固有振荡频率f 0总是不相同的，即f i≠f 0，这一固有频率差△f=f i-f 0必然引起它们之间的相位差不断变化，并不断跨越2π角。
由于鉴相器特性是以相位差2π为周期的，因此鉴相器输出的误差电压总是在某一范围内摆动。
这个误差电压通过环路滤波器变成控制电压加到压控振荡器上，使压控振荡器的频率f 0趋向于参考信号的频率f i，直到压控振荡器的频率变化到与输入参考信号的频率相等，并满足一定条件，环路就在这个频率上稳定下来。
基于锁相环的频率合成器..
综合课程设计频率合成器的设计与仿真前言现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求. 随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求。
晶体振荡器的高准确度和高稳定度早已被人们认识，成为各种电子系统的必选部件。
但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。
本次实验利用SystemView实现通信系统中锁相频率合成器的仿真，并对结果进行了分析。
一、频率合成器简介频率合成是指以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。
用来产生这些频率的部件就成为频率合成器或频率综合器。
频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现。
其主要技术指标包括频率范围、频率间隔、准确度、频率稳定度、频率纯度以及体积、重量、功能和成本。
频率合成器的合成方法有直接模拟合成法、锁相环合成法和直接数字合成法。
直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。
该方法频率转换时间快（小于100ns），但是体积大、功耗大，成本高，目前已基本不被采用。
锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。
其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。
直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。
本次实验设计的是锁相频率合成器。
二、锁相环频率合成器原理2.1锁相环路设计基础这一部分首先阐明了锁相环的基本原理及构成，导出了环路的相位模型和基本方程，概述了环路的工作过程，2.1.1锁相环基本原理锁相环( PLL)是一个相位跟踪系统。
基于锁相环的频率合成器的设计
基于锁相环的频率合成器的设计随着现代技术的进展，具有高稳定性和精确度的频率源已经成为通信、雷达、仪器仪表、高速计算机及导航系统的主要组成部分。
高性能的频率源可通过频率合成技术获得。
随着大规模的进展，锁相式频率合成技术占有越来越重要的地位。
由一个或几个高稳定度、高精确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。
1 锁相环频率合成器的原理1.1 锁相环原理锁相环(PLL)是构成频率合成器的核心部件。
主要由相位(PD)、压控(VCO)、环路(LP)和参考频率源组成。
锁相环是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制。
他的被控制量是相位，被控对象是压控振荡器。
1所示，假如锁相环路中压控振荡器的输出信号频率发生变幻，则输入到相位比较器的信号相位θv(t)和θR(t)必定会不同，使相位比较器输出一个与相位误差成比例的误差Vd(t)，经环路滤波器输出一个缓慢变幻的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。
此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。
1.2 锁相环频率合成器原理2所示，锁相环频率合成器是由参考频率源、参考分频器、相位比较器、环路滤波器、压控振荡器、可变分频器构成。
参考分频器对参考频率源举行分频，输出信号作为相位比较器参考信号。
可变分频器对压控振荡器的输出信号举行分频，分频之后返回到相位比较器输入端与参考信号举行比较。
当环路处于锁定时有f1=f2，由于f1=fr/M，f2=fo/N，所以有fo=Nfr/M。
只要转变可变分频器的分频第1页共3页。
锁相环路频率合成器的工作原理
锁相环路频率合成器的工作原理锁相环路频率合成器的工作原理锁相环路频率合成器是一种能够生成稳定高精度时钟信号的电路，广泛应用于通信、电子测量、控制系统等领域。
下面将介绍它的工作原理。
一、引言在很多电子系统中，需要使用时钟信号来同步各个部件的操作。
而这些部件的时钟信号源可能存在波动或漂移，导致同步出现偏差。
所以需要一种能够生成稳定的时钟信号的电路，锁相环路频率合成器应运而生。
二、基本结构锁相环路频率合成器由相频检测器、环形滤波器、控制电压生成器、数字频率分频器和参考振荡器组成。
1、相频检测器的作用是将参考信号与输出信号进行比较，得出它们之间的相位差或频率差。
2、环形滤波器的作用是对相频检测器输出的误差信号进行滤波。
3、控制电压生成器的作用是将滤波器的输出误差信号转化为控制电压，来调整和控制输出信号的频率或相位差。
4、数字频率分频器的作用是将输出信号分频，即降低频率。
5、参考振荡器的作用是提供一个稳定的参考信号。
三、工作原理锁相环路频率合成器的工作原理分为两个阶段：捕获和锁定。
在捕获阶段，锁相环路频率合成器控制电压的输出不断改变以使输出频率趋近于参考信号频率，同时，环形滤波器将误差信号滤波，保证输出稳定，从而实现捕获参考信号的频率。
在锁定阶段，锁相环路频率合成器控制电压的输出基本不变，但仍会根据环形滤波器的输出误差信号进行微调，使得参考信号与输出信号的相位差和频率差最小，实现锁相。
四、应用实例锁相环路频率合成器广泛应用于各种电子系统中，如：1、数字通信中的时钟恢复电路。
2、多频段合成天线接收器中的频率转换器。
3、控制系统中的精密时序控制器。
4、频率合成器中的同步产生电路。
五、总结锁相环路频率合成器是一种能够生成稳定高精度时钟信号的电路，由相频检测器、环形滤波器、控制电压生成器、数字频率分频器和参考振荡器组成。
它的工作原理分为捕获阶段和锁定阶段，并广泛应用于通信、电子测量、控制系统等领域。
锁相环CD4046设计频率合成器
目录一、设计和制作任务 (3)二、主要技术指标 (3)三、确定电路组成方案 (3)四、设计方法 (4)（一）、振荡源的设计 (4)（二）、N分频的设计 (4)（三）、1KHZ标准信号源设计（即M分频的设计） (5)五、锁相环参数设计 (6)六、电路板制作 (7)七、调试步骤 (8)八、实验小结 (8)九、心得体会 (9)十、参考文献 (9)附录：各芯片的管脚图 (10)锁相环CD4046设计频率合成器内容摘要：频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。
在通信、雷达、测控、仪器表等电子系统中有广泛的应用，频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。
并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。
关键词：频率合成器CD4046一、设计和制作任务1．确定电路形式，画出电路图。
2．计算电路元件参数并选取元件。
3．组装焊接电路。
4．调试并测量电路性能。
5．写出课程设计报告书二、主要技术指标1．频率步进 1kHz2．频率稳定度f ≤1KHz3．电源电压 Vcc=5V三、确定电路组成方案原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。
晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f1’，输入锁相环的相位比较器（PC）。
锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率)当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。
锁相环频率合成器
锁相环频率合成器锁相环频率合成器是一种电路，主要用于产生高精度、稳定的频率信号。
它的工作原理是将一个参考信号与一个可调节的振荡器信号进行比较，通过调节振荡器信号的频率和相位，使得两个信号保持同步，从而实现对输出频率的控制。
锁相环频率合成器广泛应用于通讯、雷达、测量等领域。
一、锁相环基本结构锁相环主要由三个部分组成：相位检测器（Phase Detector）、低通滤波器（Low Pass Filter）和电压控制振荡器（Voltage Controlled Oscillator）。
1. 相位检测器相位检测器主要用于比较参考信号与振荡器信号之间的相位差。
常见的有两种类型：同步检测器和非同步检测器。
同步检测器适用于参考信号和振荡器信号具有固定的相位关系时，而非同步检测器则适用于相位关系不确定或者变化较快的情况。
2. 低通滤波器低通滤波器主要用于平滑输出电压，并消除高频噪声干扰。
它的作用是将相位检测器输出的误差信号进行滤波，得到一个直流电压信号，这个信号被用来控制振荡器的频率和相位。
3. 电压控制振荡器电压控制振荡器（VCO）是锁相环频率合成器中最重要的部分之一。
它可以产生可调节的频率信号，并且可以通过调节输入电压来改变输出频率。
VCO通常由一个反馈环路组成，其中参考信号和VCO输出信号经过比较后产生误差信号，通过低通滤波器后输入到VCO中，从而实现对输出频率的控制。
二、锁相环工作原理锁相环工作原理可以用以下几个步骤来描述：1. 参考信号与振荡器信号进行比较，产生误差信号；2. 误差信号经过低通滤波器平滑处理后输入到VCO中；3. VCO产生新的振荡器信号，并与参考信号进行比较；4. 如果两个信号之间存在相位差，则继续调整VCO输出频率和相位，直到两个信号同步为止；5. 输出的同步信号可以用于驱动其他系统或设备。
三、锁相环应用锁相环频率合成器在通讯、雷达、测量等领域有着广泛的应用。
以下是一些常见的应用场景：1. 时钟恢复在数字通信系统中，接收端需要恢复发送端的时钟信号。
锁相环频率合成器—LC72131
TEL:0755-8286387713242913995E-MAIL:*****************锁相环频率合成器—LC72131概述与特点LC72131是一种锁相环频率合成器。
该电路的特点如下：1.高速可编程分频器FMIN： 10--160MHz……………双模式预分频(内置二分频器)AMIN: 2--40MHz ……………双模式预分频0.5--10MHz ……………直接分频2. 计数器IFIN: 0.4--12MHz ……………AM/FM中频计数3.参考频率十二个可选择的参考频率(4.5或7.2MHz晶振)(1,3,5,9,10,3.125,6.25,12.5,15,25,50和100kHz).4.相位比较器死区控制未锁定检测死锁清除电路5. 内置MOS管来实现有源低通滤波器6.输入和输出输出端口:4个输入或输出端口:2个基准时钟输出7.串行数据I／O支持CCB格式通信协议8.工作电压：4.5--5.5V9.封装形式：DIP22S方框图与引出端功能最大额定值（Tamb=25℃）参数名称符号引脚额定单位最大电源电压Vdd max Vdd –0.3～+7.0V Vin1max CE,CL,DI,AIN –0.3～+7.0VVin2max XIN,FMIN,AMIN,IFIN –0.3～VDD + 0.3V最大输入电压Vin3max IO1,IO2 –0.3～+15VVo1max DO –0.3～+7.0VVo2max XOUT,PD –0.3～VDD + 0.3V最大输出电压Vo3max BO1～BO4,IO1,IO2,AOUT –0.3～+15VLo1max BO1 0～3.0mALo2max DO,AOUT 0～6.0mA 最大输出电流Lo3max BO2～BO4,IO1,IO2 0～10.0mA最大功耗Pd max Ta≦85℃DIP22S: 350MFP20: 180mW工作温度Topr –40～+85°C存储温度Tstg –55～+125°C电特性（Tamb=25℃）参数名称符号引脚测试条件最小最大单位电源电压Vdd Vdd 4.5 5.5 VVih1 CE,CL,DL 0.7Vdd 6.5 V 输入高电平 Vih2 IO1, IO20.7Vdd 13 V 输入低电平 Vil CE,CL,DI,IO1,IO2 0 0.3Vdd V Vo1 DO0 6.5 V 输出电压 Vo2 BO1---BO4,IO1,IO2,AOUT 013 VFin1 XIN Vin1 1 8 MHz Fin2 FMIN Vin210 160 MHzFin3 AMIN Vin3,SNS = 1 2 40 MHzFin4 AMIN Vin4,SNS =0 0.5 10 MHz输入频率Fin5 IFINVin5 0.4 12 MHz Vin1 XIN Fin1400 1500 mVrmsVin2-1 FMIN F =10~130MHz 40 1500 mVrms Vin2-2 FMIN F =130~160MHz 701500 mVrmsVin3 AMIN Fin3, SNS = 1 40 1500 mVrms Vin4 AMIN Fin4, SNS =0 40 1500 mVrms Vin5 IFIN Fin5,IFS = 1 40 1500 mVrms 输入振幅 Vin6 IFINFin6,IFS =0 70 1500 mVrms 晶体振荡器 Xtal XIN,XOUT*4.0 8.0 MHz注：允许工作范围：Ta=-40-----+85℃,Vss=0V 。
基于单片机的锁相环频率合成器设计
基于单片机的锁相环频率合成器设计1. 引言在现代通信系统和电子设备中，频率合成器是一个非常重要的电路模块，用于产生稳定的高精度时钟信号。
锁相环频率合成器是一种常用的频率合成器，它通过锁相环技术来实现输入信号与输出信号之间的频率转换。
本文将重点研究基于单片机的锁相环频率合成器设计。
2. 锁相环原理2.1 相位比较器相位比较器是锁相环中最基本的模块之一，它用于比较输入信号与反馈信号之间的相位差。
常见的相位比较器有两种类型：数字型和模拟型。
数字型相位比较器采用数字逻辑电路实现，具有高速度和稳定性；而模拟型相位比较器采用模拟电路实现，具有更高精度。
2.2 低通滤波器低通滤波器用于滤除输出信号中的高频噪声，并提供平稳且稳定的控制电压给振荡器。
在锁相环中，低通滤波器通常采用RC滤波网络或者积分放大电路来实现。
2.3 振荡器振荡器是锁相环中的核心部件，它产生稳定的输出信号，并通过反馈回路与相位比较器进行相位比较。
常见的振荡器类型有晶体振荡器、LC振荡器和压控振荡器等。
在本设计中，我们选择晶体振荡器作为基准信号源。
3. 设计流程3.1 系统框图设计首先，我们需要进行系统框图设计，确定锁相环频率合成器的基本结构和各个模块之间的连接方式。
在本设计中，系统框图主要包括相位比较器、低通滤波器、数字控制模块和输出模块。
3.2 相位比较器设计根据系统需求和性能指标，选择合适的相位比较器类型，并进行电路设计和参数选取。
在本设计中，我们选择数字型相位比较器，并采用逻辑门电路实现。
3.3 低通滤波器设计根据系统要求和频率范围选择合适的低通滤波网络或者积分放大电路，并进行电路参数计算与仿真分析。
在本设计中，我们选择RC滤波网络作为低通滤波器。
3.4 数字控制模块设计设计数字控制模块，用于控制锁相环频率合成器的工作状态和频率设置。
在本设计中，我们选择单片机作为数字控制模块的核心芯片，并通过编程来实现频率设置和状态控制。
3.5 输出模块设计设计输出模块，用于输出锁相环频率合成器产生的稳定时钟信号。
锁相环频率合成器
锁相环频率合成器介绍锁相环频率合成器（Phase Locked Loop Frequency Synthesizer）是一种广泛应用于电子通信、无线电设备和测量仪器中的电路。
它主要用于产生稳定且精确的输出频率信号，可以将输入信号的频率放大、分频或合成，以满足不同应用的需求。
原理锁相环频率合成器的基本原理是通过负反馈控制，将输出频率与参考频率（或参考信号）比较，然后通过调整VCO（Voltage Controlled Oscillator，电压控制振荡器）的控制电压，使其输出频率与参考频率保持同步。
简单来说，锁相环频率合成器就是将输入信号锁定到某个特定的频率上。
组成部分锁相环频率合成器由多个部分组成，包括相位比较器、环路滤波器、VCO和分频器。
相位比较器（Phase Comparator）相位比较器用于比较参考信号的相位与VCO输出信号的相位之间的差异，并产生一个误差信号。
常见的相位比较器有模型相位比较器和数字相位比较器。
环路滤波器（Loop Filter）环路滤波器用于滤波和增益控制，将相位比较器输出的误差信号转换为VCO控制电压。
环路滤波器的特性会影响系统的稳定性和锁定时间。
VCO（Voltage Controlled Oscillator）VCO是锁相环频率合成器的核心组件，它根据控制电压的变化来产生不同频率的输出信号。
VCO的输出频率与输入的控制电压成正比。
分频器（Divider）分频器用于降低输出频率。
在一些应用中，需要将VCO的高频输出信号分频得到稳定的低频信号。
工作原理锁相环频率合成器的工作过程可以分为以下几个步骤：1.参考信号与VCO输出信号经过相位比较器进行相位比较。
2.相位比较器产生误差信号，通过环路滤波器转换为控制电压。
3.控制电压作用于VCO，使其输出频率发生变化。
4.VCO输出信号经过分频器得到稳定的输出信号。
5.输出信号经过反馈回到相位比较器，与参考信号进行相位比较。
6.如果相位比较器检测到相位差异，则通过反馈机制调整控制电压，使输出频率与参考频率保持同步。
基于单片机的锁相环频率合成器设计
基于单片机的锁相环频率合成器设计摘要：本文介绍了一种基于单片机的锁相环（PLL）频率合成器设计。
该频率合成器采用了数字式频率合成技术，可实现在1MHz至40MHz的频率范围内的频率锁定。
系统采用C8051F340单片机作为主控芯片，通过程序控制实现倍频器、除频器和加减频器的频率合成，而将合成后的频率与参考信号进行比较并通过反馈控制调整产生高精度、稳定的合成信号。
实验测试表明，该频率合成器具有良好的稳定性和合成精度。
关键词：锁相环，频率合成器，单片机，数字式频率合成，反馈控制Abstract:This paper describes a design of phase-locked loop (PLL) frequency synthesizer based on single-chip microcontroller. The frequency synthesizer integrates the digital frequency synthesis technology and can achieve frequency lock within the frequency range of 1MHz to 40MHz. The system usesC8051F340 single-chip microcontroller as the main control chip, which controls the frequency synthesis of the multiplier, frequency divider and adder/subtractor through programming. The synthesized frequency is compared with the reference signal and feedback control is used to adjust the generated frequency to achieve high-precision and stable synthesis signal. Experimental tests show that the frequency synthesizer has good stability and synthesis accuracy.Keywords: Phase-locked loop, frequency synthesizer, single-chip microcontroller, digital frequency synthesis, feedback control正文：引言锁相环（PLL）频率合成器是一种常用的高频信号源。
基于锁相环技术的频率合成器的研究
基于锁相环技术的频率合成器的研究锁相环技术是一种基于反馈控制的信号同步技术。
锁相环电路由相位检测器、低通滤波器、可变放大器、振荡器等组成，其中振荡器输出的参考信号与输入信号进行比较，通过反馈控制调整振荡器输出频率，从而使得两个信号的相位差趋近于零。
当两个信号相位差为零时，锁相环电路输出的频率就等于期望的合成频率。
其中，参考信号经过相位检测器和低通滤波器得到的误差信号，经过可变放大器进行放大，并与振荡器输出的信号进行叠加，得到反馈控制后的输出信号。
在基于锁相环技术的频率合成器中，关键的部分在于相位检测器的设计。
常见的相位检测器有比例相位检测器、积分相位检测器、PI相位检测器、PD相位检测器、PLL相位检测器等。
比例相位检测器适用于相位差较小时的情况，其输出的误差电压与相位差成正比。
积分相位检测器适用于相位差较大的情况，通过对误差电压进行积分，可以较快地跟踪和控制相位差。
PI相位检测器和PD相位检测器则是将比例相位检测器和积分相位检测器进行组合，综合利用它们的优点进行相位控制。
PLL相位检测器则是一种广泛使用的相位检测器，其采用二次环结构，具有相位跟踪速度快、稳定性好等优点。
除了相位检测器的设计外，基于锁相环技术的频率合成器中还需考虑频率分辨率、稳定性、带宽等因素。
频率分辨率取决于振荡器的精度，稳定性取决于振荡器的稳定度和相位检测器的性能，带宽则是反映锁相环电路跟踪所能达到的最大频率变化率。
为了提高基于锁相环技术的频率合成器的性能，有一些研究者提出了一些改进的方法，如多相锁相环频率合成器、数字锁相环频率合成器等。
多相锁相环频率合成器可以同时产生多路相位一致的输出信号，具有较高的相位稳定度；数字锁相环频率合成器则可以采用数字信号处理来实现相位检测器和滤波器，具有更高的精度和可编程性。
综上所述，基于锁相环技术的频率合成器具有简单、稳定、可靠、精度高等优点，广泛应用于无线通信、仪器测量、数字信号处理等领域。
频率合成器原理
频率合成器原理
频率合成器是一种将一个高稳定度和高精度的标准频率信号（经过加减乘除四则运算），产生同样高稳定度和高精度的大量离散频率的技术。
基于频率合成原理所组成的设备或仪器称为频率合成器。
频率合成器的工作原理主要基于锁相环（PLL）技术。
PLL是一种用于锁定
相位的环路，其控制量是信号的频率和相位。
它利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，最终呈现出动态平衡。
PLL频率合成器的工作原理如下：
1. 参考信号输入：将参考信号（例如晶振产生的稳定信号）输入PLL电路
中的相位检测器（PD）中。
2. 相位比较：将参考信号与频率可调的参考分频器输出的信号进行相位比较。
相位比较器会将两个信号的相位差转化为一个宽度与相位差成正比的脉冲信号。
3. 滤波器：将相位比较器输出的脉冲信号通过一个低通滤波器进行滤波，得到一个直流电压作为控制电压。
4. 控制电压输出：将滤波后的直流电压作为控制电压输入到压控振荡器（VCO）中，控制VCO的频率输出。
5. 输出信号调节：将VCO的输出信号经过分频器分频后得到所需的输出频率。
以上内容仅供参考，建议查阅关于频率合成器的书籍或咨询专业人士获取更准确的信息。
第五章集成锁相环路与集成频率合成器
1(t)
2(t)]
1 2
KmUiUo
sin
sin[1(t)
2 (t )]
•
再经过低通滤波器(LPF)滤除2ωo成分之后,得
到误差电压
ud
(t)
1 2
KmUiUo
sin[1(t)
2 (t )]
1 2
KmUiUo
(1-16)
为鉴相器的最大输出电压,则
ud (t) Ud sine (t)
(1-17)
要指标。一个是环路的捕获带Δωp,即环路能通过捕获 过程而进入同步状态所允许的最大固有频差
• ｜Δωo｜max 。若Δωo>Δωp,环路就不能通过捕获进 入同步状态。故
p o max
(1-14)
•
另一个指标是捕获时间Tp,它是环路由起始时刻
t0到进入同步状态的时刻ta之间的时*间间隔,即
•
Tp ta to
de (t)
dt
e (t)
1(t)
o
di (t)
dt
d2 (t )
dt
(1-11)
图1-2 输入信号和输出信号的相位关系
•
捕获过程
•
从输入信号加到锁相环路的输入端开始,一直到
环路达到锁定的全过程,称为捕获过程。一般情况,输入
信号频率ωi与被控振荡器自由振荡频率ωo不同,即两者 之差Δωo≠0。若没有相位跟踪系统的作用,两信号之*间 相差
若作为环路滤波器：
其中 AF
2
1
2
F (S) ，
s1
2
s1
12
为一个极点一个零点的多项式
3. 有源RC比例积分（或RC理想积分）滤波器
电压传输系数为：
锁相环频率合成器的原理与设计
2.1对于现代移动通信中的移动台来说，频率合成器是由锁相环路(PLL)构成的。
锁相环是一种相位负反馈系统，它利用环路的窄带跟踪与同步特性将鉴相器一端VCO的输出相位与另一端晶振参考的相位保持同步，实现锁定输出频率的功能，同时可以得到和参考源相同的频率稳定度。
一个典型的频率合成器原理框图如图1所示。
设晶振的输出频率为f r，VCO输出频率为fo，(1)其中R和N分别为参考分频器和主分频器的分频比，在外部设置并行或串行数据控制分频比，就可以产生出所需要的频率信号。
用锁相环构成的频率合成器具有频率稳定度高、相位噪声随着大规模集成电路的应用，参考分频器、鉴相器和主分频器以及进行程序控制的寄存器能够集成在一块芯片中，如图1中虚线框所示，这样整个电路就仅由一个PLL芯片、一片晶振、一片VCO以及环路滤波器等分立元件组成，大大锁相环是传递相位的闭环系统，只要研究环路的相位数学模型或其基本方程就可以获得环路的完整性能。
根据图1所示，设θi为晶振经R分频器分频之后的相位，θo为VCO输出相位，θo为VCO经N分频器分频之后的相位，θe为鉴相器的输出相位，环路的基本函数可以表示为：(1)2.2(1)在目前应用的小型频率合成器电路中，广泛采用电流泵型数字式鉴频鉴相器，其输出为数字的电流信号I(t)，I(t)的宽度反映了两输入信号的相位差值，极性则反映了两输入信号的相位差的正负。
在鉴相器之后的环路滤波器将电流信号转变为电压，控制VCO的变化。
它具有(2)环路滤波器有无源和有源两种形式，考虑到体积与噪声等因素，在手机中一般采用无源三阶环路滤波器。
具体电路如图2该滤波器是由C C2、R R成的辅助滤波器所合成，可以将电流泵鉴相器输出的鉴相电流转换成控制电压。
辅助滤波器的作用是抑制鉴相频率的输出纹波，而对整个滤波器的极点没有影响，所以在推算环路方程时，可以不做考虑。
C C R该环路为三阶环路，在工程上可以进行近似，当满足C C10时，这一传递函数与采用理想积分滤波器的环路闭环传递函数完全相同，所以，采用该滤波器的辅助滤波器的选取以不影响环路带宽和截止频率要低于鉴相频率为度，但应注意C上包含了VCO变容管的并联电容，所以实际的C3 环路中相位噪声和锁定在通信接收机中，频率合成器的相位噪声是影响接收机性能的因素之一。
锁相环频率合成器的单片机控制
锁相环频率合成器的单片机控制锁相环频率合成器是一种电路，可以根据外部信号控制输出信号的频率。
单片机可以通过将其作为其输入和输出控制，从而实现更加精确的频率控制。
在本文中，我们将讨论单片机如何控制锁相环频率合成器并提高它的精度。
首先，让我们简要了解一下锁相环频率合成器的工作原理。
该电路由一个称为振荡器的部件开始。
这个振荡器输出一个参考信号，然后将它传递给一个称为相位检测器的部件。
相位检测器是用来比较输入信号和参考信号，然后输出一个表示两者差异的数字信号。
这个数字信号被发送到一个叫做锁相环的回路。
锁相环的作用是调整振荡器的频率，使其与外部信号相同。
最终，锁相环输出与外部信号相同的频率信号。
在单片机控制下，我们希望锁相环频率合成器能够更加精确地匹配外部信号的频率。
为了实现这个目标，我们可以将单片机作为参考信号的输入，这样就可以在程序中精确地控制参考信号的频率。
同时，我们可以利用单片机的计时器和中断功能来监控相位检测器输出的数字信号，并根据需要对振荡器的频率进行微调。
例如，假设我们需要在50Hz的频率下工作。
我们可以在单片机程序中设置一个计时器，该计时器每20毫秒（即1 / 50秒）触发一次中断。
在中断处理程序中，我们可以读取相位检测器的输出并根据信号差异进行微调。
如果相位差异较大，我们就可以增加振荡器的频率。
相反，如果相位差异较小，则可以降低振荡器的频率。
通过这种方式，我们可以大大提高锁相环频率合成器的精度和稳定性。
总之，单片机控制锁相环频率合成器可以有效地提高频率控制的精度和稳定性。
通过将单片机作为参考信号的输入和利用计时器和中断功能，我们可以实现更加精确的频率控制并根据需要微调振荡器的频率。
如果你准备使用锁相环频率合成器，不妨考虑一下单片机控制，以获得更好的性能。
如何调试锁相环频率合成器
引言无线电系统会因为各种各样的原因而采用基于锁相环（PLL）技术的频率合成器。
PLL的好处包括：（1）易于集成到IC中。
（2）无线信道间隔中的灵活性。
（3）可获得高性能。
（4）频率合成器外形尺寸较小。
本文向读者介绍PLL应用中颇具价值的注意事项和使用技巧。
PLL概述简单的PLL由频率基准、相位检波器、电荷泵、环路滤波器和压控振荡器（VCO）组成。
基于PLL技术的频率合成器将增加两个分频器：一个用于降低基准频率，另一个则用于对VCO进行分频。
而且，将相位检波器和电荷泵组合在一个功能块中也很容易，以便进行分析（见图1）。
简单的PLL上所增设的这些数字分频器电路实现了工作频率的轻松调节。
处理器将简单地把一个新的分频值“写入”到位于PLL中的寄存器中，更新VCO的工作频率，并由此改变无线设备的工作信道。
PLL工作原理PLL是作为闭环控制系统工作，用于比较基准信号与VCO 的相位。
增设基准和反馈分频器的频率合成器负责比较两个由分频器的设定值调节相位。
该相位比较在相位检波器中完成，在大多数系统中，这种相位检波器是一个相位和频率检波器。
该相位-频率检波器生成一个误差电压，此误差电压在±2π的相位误差范围内近似为线性，并在误差大于±2π的情况下保持恒定。
相位-频率比较器所采用的这种双模式操作可生成针对大频率误差（比如，当PLL在上电期间起动时）的较快的PLL锁定时间，并避免被锁定于谐波之上。
VCO利用调谐电压生成一个频率。
VCO可以是模块、IC，也可由分立元件来制成。
图2示出了一个位于MAX2361发送器IC内部的、采用有源元件制作的VCO。
谐振回路和变容二极管是外置的，使得设计工程师能够对IF（中频）LO（本机振荡器）进行独特的规定，以便对特定的无线电频率方案提供支持。
环路滤波器对由相位-频率检波器的电荷泵所产生的电流脉冲进行积分，以生成施加于VCO的调谐电压。
传统的做法是使来自环路滤波器的调谐电压升高（变为更大的正值），以使VCO的相位超前并提高VCO的频率。
锁相环频率合成器原理
锁相环频率合成器原理锁相环频率合成器是一种广泛应用于无线通信系统和频率合成器中的电路。
它通过将输入信号的频率锁定到参考信号的频率上，实现对输入信号频率的稳定和精确控制。
锁相环频率合成器的原理是基于负反馈控制和锁相环电路。
锁相环频率合成器由三个主要组成部分组成：相位比较器、低通滤波器和电压控制振荡器。
首先，锁相环的参考信号和输入信号都被送入相位比较器。
相位比较器会将两个信号的相位进行比较，并输出相位差。
相位差是参考信号和输入信号之间相位的差异值。
接下来，相位差信号通过低通滤波器进行滤波，目的是消除高频噪声。
滤波器的作用是确保锁相环的输出信号是稳定的且没有抖动的。
经过滤波的相位差信号进入电压控制振荡器（VCO），VCO根据输入信号的相位差来调整自身的输出频率。
如果输入信号的频率低于参考信号的频率，那么相位差将是正值，VCO将增加输出频率。
如果输入信号的频率高于参考信号的频率，相位差将是负值，VCO将减小输出频率。
最后，VCO的输出信号通过反馈回路连接到相位比较器，与输入信号进行反馈。
这个反馈迫使VCO的输出频率与参考信号的频率越来越接近，最终达到精确的锁定。
锁相环频率合成器在无线通信系统中的应用非常广泛。
在接收方面，锁相环可以用于从复杂多路径传输的信号中恢复出原始信号，消除传播路径引起的相位偏差。
在发射方面，锁相环可以用于产生稳定的射频信号，通过倍频器和滤波器将原始频率倍增，然后放大后用于无线电通信。
此外，锁相环频率合成器还被广泛应用于频率合成器中，用于产生非常精确的时钟信号，以供数字电路和通信设备使用。
总结起来，锁相环频率合成器是一种将输入信号的频率锁定到参考信号的频率上的电路。
它通过相位比较、滤波和VCO调频的方式实现对输入信号频率的稳定和精确控制。
锁相环频率合成器在无线通信系统和频率合成器中有着广泛的应用，能够提供稳定的射频信号和精确的时钟信号，为无线通信技术的发展提供了重要支持。
锁相环频率合成器的原理与设计
锁相环频率合成器的原理与设计2.1 锁相环的基本原理和基本公式对于现代移动通信中的移动台来说，频率合成器是由锁相环路(PLL)构成的。
锁相环是一种相位负反馈系统，它利用环路的窄带跟踪与同步特性将鉴相器一端VCO的输出相位与另一端晶振参考的相位保持同步，实现锁定输出频率的功能，同时可以得到和参考源相同的频率稳定度。
一个典型的频率合成器原理框图如图1所示。
设晶振的输出频率为fr，VCO输出频率为fo，则它们满足公式：(1)其中R和N分别为参考分频器和主分频器的分频比，在外部设置并行或串行数据控制分频比，就可以产生出所需要的频率信号。
用锁相环构成的频率合成器具有频率稳定度高、相位噪声小、电路简单易集成、易编程等特点。
随着大规模集成电路的应用，参考分频器、鉴相器和主分频器以及进行程序控制的寄存器能够集成在一块芯片中，如图1中虚线框所示，这样整个电路就仅由一个PLL芯片、一片晶振、一片VCO以及环路滤波器等分立元件组成，大大减小了体积，也降低了设计难度。
下面对锁相环同步状态下的线性性能进行分析。
锁相环是传递相位的闭环系统，只要研究环路的相位数学模型或其基本方程就可以获得环路的完整性能。
根据图1所示，设θi为晶振经R分频器分频之后的相位，θo为VCO输出相位，θ’o为VCO经N分频器分频之后的相位，θe为鉴相器的输出相位，环路的基本函数可以表示为：(1)闭环传递函数：2.2 锁相环的设计(1)鉴相器在目前应用的小型频率合成器电路中，广泛采用电流泵型数字式鉴频鉴相器，其输出为数字的电流信号I(t)，I(t)的宽度反映了两输入信号的相位差值，极性则反映了两输入信号的相位差的正负。
在鉴相器之后的环路滤波器将电流信号转变为电压，控制VCO的变化。
它具有以下特点：①环路的相位锁定性能具有理想二阶环的特性。
②输出纹波小。
③具有鉴频鉴相的功能，鉴相范围宽，捕捉带等于同步带。
④便于集成，调整方便，性能可靠。
(2)环路滤波器环路滤波器有无源和有源两种形式，考虑到体积与噪声等因素，在手机中一般采用无源三阶环路滤波器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
锁相频率合成器的设计
引言： 锁相频率合成器是基于锁相环路的同步原理，有一个高准确度、高稳定度的参考晶体振荡器，合成出许多离散频率。
即将某一基准频率经过锁相环的作用产生需要的频率。
一． 设计任务和技术指标
1. 工作频率范围：300kHz —700kHz
2. 电源电压：Vcc=5V
3. 通过原理图确定电路，并画出电路图
4. 计算元件参数选取电路元件（R1，R2，C1及环路滤波器的配置）
5. 组装连接电路，并测试选取元件的正确性
6. 调试并测量电路相关参数（测量相关频率点，输出波形，频率转换时间t c ）
7. 总结并撰写实验报告 二．
设计方案
原理框图如下：
由上图可知，晶体振荡器的频率f i 经过M 固定分频后得步进参考频率f REF ，将f REF 信号作为鉴相器的基准与N 分频器的输出进行比较，鉴相器的输出U d 正比于两路输入信号的相位差，U d 经环路滤波得到一个平均电压U c ，U c 控制VCO 频率f 0的变化，使鉴相器的两路输入信号相位差不断减小，直到鉴相器的输出为零或某一直流电平。
锁定后的频率为f i /M=f 0/N=f REF 即f 0=(N/M)f i =Nf REF 。
当预置分频数N 变化时，输出信号频率f 0随着发生变化。
三．
电路原理与设计
（一） 晶体振荡器的设计
用2.5M 晶体和非门组成2.5MHz 振荡器。
如下图所示：
（二） M 分频电路
分频器选用74LS163，M=100
（三）锁相环的设计
CD4046压控振荡电路图如下：
数字锁相环CD4046有两个鉴相器、一个VCO、一个源极跟随器（本实验未用）和一个齐纳二极管组成。
鉴相器有两个共用的输入端PCA IN和PCB IN，输入端PCA IN既可以与大信号直接匹配，又可间接与小信号相接。
自偏置电路可在放大器的线性区调整小信号电压增益。
本试验中，VCO的输出电压最高不超过1.5MHz，决定振荡频率的不仅和电源电压有关，而且与外界阻容元件有关。
振荡频率的定时元件又R1、R2和电容C1。
估计电阻电容值后进行验证，确保VCO out输出为300—700kHz时为线性关系
电容=51pF, R1=10K,R2=51K
作图如下：
鉴相后需经过环路滤波送入VCO，实验中使用有源环路滤波器，如下图所示：
对于RC积分器的频率合成器，有
R=K d K0/N max·ωn·C
式中，K d是鉴相灵敏度，K d对数字电路的鉴相器，是固定值。
（四）N分频设置
所测频率点为300kHz、500kHz、700kHz，74LS163设置如下：
电路连接情况可对比M分频中的连接，只需更改预置数（即D3D2D1D0高低电平的连接），在这不作赘诉。
四．测量结果及分析
总体电路图如附录一所示
测量数据及分析：
五．收获和体会
通过本次实验，我复习了通信电路相关知识，并对cd4046有了初步了解，相信对以后的学习会有所帮助。
参考书
[1]李晋炬.通信电路与系统实验教程[M].北京：北京理工大学出版社，2006.09。