集成电路基础工艺和版图设计测试试卷
专升本《集成电路版图设计》_试卷_答案
专升本《集成电路版图设计》一、（共75题,共150分）1. 单词“LAYOUT”的含义是:（）。
（2分）A.版图B.电路C.输出.标准答案：A2. 集成电阻通常由扩散或者淀积层形成，通常可以用厚度一定的薄膜作为模型，因此习惯上把电阻率和厚度合成一个单位，称为（）。
（2分）A.方块电阻B.电阻C.半导体电阻.标准答案：A3. 由于其较小的方块电阻，发射区是唯一适合于制作较小电阻（0.5～100）的区域。
对于发射区电阻可以忽略（）和电导调制效应。
（2分）A.电流调制B.电压调制C.电荷调制.标准答案：B4. 在模拟BiCMOS工艺中，发射区电阻可以直接置入（）外延层内；（2分）A.P型B.N型C.P型或N型.标准答案：A5. 电容的标准单位是（）。
（2分）A.法拉B.伏特C.安培.标准答案：A6. CMOS工艺中的多晶硅-多晶硅电容，（）可以用作多晶硅-多晶硅电容的下电极。
（2分）A.电阻多晶硅B.电容多晶硅C.多晶硅栅.标准答案：C7. 单位面积电容与相对介电常数即电介质常数成（）。
（2分）A.反比B.正比C.无关.标准答案：B8. 流过导体的电流会在导体周围产生（）。
（2分）A.电场B.磁场C.电磁场.标准答案：B9. 发射结和集电结的击穿决定了一个双极型晶体管的（）工作电压。
重要的三种击穿电压为VEBO，VCBO，VCEO等。
（2分）A.最大 B.最小 C.任意.标准答案：A10. 发射极开路时集电极的击穿电压表示为VCBO，绝大多数晶体管的集电区和基区都是（）的，所以VCBO通常很大。
（2分）A.重掺杂B.不掺杂C.轻掺杂.标准答案：C11. 二极管连接形式的晶体管可以作为一个很方便的基准（）源。
（2分）A.电压B.电流C.电压或电流.标准答案：A12. 使用P型外延层，必须加入深的轻掺杂（）型扩散区用于制作PMOS晶体管。
（2分）A.NB.PC.N或P.标准答案：A13. MOS晶体管是一种（）控制器件。
集成电路工艺及版图设计2012年习题
）
D. 尽管存在制造工艺上的偏差，但是无源器件的比例容差（Ratio Tolerance）可以控制 在很小的范围内。 18. 做集成电路的多晶硅电阻设计时，要计算每个电阻的阻值，那么电阻的长度是怎样计算 的？（ ） A 整个多晶硅的长度 B 多晶硅中两个引线孔中心点的距离 C 多晶硅中两个引线孔内侧的距离 D 多晶硅中两个引线孔外侧的距离 19.带隙基准电压源电路版图需要匹配精度要求较高的电阻，该材料的方块电阻工艺偏差为
15. 请问这是什么样的 CMOS 器件？假设衬底为 p 衬底。 （ A. B D. 是串联的 nmos 管 是并联的 nmos 管 是并联的 pmos 管
）
C. 是串联的 pmos 管
16. 在一个一般的制程中，下列材料集成电阻，方块电阻（Sheet Resistance）最大的是（ A. 扩散电阻 B.阱电阻 C.多晶硅电阻 ） D. 铝层连线电阻 17. 关于集成电路中的无源器件说法正确的是（ A. 集成电路无法高效的实现高值无源器件。 B. 要精确实现某一特定阻值的电阻几乎是不可能的。 C. 由于制造工艺上的偏差，无源器件的比例容差（Ratio Tolerance）也必定很大。
D. 一般来说，连线上信号的频率越高，Cross Talk 影响就越小。 26. 设计 analog layout 时，要考虑的问题比作 digital layout 多，它通常表现在下列那几个方 面？( ) A 面积要小 B 寄生效应( parasitics) C 对称 （matching） D 噪声问题（noise issues）
华侨大学电子工程系（The Department of Electronic Engineering Huaqiao University） 华侨大学厦门专用集成电路与系统重点实验室
集成电路技术集成电路工艺原理试卷(练习题库)(2023版)
集成电路技术集成电路工艺原理试卷（练习题库）1、用来做芯片的高纯硅被称为（），英文简称（），有时也被称为（）。
2、单晶硅生长常用（）和（）两种生长方式，生长后的单晶硅被称为（）。
3、晶圆的英文是（），其常用的材料是（）和（）。
4、晶圆制备的九个工艺步骤分别是（）、整型、（）、磨片倒角、刻蚀、（）、清洗、检查和包装。
5、从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（）、O 和（）。
6、CZ直拉法生长单晶硅是把（）变为（）并且（）的固体硅锭。
7、CZ直拉法的目的是（）。
8、影响CZ直拉法的两个主要参数是O和（）。
9、晶圆制备中的整型处理包括（）、（）和（）。
10、制备半导体级硅的过程：1、（）；2、（）；3、O011、热氧化工艺的基本传输到芯片的不同部分。
77、多层金属化指用来连接硅片上高密度堆积器件的那些金属层。
78、阻挡层金属是淀积金属或金属塞，其作用是增加上下层材料的附着。
79、关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。
80、传统互连金属线的材料是铝，即将取代它的金属材料是铜。
81、溅射是个化学过程，而非物理过程。
82、表面起伏的硅片进行平坦化处理，主要采用将低处填平的方法。
83、化学机械平坦化，简称CMP,它是一种表面全局平坦化技术。
84、平滑是一种平坦化类型，它只能使台阶角度圆滑和侧壁倾斜，但高度没有显著变化。
85、反刻是一种传统的平坦化技术，它能够实现全局平坦化。
86、电机电流终点检测不适合用作层间介质的化学机械平坦化。
87、在CMP为零的转换器。
133、CD是指硅片上的最小特征尺寸。
134、集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。
简而言之，这些操作可以分为四大基本类：薄膜135、人员持续不断地进出净化间，是净化间沾污的最大来源。
136、硅片制造厂可分为六个的区域，各个区域的照明都采用同一种光源以达到标准化。
137、世界上第一块集成电路是用硅半导体材料作为衬底制造的。
集成电路设计要点建立考核试卷
21.集成电路的电路图符号中，电容通常表示为（）。
A. ①
B. ②
C. ③
D. ④（）
22.下列哪种电路可以实现信号的或运算（）。
A. OR门
B. AND门
C. XOR门
D. NOT门（）
23.集成电路的电路图符号中，二极管通常表示为（）。
A. ①
B. ②
C. ③
D. ④（）
24.下列哪种电路可以实现信号的与运算（）。
A. ①
B. ②
C. ③
D. ④（）
28.下列哪种电路可以实现信号的或非运算（）。
A. OR门
B. AND门
C. XOR门
D. NOT门（）
29.集成电路的电路图符号中，电容通常表示为（）。
A. ①
B. ②
C. ③
D. ④（）
30.下列哪种电路可以实现信号的与运算（）。
A. OR门
B. AND门
C. XOR门
D.环境温度（）
3.数字集成电路的主要类型包括（）
A. TTL
B. CMOS
C. ECL
D. FPGA（）
4.下列哪些是集成电路设计中的模拟部分？（）
A.模拟放大器
B.模拟滤波器
C.数字逻辑门
D.模拟比较器（）
5.以下哪些是集成电路设计中的数字部分？（）
A.数字逻辑门
B.存储器
C.模拟放大器
D.模拟比较器（）
A. OR门
B. AND门
C. XOR门
D. NOT门（）
15.集成电路的电路图符号中，二极管通常表示为（）。
A. ①
B. ②
C. ③
D. ④（）
ic_设计_智力测试题(3篇)
第1篇引言：集成电路（IC）设计是一项复杂而精细的工作，要求设计者具备深厚的理论知识、丰富的实践经验以及出色的逻辑思维能力。
为了帮助您了解自己在IC设计领域的智力水平，我们特别设计了以下智力测试题。
请您认真作答，完成后可对自己的设计能力有一个初步的认识。
第一部分：基础知识1. 选择题- 下列哪个选项不是IC设计中所使用的制造工艺？A. CMOSB. TTLC. ECLD. LED2. 填空题- 在IC设计中，版图（Layout）是电路的__________，而原理图（Schematic）则是电路的__________。
3. 简答题- 简述CMOS工艺的基本原理。
第二部分：逻辑分析与设计1. 选择题- 下列哪个电路可以实现逻辑与功能？A. OR门B. AND门C. NOT门D. XOR门- 在组合逻辑电路中，如果某一输入变量经过不同途径传输后，到达电路中某一汇合点的时间有先有后，这种现象称为__________。
3. 简答题- 解释竞争与冒险现象，并说明如何消除它们。
第三部分：版图设计1. 选择题- 下列哪个工具常用于IC版图设计？A. Altium DesignerB. CadenceC. OrCADD. Pro/ENGINEER2. 填空题- 在版图设计中，为了防止寄生效应，通常需要将__________与__________保持一定的距离。
3. 简答题- 简述版图设计中的规则检查（DRC）和设计规则约束（DRC）。
第四部分：IC制造1. 选择题- 下列哪个步骤是IC制造过程中的关键步骤？A. 光刻B. 化学气相沉积C. 离子注入D. 刻蚀- 在IC制造中，__________是将电路图形转移到硅片上的关键步骤。
3. 简答题- 简述IC制造过程中可能遇到的问题及解决方法。
第五部分：模拟IC设计1. 选择题- 下列哪个电路属于模拟电路？A. 741运算放大器B. 555定时器C. 74LS00D. 74HC002. 填空题- 在模拟IC设计中，__________是放大信号的关键元件。
集成电路制造考核试卷
B. 大电流
C. 高效率
D. 小尺寸
( )
18. 以下哪些是集成电路测试的主要方法？
A. 功能测试
B. 参数测试
C. 热测试
D. 机械测试ຫໍສະໝຸດ ( )19. 以下哪些应用领域对集成电路的功耗要求较高？
A. 移动通信
B. 服务器
C. 智能家居
D. 可穿戴设备
( )
20. 以下哪些技术可用于提高集成电路的频率性能？
2. 在CMOS技术中，P型MOSFET和N型MOSFET的尺寸应该是相同的。（ ）
3. 集成电路的封装类型不会影响其性能。（ ）
4. 介电常数越高的材料，其电容值越小。（ ）
5. 在集成电路设计中，信号的频率越高，对电路的热性能影响越大。（ ）
6. 散热设计是提高集成电路可靠性的重要因素之一。（ ）
B. 铜Cu
C. 铝Al
D. 钨W
( )
2. 在集成电路制造过程中，光刻技术的主要作用是什么？
A. 去除多余杂质
B. 形成电路图案
C. 进行蚀刻
D. 提高电子迁移率
( )
3. 以下哪个不属于集成电路的制造工艺？
A. 光刻
B.蚀刻
C. 射频
D. 化学气相沉积
( )
4. CMOS技术中，P型MOSFET与N型MOSFET的比例通常为：
A. 驱动能力
B. 传输速率
C. 功耗
D. 所有上述选项
( )
8. 以下哪种技术常用于减少集成电路中的电源噪声？
A. 电源去耦
B. 射频干扰抑制
C. 差分信号传输
D. 所有上述选项
( )
9. 在集成电路设计中，以下哪个因素对信号完整性影响最大？
集成电路设计基础期末考试题
集成电路设计基础 2010-11年第一学期试题⼀一.填空题（20分）1、目前，国内已引进了12英寸0.09um芯片生产线，由此工艺线生产出来的集成电路特征尺寸是0.009um （大小），指的是右图中的 W （字母）。
2、CMOS工艺可分为 p阱 、 n阱 、 双阱 三种。
在CMOS工艺中，N阱里形成的晶体管是 p （PMOS，NMOS）。
3、通常情况下，在IC中各晶体管之间是由 场氧 来隔离的；该区域的形成用到的制造工艺是 氧化 工艺。
4.集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指 光刻 ，包括 晶圆涂光刻胶 、 曝光 、 显影 、 烘干 四个步骤；其中曝光方式包括 ① 接触式 、②非接触式 两种。
5、阈值电压V T是指 将栅极下面的si表面从P型Si变成N型Si所必要的电压，根据阈值电压的不同，常把MOS区间分成 耗尽型 、 增强型 两种。
降低V T的措施包括： 降低杂质浓度 、 增大Cox 两种。
二、名词解释（每词4分，共20分）①多项目晶圆（MPW）②摩尔定律③掩膜④光刻⑤外延三、说明（每题5分共10分）① 说明版图与电路图的关系。
② 说明设计规则与工艺制造的关系。
四、简答与分析题（10分）1、数字集成电路设计划分为三个综合阶段，高级综合,逻辑综合,物理综合；解释这三个综合阶段的任务是什么？2、分析MOSFET尺寸能够缩小的原因。
五、综合题（共4小题，40分）1.在版图的几何设计规则中，主要包括各层的最小宽度、层与层之间的最小间距、各层之间的最小交叠。
把下图中描述的与多晶硅层描述的有关规则进行分类： （1）属于最小宽度是： （2）属于层与层之间的最小间距的是: （3）属于各层之间的最小交叠是：2．请提取出下图所代表的电路原理图。
画出用MOSFET构成的电路。
图2 图3 图 4 3、图4是一个标准的CMOS 反相器电路，V TN 和V TP 分别为NMOS 、PMOS晶体管的阈值电压，讨论PMOS 和NMOS 晶体管导通和截至的条件。
集成电路设计原理考核试卷
4.描述模拟集成电路与数字集成电路在设计原则和实现技术上的主要区别，并给出一个实际应用中模拟集成电路的例子。
标准答案
一、单项选择题
1. B
2. B
3. D
4. D
5. B
6. D
7. C
8. C
9. B
10. D
17.在集成电路设计中，以下哪些方法可以提高电路的抗干扰能力？( )
A.采用差分信号传输
B.使用屏蔽技术
C.增加电源滤波器
D.提高工作频率
18.以下哪些类型的触发器在数字电路中常见？( )
A. D触发器
B. JK触发器
C. T触发器
D. SR触发器
19.以下哪些技术可以用于提高集成电路的数据处理速度？( )
3.以下哪些是数字集成电路的基本组成部分？( )
A.逻辑门
B.触发器
C.寄生电容
D.晶体管
4.以下哪些技术可以用于提高集成电路的频率？( )
A.减小晶体管尺寸
B.采用高介电常数材料
C.增加电源电压
D.优化互连线设计
5.在CMOS工艺中，以下哪些结构可以用来实现反相器？( )
A. PMOS晶体管
B. NMOS晶体管
11. C
12A
16. B
17. A
18. A
19. C
20. B
二、多选题
1. ABD
2. AB
3. AD
4. AB
5. AB
6. AB
7. ABCD
8. AB
9. ABCD
10. AC
11. ABC
集成电路版图设计考试题目
集成电路版图设计考试题⽬1、集成电路版图设计师共设 4 个等级，分别是__版图设计员__、__助理版图设计师__、__版图设计师__、__⾼级版图设计师__。
2、元素周期表中⼀些元素（如硅锗）的电学特性介于⾦属与⾮⾦属之间，叫__半导体__。
3、标准双极⼯艺基区⽅块电阻的典型范围为__100 ~ 200 ?/□__。
4、发射区电阻必须置于适合的隔离岛中，通常的做法是发射区电阻制作在基区扩散内，基区扩散⼜制作在⼀个__N阱__内。
5、在零偏压下，这种电容能提供较⼤的单位⾯积电容（典型值为 0.8fF/um2）,但这种电容会随着反偏电压的增⼤⽽逐渐__减⼩__。
6、使⽤⾼介电常数的电介质，利⽤相对较⼩的区域制作__⼤电容器__。
7、结电容通常作在隔离岛内，隔离岛必须制作接触以确保集电结__反偏__，该接触也是的集电结和发射结并联，从⽽增⼤了总电容。
8、品质因数的⼀般性原则寄⽣效应越⼩，Q__越⼤__。
9、集电极开路时发射结击穿电压表⽰为 VEBO。
对于标准双极型⼯艺制造的 NPN晶体管，VEBO⼤约 __7V__左右。
10、当 NPN 晶体管的发射结和集电结都处于正偏时就会进⼊__饱和⼯作__状态。
11、发射结齐纳⼆极管的发射区通常为圆形或椭圆形。
采⽤圆形是为了防⽌发射区拐⾓处的__电场增强__。
12、使⽤N型外延层，必须加⼊深的轻掺杂P型扩散区⽤于制作 __NMOS___ 晶体管13、MOS晶体管是__4__端器件。
14、器件的⼏何图形加⼯精确的介质物理学对图像的⼤⼩和__层次__15、集成电路版图设计步骤：__线路图__、___版图__、__DRC__、__LVS__16、LayOut的含义是指：___版图__17、集成电阻通常由扩散或者沉淀层形成，通常可以⽤厚层⼀定的薄膜作为模型，因此习惯上把电阻率和厚度合成⼀个单位，称为__⽅块电阻__。
18、由于其较⼩的⽅块电阻，发射区是唯⼀适合于制作较⼩电阻（0.5 ~ 100?）的区域。
工艺、器件、版图笔试题锦
IC设计基础（流程、工艺、版图、器件）笔试集锦1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。
（仕兰微面试题目）什么是MCU？MCU(Micro Controller Unit)，又称单片微型计算机(Single Chip Microcomputer)，简称单片机，是指随着大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机。
MCU的分类MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASH ROM等类型。
MASK ROM的MCU 价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；FALSH ROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。
RISC为Reduced Instruction Set Computing的缩写，中文翻译为精简执令运算集，好处是 CPU核心很容易就能提升效能且消耗功率低，但程式撰写较为复杂；常见的RISC处理器如 Mac的Power PC系列。
CISC就是Complex Instruction Set Computing的缩写,中文翻译为复杂指令运算集,它只是 CPU分类的一种,好处是CPU所提供能用的指令较多、程式撰写容易,常见80X86相容的CPU即是此类。
DSP有两个意思，既可以指数字信号处理这门理论，此时它是Digital Signal Processing的缩写；也可以是Digital Signal Processor的缩写，表示数字信号处理器，有时也缩写为DSPs，以示与理论的区别。
集成电路设计规范规划考核试卷
考生姓名：答题日期：得分：判卷人：
本次考核旨在评估考生在集成电路设计规范规划方面的理论知识掌握程度，以及在实际设计中的应用能力。考生需根据所学知识，对所给问题进行分析和解答，以展示其在集成电路设计规范规划方面的专业素养。
一、单项选择题（本题共30小题，每小题0.5分，共15分，在每小题给出的四个选项中，只有一项是符合题目要求的）
1.以下哪些Biblioteka 集成电路设计中的关键工艺步骤？A.光刻
B.化学气相沉积
C.离子注入
D.硅蚀刻
2.在集成电路设计中，以下哪些因素会影响电路的性能？
A.电路的功耗
B.电路的面积
C.电路的速度
D.电路的可靠性
3.以下哪些是数字集成电路设计中常用的逻辑门？
A.与门
B.或门
C.非门
D.异或门
4.以下哪些是集成电路设计中常见的噪声来源？
A.信号完整性设计
B.电源完整性设计
C.时序设计
D.信号完整性分析
29.下列哪种电路可以实现多位数的加法运算？
A.加法器
B.译码器
C.触发器
D.乘法器
30.集成电路设计中，以下哪个术语指的是电路中的输入和输出之间的连接？
A.隔离层
B.连接层
C.针脚层
D.信号层
二、多选题（本题共20小题，每小题1分，共20分，在每小题给出的选项中，至少有一项是符合题目要求的）
A.电源噪声
B.地噪声
C.信号完整性噪声
D.热噪声
5.以下哪些是提高集成电路设计可靠性的方法？
A.硬件冗余设计
B.软件冗余设计
C.模块化设计
D.重构设计
6.在集成电路设计中，以下哪些是常见的封装类型？
2022集成电路系统设计基础试卷
2022集成电路系统设计基础试卷华南农业大学期末考试试卷2022学年第1学期考试类型：（开卷）考试时间：120分钟学号姓名年级专业一、选择题（本大题共10小题，每题2分，总计20分）1．为了提高集成度所采取的途径不合适。
A．提高微细加工技术；B.晶圆大直径化；C.芯片面积缩小；D.简化电路结构2．发明了世界上第一块集成电路，为此他在2000年获得诺贝尔物理学奖。
A．WilliamB.ShockleyB．WalterH.BrattainC．JackKilbyD．JohnBa rdeen3．在图案发生器法中，规定版图基本图形为矩形。
每个矩形条用5个参数进行A．矩形高度HB．矩形宽度WC．矩形左下角坐标某、YD．矩形宽度W所在的直线与某轴夹角A5．下列集成电路有源器件工艺中，潜在速度最高的是：A．CMOSB．NMOSC．BiCMOSD．GaA6．在工艺的晶体结构中存在大量可高速迁移的电子即二维电子气。
A．MESFETB．HBTC．HEMTD．MOS7．硅栅工艺出现后，MOS制作工艺得到了极大的改善，其原因主要是：A．形成了自对准技术B．硅栅比铝栅成本低C．硅栅容易制作；D．器件集成度更高8．下列半导体集成电路工艺中不属于外延生长工艺的是A．P－CVD；B.MOVPE；C.MBED.LPE9．下列集成电路设计的表示方法中，不属于同类设计方法的是：A．CBIC；B.GA；C.ISPD.GS10．集成电路设计的最终输出是：A．电子产品；B.电路图；C.版图D.掩模二、填空题（本大题共10小题，每题2分，总计20分）1．描述集成电路工艺技术水平的五个技术指标为：、芯片面积、晶片直径以及封装。
2．在衬底（或其外延）上制作晶体管的区域称为区；一种很厚的氧化层，位于芯片上不做晶体管、电极接触的区域，称为区。
3．摩尔定律是：4．IC设计单位不拥有生产线，称为IC制造单位致力于工艺实现，没有IC设计实体，称为6．根据不同，常把MOS器件分成增强型和耗尽型两种。
集成电路基础工艺和版图设计测试试卷
集成电路基础工艺和版图设计测试试卷（考试时间：60分钟，总分100分）第一部分、填空题（共30分。
每空2分）1、NMOS是利用电子来传输电信号的金属半导体；PMOS是利用空穴来传输电信号的金属半导体。
2、集成电路即“IC”，俗称芯片，按功能不同可分为数字集成电路和模拟集成电路，按导电类型不同可分为双极型集成电路和单极型集成电路，前者频率特性好，但功耗较大，而且制作工艺复杂，不利于大规模集成；后者工作速度低，但是输入阻抗高、功耗小、制作工艺简单、易于大规模集成。
3、金属(metal)—氧化物(oxid)—半导体(semiconductor)场效应晶体管即MOS管，是一个四端有源器件，其四端分别是栅极、源极、漏极、背栅。
4、集成电路设计分为全定制设计方法和半定制设计方法，其中全定制设计方法又分为基于门阵列和标准单元的设计方法，芯片利用率最低的是基于门阵列的设计方法。
第二部分、不定项选择题（共45分。
每题3分，多选，错选不得分，少选得1分）1、在CMOS集成电路中，以下属于常用电容类型的有（ABCD）A、MOS电容B、双层多晶硅电容C、金属多晶硅电容D、金属—金属电容2、在CMOS集成电路中，以下属于常用电阻类型的有（ABCD）A、源漏扩散电阻B、阱扩散电阻C、沟道电阻D、多晶硅电阻3、以下属于无源器件的是（CD ）A、MOS晶体管B、BJT晶体管C、POL Y电阻D、MIM电容4、与芯片成本相关的是（ABC）A、晶圆上功能完好的芯片数B、晶圆成本C、芯片的成品率D、以上都不是5、通孔的作用是（AB ）A、连接相邻的不同金属层B、使跳线成为可能C、连接第一层金属和有源区D、连接第一层金属和衬底6、IC版图的可靠性设计主要体现在（ABC）等方面，避免器件出现毁灭性失效而影响良率。
A、天线效应B、闩锁（Latch up）C、ESD(静电泄放)保护D、工艺角（process corner）分析7、减小晶体管尺寸可以有效提高数字集成电路的性能，其原因是（AB）A、寄生电容减小，增加开关速度B、门延时和功耗乘积减小C、高阶物理效应减少D、门翻转电流减小8、一般在版图设计中可能要对电源线等非常宽的金属线进行宽金属开槽，主要是抑制热效应对芯片的损害。
集成电路版图设计电路设计微电子工艺IC芯片笔试面试题目-----超全了
集成电路设计基础（工艺、版图、流程、器件）1、什么叫Latchup，如何预防闩锁效应?（仕兰、科广试题）Q1为一纵向PNP BJT, 基极(base)是nwell, 基极到集电极(collector)的增益可达数百倍；Q2是一横向的NPN BJT，基极为P substrate，到集电极的增益可达数十倍；Rwell是nwell的寄生电阻；Rsub是substrate电阻。
以上四元件构成可控硅（SCR）电路，当无外界干扰未引起触发时，两个BJT 处于截止状态，集电极电流是C-B的反向漏电流构成，电流增益非常小，此时Latch up不会产生。
当其中一个BJT的集电极电流受外部干扰突然增加到一定值时，会反馈至另一个BJT，从而使两个BJT因触发而导通，VDD至GND（VSS）间形成低抗通路，Latch up由此而产生。
产生Latch up 的具体原因：• 芯片一开始工作时VDD变化导致nwell和P substrate间寄生电容中产生足够的电流，当VDD变化率大到一定地步，将会引起Latch up。
• 当I/O的信号变化超出VDD-GND（VSS）的范围时，有大电流在芯片中产生，也会导致SCR的触发。
• E SD静电加压，可能会从保护电路中引入少量带电载子到well或substrate中，也会引起SCR的触发。
• 当很多的驱动器同时动作，负载过大使power和gnd突然变化，也有可能打开SCR的一个BJT。
• Well 侧面漏电流过大。
消除“Latch-up”效应的方法：版图设计时：①为减小寄生电阻Rs和Rw，版图设计时采用双阱工艺、多增加电源和地接触孔数目，加粗电源线和地线，对接触进行合理规划布局，减小有害的电位梯度；②避免source和drain的正向偏压；③使用Guard ring: P+ ring环绕nmos并接GND；N+ ring环绕pmos并接VDD，一方面可以降低Rwell和Rsub的阻值，另一方面可阻止载流子到达BJT的基极。
半导体集成电路考试题目及参考答案
半导体集成电路考试题目及参考答案第一部分考试试题第0章绪论1.什么叫半导体集成电路2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写3.按照器件类型分，半导体集成电路分为哪几类4.按电路功能或信号类型分，半导体集成电路分为哪几类5.什么是特征尺寸它对集成电路工艺有何影响6.名词解释：集成度、wafer size、die size、摩尔定律第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤4.简述硅栅p阱CMOS的光刻步骤5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略。
2.什么是集成双极晶体管的无源寄生效应3. 什么是MOS晶体管的有源寄生效应4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响5. 消除“Latch-up”效应的方法6.如何解决MOS器件的场区寄生MOSFET效应7. 如何解决MOS器件中的寄生双极晶体管效应第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL 与非门（稳态时）各管的工作状态3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
集成电路设计模型考核试卷
B. Cadence
C. OrCAD
D. Protel
19.在集成电路设计中，以下哪个参数描述了电源噪声的影响？（）
A.信噪比
B.热噪声
C.闪烁噪声
D.电源纹波
20.以下哪个概念与集成电路的可制造性设计（DFM）无关？（）
A.布局优化
B.工艺偏差
C.信号完整性
D.逻辑设计
二、多选题（本题共20小题，每小题1.5分，共30分，在每小题给出的四个选项中，至少有一项是符合题目要求的）
6.集成电路的功耗可以通过______、动态功耗和漏电流功耗来衡量。
7.在集成电路的后端设计过程中，______是检查设计是否符合制造工艺规则的过程。
8.集成电路的封装技术中，______封装由于其良好的热性能和易于高密度安装而得到广泛应用。
9.信号完整性分析主要关注信号的______、串扰和电源噪声等问题。
D.逻辑门
8.以下哪些工具可以用于集成电路的仿真？（）
A. ModelSim
B. Cadence
C. OrCAD
D. Microsoft Word
9.以下哪些因素会影响晶体管的开关速度？（）
A.晶体管类型
B.传输延迟
C.驱动能力
D.热阻
10.集成电路的封装技术包括哪些？（）
A. QFP
B. BGA
C. PGA
B.闩锁效应
C.电磁干扰（EMI）
D.信号反射
14.以下哪些是集成电路设计中的前端设计工具？（）
A. PowerPCB
B. OrCAD
C. ModelSim
D. VHDL
15.以下哪些因素会影响集成电路的功耗？（）
电力集成电路的设计与制造考核试卷
B.电机控制
C.电源管理
D.信号放大
5.以下哪些措施可以减少电力集成电路中的开关噪声？（）
A.使用屏蔽
B.增加滤波电容
C.降低开关频率
D.优化PCB布局
6.电力集成电路中的功率器件通常需要哪些保护措施？（）
A.过温保护
B.过压保护
C.欠压保护
D.短路保护
7.以下哪些因素会影响电力集成电路的热阻？（）
A.结构
B.制造工艺
C.应用领域
D.导电特性
5.下列哪种结构不属于功率集成电路的封装形式？（）
A. TO-220
B. DIP
C. SIP
D. COB
6.在电力集成电路设计中，为了减小开关损耗，应采用以下哪种方法？（）
A.提高开关频率
B.降低开关频率
C.增大驱动电流
D.减小驱动电流
7.下列哪种技术可以提高电力集成电路的热稳定性？（）
电力集成电路的设计与制造考核试卷
考生姓名：__________答题日期：__________得分：__________判卷人：__________
一、单项选择题（本题共20小题，每小题1分，共20分，在每小题给出的四个选项中，只有一项是符合题目要求的）
1.电力集成电路设计的主要目的是？（）
A.提高电力系统的稳定性
1.电力集成电路在设计时需要考虑以下哪些因素？（）
A.电路效率
B.电磁兼容性
C.热管理
D.成本
2.以下哪些材料常用于电力集成电路的导电层？（）
A.多晶硅
B.铝
C.铜互连
D.硅
3.电力集成电路的制造过程中，哪些步骤涉及到光刻技术？（）
A.前道工艺
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路基础工艺和版图设计测试试卷
（考试时间：60分钟，总分100分）
第一部分、填空题（共30分。
每空2分）
1、NMOS是利用电子来传输电信号的金属半导体；PMOS是利用空穴来传输电信号的金属半导体。
2、集成电路即“IC”，俗称芯片，按功能不同可分为数字集成电路和模拟集成电路，按导电类型不同可分为
双极型集成电路和单极型集成电路，前者频率特性好，但功耗较大，而且制作工艺复杂，不利于大规模集成；后者工作速度低，但是输入阻抗高、功耗小、制作工艺简单、易于大规模集成。
3、金属(metal)—氧化物(oxid)—半导体(semiconductor)场效应晶体管即MOS管，是一个四端有源器件，其四端分别是栅
极、源极、漏极、背栅。
4、集成电路设计分为全定制设计方法和半定制设计方法，其中全定制设计方法又分为基于门阵列和标准单元
的设计方法，芯片利用率最低的是基于门阵列的设计方法。
第二部分、不定项选择题（共45分。
每题3分，多选，错选不得分，少选得1分）
1、在CMOS集成电路中，以下属于常用电容类型的有（ABCD）
A、MOS电容
B、双层多晶硅电容
C、金属多晶硅电容
D、金属—金属电容
2、在CMOS集成电路中，以下属于常用电阻类型的有（ABCD）
A、源漏扩散电阻
B、阱扩散电阻
C、沟道电阻
D、多晶硅电阻
3、以下属于无源器件的是（CD ）
A、MOS晶体管
B、BJT晶体管
C、POL Y电阻
D、MIM电容
4、与芯片成本相关的是（ABC）
A、晶圆上功能完好的芯片数
B、晶圆成本
C、芯片的成品率
D、以上都不是
5、通孔的作用是（AB ）
A、连接相邻的不同金属层
B、使跳线成为可能
C、连接第一层金属和有源区
D、连接第一层金属和衬底
6、IC版图的可靠性设计主要体现在（ABC）等方面，避免器件出现毁灭性失效而影响良率。
A、天线效应
B、闩锁（Latch up）
C、ESD(静电泄放)保护
D、工艺角（process corner）分析
7、减小晶体管尺寸可以有效提高数字集成电路的性能，其原因是（AB）
A、寄生电容减小，增加开关速度
B、门延时和功耗乘积减小
C、高阶物理效应减少
D、门翻转电流减小
8、一般在版图设计中可能要对电源线等非常宽的金属线进行宽金属开槽，主要是抑制热效应对芯片的损害。
下面哪些做法符合宽金属开槽的基本规则？（ABCD）
A、开槽的拐角处呈45度角，减轻大电流密度导致的压力
B、把很宽的金属线分成几个宽度小于规则最小宽度的金属线
C、开槽的放置应该总是与电流的方向一致
D、在拐角、T型结构和电源PAD区域开槽之前要分析电流流向
9、以下版图的图层中与工艺制造中出现的外延层可能直接相接触的是（AB）。
A、AA（active area）
B、NW（N-Well）
C、POLY
D、METAL1
10、以下内容哪些被包含在设计规则检查中？（ABD）
A、宽度规则
B、间距规则
C、时序约束
D、交叠规则
11、属于PAD单元组成部分的是（ABC）。
A、ESD保护结构
B、绑定金属线所需的可靠连接区域
C、与PAD功能相关的逻辑电路，如输入/输出缓冲
D、片上存储单元
12、实际的MOS晶体管存在一些二阶效应，以下属于二阶效应的是（ABCD）。
A、阈值变化（受沟道长度影响，受源漏电压影响等）
B、热载流子效应
C、体效应
D、沟道长度调制效应
13、模拟差分对由于不匹配会存在一定的输入失调（offset），这主要由于（AB）的原因。
A、晶体管阈值电压存在偏差
B、晶体管的形状在制造上存在随机偏差
C、版图设计者的失误
D、制造过程中栅氧局部击穿
14、常见的CMOS工艺中，MOS晶体管的栅极采用多晶硅作为电极材料，下面关于多晶硅的表述正确的是（ABC）
A、多晶硅能承受源/漏参杂和退火时所需的高温
B、掺磷的多晶硅能够固定离子污染物
C、使用多晶硅可以更好的控制MOS晶体管的门限电压
D、可多用来制作PN结
15、以下哪些做法有利于提高MOS晶体管的匹配度（AD）。
A、采用相同的几何形状，摆放紧凑
B、采用比较小的有源区
C、采用较大的过驱动电压来保持电压匹配
D、尽量将晶体管采用共质心版图
第三部分、简答题（共15分。
每题5分）
1、根据你的理解，请用1~5标出IC设计流程的先后顺序
系统设计（1）版图设计（4）逻辑设计（2）版图后仿真（5）电路设计（3）
2、如果一条给定CMOS的工艺线有如下的层次,请按各层次在工艺制造过程中的先后顺序排列他们。
POL Y1 N_WELL DIFF N+(NPLUS) PAD P+(PPLUS) METAL1 CONTACT(CONT) VIA METAL2 顺序：N_WELL—DIFF—POL Y1—N+(NPLUS)或P+(PPLUS)—CONTACT(CONT)—METAL1—VIA—METAL2—PAD
3、请解释如下design rule 语句的含义。
Minimum DIFFUSION width for interconnect 0.5um
解释：用于连线的DIFFUSION层的最小宽度为0.5um.
Minimum N_WELL to P+ DIFFUSION spacing 1.0um
解释：N_WELL 层到P+ DIFFUSION 层的最小间距为 1.0um.
第四部分、分析题（共10分）
1、从下图分析Latch up现象产生机理，并指出在版图设计中如何抑制该现象的产生。
如何抑制该现象的产生：
尽量减小Rn 和Rp 两个电阻的大小，在版图上表现为在电源和地线上尽量多打tub_ties的孔。
尽量拉大nmos管与pmos管的间距。