Allegro 布线规则设置说明

Tags：布线 Allegro
• 上一篇：Altium Designer 6/DXP2004中加LOGO方法
• ·高速信号走线规则 • ·Allegro中BUS走线 • ·Allegro List的用法 • ·Allegro如何生成光绘文件
• 下一篇：如何在Capture中定义Swap功能在Allegro中实现 Swap?
· 什么是差分信号？ · 教你改 Pads Layout(PowerPCB)的快
重新键入地址。
· PCB Layout and SI 问答
返回到上一页。
· Protel转 powerPCB的方法 · 高速PCB设计指南（八）
· 高速PCB设计指南（一）
选择 打开set standard values
reserved.
至此一组HOST 线设置完毕，用同样的方法我们可以继续将DDR 等部分的线设置完 3. 重新打开 ，选择spacing rule set-set value，点击ADD 添加HOST 8:10
然后在Subclass 中，顶底层Line To Line 的间距为10，内层为8.
mhtml:file://F:\Allegro后仿真\Allegro 布线规则设置说明.mht
页码，2/4
这样就可以得到下面的窗口：
mhtml:file://F:\Allegro后仿真\Allegro 布线规则设置说明.mht
2012/8/11
Allegro 布线规则设置说明-电子开发网
页码，3/4
关于本站 - 联系我们 - 鲁ICP备06020214号 - 网 Copyrigh站t ©地2图00-6网-2站00留8 电言子- 返开发回网顶部All rights
2012/8/11
Allegro 布线规则设置说明-电子开发网
4. 选择physical rule set-set value，点击ADD 添加HOST 4/5
页码，4/4
然后在Subclass 中，顶底层的线宽为5，内层为4. 5. 最后，无论是线宽还是线距都需要在assignment table 中进行和其他NET 的匹配。
Allegro 布线规则设置说明-电子开发网
页码，1/4
首页 导航:
嵌入式系统
EDA技术
电子制作
提交 热门搜索： 单片机 15V/6A开关电源 usb USB 15V/6A的开关电源
arm 报警 PCB技术
综合技术
电路图
源码资料
加入收藏 网站留言
网站地图 繁體中文
会员共享
您的位置：电子开发网>PCB技术>
热门文章
· Protel DXP 实例指导教程 · protel 99 se教程(原理图设计) · Cadence psd15.1使用笔记 · 差分信号详解 · Protel DXP PCB的高级编辑技巧 · 开关电源的PCB布线设计 · Protel DXP布线规则设置 · PROTEL DXP创建元件封装 · 谈谈Protel DXP的元件封装库 · protel四层板及内电层分割入门 · Protel常用元器件封装总结 · PROTEL DXP创建原理图器件 · POWERPCB 绘制多层PCB技术问答 · LVDS(低电压差分信号)原理简介 · Cadence 应用注意事项
Allegro 布线规则设置说明
推荐文章 · PROTEL DXP创建原理图器件
时间:2009-04-01 来源: 作者:lindawang117 点击： 1689 字体大小:【大 中 小】
· Protel常用元器件封装总结 · Protel PCB 转SCH详解
布线规则的设置通常包括线宽和线距两大部分。PCB 布线经 常会要求对重要的信号线进行规则的设置。下面就以一主板 Layout guide 为例部分说明之。
这里规定了Default line 在outer layer(TOP)和inner layer(INT1)中的line width 和pad to pad 的间距。 2. 接下来设置HOST 部分，见下表要求：
Net Name Width
Space with other
Spacing
Net Group
1. 首先是对整板未定义线规则的设置，如下表所示：
Net Name
Non-special Signal
Width
Spacing
Net Group
Inner layer: Inner layer:
4
4
Outer layer: Outer layer:
5
5
· Protel网络表常见错误及实用技巧
无法找到该网页
· LVDS(低电压差分信号)原理简介 · 利用Cadence Allegro进行PCB级的信
最可能的原因是: • 在地址中可能存在键入错误。 • 当您点击某个链接时，它可能已
· Allegro如何生成光绘文件 · Cadence布局布线常见问题详解 · Cadence 用户问题解答
您可以尝试以下操作:
signal
Inner layer: 4
FSB Signals
8/10 20Байду номын сангаас
Outer layer: 5
HOST
mhtml:file://F:\Allegro后仿真\Allegro 布线规则设置说明.mht
2012/8/11
Allegro 布线规则设置说明-电子开发网
首先将属于此网络的所有net 定义为同一组，即BUS NAME=HOST 选择Edit-Properties 并在右侧的当前命令栏中点击More 打开Find by name or property 窗口,ok
• ·Allegro差分线的规则设置 • ·串扰仿真的疑问 • ·到底多高的频率才算高速信号？ • ·Allegro如何调用AutoCAD产生的数据
mhtml:file://F:\Allegro后仿真\Allegro 布线规则设置说明.mht
2012/8/11