集成电路芯片封装技术培训课程(ppt 35页)
合集下载
第1章集成电路芯片封装技术概述ppt课件
传统装配与封装流程
硅片测试和拣选
分片
20.1
最终封装与测试
微芯片封装例子
Figure 1.8
二、封装分类及封装材料
迄今还没有一个统一的封装分类方法，业界常常从 封装材料、封装形式、应用对象等角度进行分类。
从以下四个方面进行分类： 按芯片数目； 按材料分类； 按器件与电路板互连方式； 按引脚分布；
缺陷芯片
5.
终测确保集成电路 通过电学和环境测 试
Figure 1.6
封装在IC制造流程中的位置
1、芯片封装技术—概念
狭义的封装
集成电路芯片封装(Packaging,PKG)，是指利 用膜技术及微细加工技术,将芯片布置、粘贴固定 及连接在框架或基板上,并引出接线端子。通过可 塑性绝缘介质灌封固定,构成整体立体结构的工艺。
教材： 集成电路芯片封装技术 李可为 编 参考书：微系统封装技术概论 金玉丰编著
第一章
集成电路芯片封装技术概述
一、封装技术概论及相关知识
二、封装分类及封装材料
三、微电子封装技术历史和发展趋 势
一、封装技术概论及相关知识
微电子学〔Microelectronics）： 一门研究集成电路设计 、制造、测试、封装等全过程的学科。
1.封装的分类 (2)
按互连方式分类：
引脚插入式 PTH(Pin-through-hole)
SIP
单边引腳
ZIP
插入式
双边引腳
DIP SK-DIP
PGA
底部引腳
表面贴装式：SMT〔Surface Mount Te单ch边n引ol脚ogy) SVP
表面贴装式
双边引脚
SOP TSOP SSOP SOI
集成电路芯片封装技术培训课程(ppt 35页)
Package–sized systems
微电子封装技术的演变
微电子封装技术的演变
PAST
1970s
DIP
PRESENT
1980s
PGA
2000s
1990s
QFP
BGA
FUTURE
CSP
WLP
2010s
SIP
SOP
Single Chip:
Chip
Connector:
Board MCM:
Package
高起点、微电子封装技术产业链构建迅速
封装技术发展快速与封装材料业发展落后并存
封装技术发展快速与封装材料业发展落后并存
封装形态、封装工艺、封装材料由产品的电特性、导热性能、可靠性需求、材料工艺技术和成本价格等因素决定。
发展方向：轻、薄、短、小
物体由于温度改变而有胀缩现象，等压条件下，单位温度变所导致的体积变化，即热膨胀系数表示。
元器件埋置或芯片嵌入
SCM 与MCM（Single/Multi Chip Module）
微电子技术发展对封装的要求
二、适应更高得散热和电性能要求
1、IC功能集成度增大，功耗增加，封装热阻增大
2、电信号延迟和串扰等现象严重
解决途径：
1、降低芯片功耗：双极型-PMOS-CMOS-？？？
2、增加材料的热导率：成本
微电子技术发展对封装的要求
三、集成度提高 适应大芯片要求
CTE失配—热应力和热变形
解决途径：
1、采用低应力贴片材料：使大尺寸IC采用CTE接近
Si的陶瓷材料，但目前环氧树脂封装仍为主流
2、采用应力低传递模压树脂 消除封装过程中的热应
力和残留应力。
3、采用低应力液态密封树脂
微电子封装技术的演变
微电子封装技术的演变
PAST
1970s
DIP
PRESENT
1980s
PGA
2000s
1990s
QFP
BGA
FUTURE
CSP
WLP
2010s
SIP
SOP
Single Chip:
Chip
Connector:
Board MCM:
Package
高起点、微电子封装技术产业链构建迅速
封装技术发展快速与封装材料业发展落后并存
封装技术发展快速与封装材料业发展落后并存
封装形态、封装工艺、封装材料由产品的电特性、导热性能、可靠性需求、材料工艺技术和成本价格等因素决定。
发展方向：轻、薄、短、小
物体由于温度改变而有胀缩现象，等压条件下，单位温度变所导致的体积变化，即热膨胀系数表示。
元器件埋置或芯片嵌入
SCM 与MCM（Single/Multi Chip Module）
微电子技术发展对封装的要求
二、适应更高得散热和电性能要求
1、IC功能集成度增大，功耗增加，封装热阻增大
2、电信号延迟和串扰等现象严重
解决途径：
1、降低芯片功耗：双极型-PMOS-CMOS-？？？
2、增加材料的热导率：成本
微电子技术发展对封装的要求
三、集成度提高 适应大芯片要求
CTE失配—热应力和热变形
解决途径：
1、采用低应力贴片材料：使大尺寸IC采用CTE接近
Si的陶瓷材料，但目前环氧树脂封装仍为主流
2、采用应力低传递模压树脂 消除封装过程中的热应
力和残留应力。
3、采用低应力液态密封树脂
集成电路行业：集成电路设计与芯片制造讲座培训ppt
THANKS
感谢观看
03
总结词
供应链管理，保障产能
05
04
详细描述
该公司不断引进新技术和升级设备， 提高芯片制造的工艺水平和产品质量 ，满足客户对高品质的需求。
06
详细描述
该公司重视供应链管理，通过与供应商建立紧 密的合作关系和有效的库存管理，确保产能的 稳定和生产的顺利进行。
案例三：某公司集成电路行业创新案例
总结词
总结词
质量至上，持续改进
详细描述
该公司坚持质量至上的原则，通过不断优化设计流程和 严格的质量控制，确保产品的可靠性和稳定性。
案例二：某公司芯片制造案例
总结词
规模化生产，成本优势
01
02
详细描述
该公司通过规模化生产和优化制造成本，成 功实现了芯片的低价优质生产，提高了市场 竞争力。
总结词
技术升级，提升品质
版图设计与验证的挑战
版图设计需要精确且高效，验证则需要确保设计的正确性和可靠性。
解决方案
不断学习和掌握新技术，采用先进的设计方法和工具，提高设计效率 和质量。同时加强团队协作和沟通，确保设计的顺利进行。
03
芯片制造
芯片制造流程
芯片制造流程包括原材料准备、晶圆制备、光刻、刻蚀、离子注入、薄膜沉积、抛 光、测试等环节，每个环节都有严格的质量控制要求。
集成电路行业：集成电路设计与芯片 制造讲座培训
汇报人：可编辑 2023-12-22
目录
• 集成电路行业概述 • 集成电路设计 • 芯片制造 • 集成电路行业发展趋势 • 集成电路行业案例研究
01
集成电路行业概述
集成电路的定义与特点
定义
集成电路是将多个电子元件集成 在一块衬底上，完成一定的电路 或系统功能的微型电子部件。
《集成电路封装和可靠性》培训课件：芯片互连技术
Forming/Singular (FS 去框/ 成型)
Lead Scan (LS 检测)
Packing (PK 包装)
集成电路封装测试与可靠性
1 电子级硅所含的硅的纯度很高，可 达 99.9999 99999%
1 中德电子材料公司制作的晶棒(长度 达一公尺，重量超过一百公斤)
集成电路封装测试与可靠性
debris l e f t over from the grinding process.
1 Process Methods:
1)Coarse grinding by mechanical. ( 粗磨)
2)Fine polishing by mechanical or plasma etching. ( 细磨抛光)
14
集成电路封装测试与可靠性
Wire Bonding Technology -- Die Attach Process
Purpose:
The die attach process i s to attach the sawed die in the right orientation accurately onto the substrate with a bonding medium in between to enable the next wire bond f i r s t level interconnection operation .
刀刃
集成电路封装测试与可靠性
切割设备示意图
晶圆 工作台
Dicing Blade
Silicon Wafer Flame
Flame
Blue Tape
两次进刀切割法
Wafer sawing
集成电路封装测试与可靠性
Lead Scan (LS 检测)
Packing (PK 包装)
集成电路封装测试与可靠性
1 电子级硅所含的硅的纯度很高，可 达 99.9999 99999%
1 中德电子材料公司制作的晶棒(长度 达一公尺，重量超过一百公斤)
集成电路封装测试与可靠性
debris l e f t over from the grinding process.
1 Process Methods:
1)Coarse grinding by mechanical. ( 粗磨)
2)Fine polishing by mechanical or plasma etching. ( 细磨抛光)
14
集成电路封装测试与可靠性
Wire Bonding Technology -- Die Attach Process
Purpose:
The die attach process i s to attach the sawed die in the right orientation accurately onto the substrate with a bonding medium in between to enable the next wire bond f i r s t level interconnection operation .
刀刃
集成电路封装测试与可靠性
切割设备示意图
晶圆 工作台
Dicing Blade
Silicon Wafer Flame
Flame
Blue Tape
两次进刀切割法
Wafer sawing
集成电路封装测试与可靠性
集成电路封装技术课件
TAB金属材料：要求导电性能好，强度高， 延展性、表面平滑性良好，与各种基带粘贴牢 固，不易剥离，易于用光刻法制作出精细复杂 的图形，易电镀Au、Ni、Pb/Sn焊接材料，例 如，Al、Cu。
第二章 封装工艺流程
2.4.2 载带自动键合技术
TAB的关键技术
芯片凸点制作技术
TAB载带制作技术
载带引线与芯片凸点的内引线焊接和载带外引 线焊接技术
导电胶粘贴法的缺点是热稳定性不好，高温下会引 起粘接可靠度下降，因此不适合于高可靠度封装。
第二章 封装工艺流程
玻璃胶粘贴法
与导电胶类似，玻璃胶也属于厚膜导体材料（后 面我们将介绍）。不过起粘接作用的是低温玻璃粉。 它是起导电作用的金属粉（Ag、Ag-Pd、Au、Cu 等）与低温玻璃粉和有机溶剂混合，制成膏状。
2.4.1 打线键合技术介绍 （2）热压键合
第二章 封装工艺流程
（3）热超声波键合
热超声波键合是热压键合与超声波键合的混 合技术。在工艺过程中，先在金属线末端成球， 再使用超声波脉冲进行金属线与金属接垫之间 的接合。
此过程中接合工具不被加热，仅给接合的基 板加热(温度维持在100-150℃)。其目的是抑 制键合界面的金属间化合物（类似于化学键， 金属原子的价电子形成键）的成长，和降低基 板高分子材料因高温产生形变。
第二章 封装工艺流程
2.2.2减薄工艺
先划片后减薄和减薄划片两种方法
DBG(dicing before grinding) 在背面磨削之前，将 硅片的正面切割出一定深度的切口，然后再进行磨削。
DBT(dicing by thinning) 在减薄之前先用机械的或 化学的方法切割出一定深度的切口，然后用磨削方法减薄 到一定厚度后，采用常压等离子腐蚀技术去除掉剩余加工 量。。
第二章 封装工艺流程
2.4.2 载带自动键合技术
TAB的关键技术
芯片凸点制作技术
TAB载带制作技术
载带引线与芯片凸点的内引线焊接和载带外引 线焊接技术
导电胶粘贴法的缺点是热稳定性不好，高温下会引 起粘接可靠度下降，因此不适合于高可靠度封装。
第二章 封装工艺流程
玻璃胶粘贴法
与导电胶类似，玻璃胶也属于厚膜导体材料（后 面我们将介绍）。不过起粘接作用的是低温玻璃粉。 它是起导电作用的金属粉（Ag、Ag-Pd、Au、Cu 等）与低温玻璃粉和有机溶剂混合，制成膏状。
2.4.1 打线键合技术介绍 （2）热压键合
第二章 封装工艺流程
（3）热超声波键合
热超声波键合是热压键合与超声波键合的混 合技术。在工艺过程中，先在金属线末端成球， 再使用超声波脉冲进行金属线与金属接垫之间 的接合。
此过程中接合工具不被加热，仅给接合的基 板加热(温度维持在100-150℃)。其目的是抑 制键合界面的金属间化合物（类似于化学键， 金属原子的价电子形成键）的成长，和降低基 板高分子材料因高温产生形变。
第二章 封装工艺流程
2.2.2减薄工艺
先划片后减薄和减薄划片两种方法
DBG(dicing before grinding) 在背面磨削之前，将 硅片的正面切割出一定深度的切口，然后再进行磨削。
DBT(dicing by thinning) 在减薄之前先用机械的或 化学的方法切割出一定深度的切口，然后用磨削方法减薄 到一定厚度后，采用常压等离子腐蚀技术去除掉剩余加工 量。。
集成电路芯片封装芯片互连技术ppt下载
凸点下金属层，主要起到粘附和扩散阻挡的作用。
2、倒装芯片键合技术应用
3、FCB技术-芯片凸点类型
➢凸点类型和特点 按材料可分为：焊料凸点、Au凸点和Cu凸点等 按凸点结构可分为：周边型和面阵型 按凸点形状可分为蘑菇型、直状、球形、叠层等
4、FCB技术-凸点制作方法
形成凸点的工艺技 术有很多种，主要包 括蒸发/溅射凸点制 作法、电镀凸点制作 法、置球法和模板制 作焊料凸点法等。
➢载带自动键合（TAB）技术
TAB技术首先在高聚物上做好元件引脚的引线 框架，然后将芯片按其键合区对应放在上面，然 后通过热电极一次将所有的引线进行键合。 ➢ TAB工艺主要是先在芯片上形成凸点，将芯片 上的凸点同载带上的焊点通过引线压焊机自动的 键合在一起，然后对芯片进行密封保护。
3、TAB技术工艺流程
➢凸点下金属层(UBM) 8、TAB技术的关键材料
采用超声波能量，键合时要提供外加热源。 尽量少形成金属间化合物，键合引线和焊盘金属间形成低电阻欧姆接触。
2）引线弯曲疲劳—芯—引片线键上合点的跟部凸出现点裂纹，。 实际上包括凸点及处在凸点和铝电极之
间的多层金属膜(Under Bump Metallurgy)，一般称为
5、FCB技术-凸点芯片的倒装焊接
➢倒装焊接工艺 热压或热声倒装焊接：调准对位-落焊头压焊（加热）
6、FCB键合技术- 再流倒装焊接
球形键合
第一键合点
第二键合点
6、WB线材及其可靠度
芯片焊区金属通常为Al，在金属膜外部淀积制作粘附层和钝化层，防止凸点金属与Al互扩散。
TAB技术首先在高聚物上做好元件引脚的引线框架，然后将芯片按其键合区对应放在上面，然后通过热电极一次将所有的引线进行键
➢ 三、倒装芯片键合技术（FCB） 1、倒装芯片键合技术
2、倒装芯片键合技术应用
3、FCB技术-芯片凸点类型
➢凸点类型和特点 按材料可分为：焊料凸点、Au凸点和Cu凸点等 按凸点结构可分为：周边型和面阵型 按凸点形状可分为蘑菇型、直状、球形、叠层等
4、FCB技术-凸点制作方法
形成凸点的工艺技 术有很多种，主要包 括蒸发/溅射凸点制 作法、电镀凸点制作 法、置球法和模板制 作焊料凸点法等。
➢载带自动键合（TAB）技术
TAB技术首先在高聚物上做好元件引脚的引线 框架，然后将芯片按其键合区对应放在上面，然 后通过热电极一次将所有的引线进行键合。 ➢ TAB工艺主要是先在芯片上形成凸点，将芯片 上的凸点同载带上的焊点通过引线压焊机自动的 键合在一起，然后对芯片进行密封保护。
3、TAB技术工艺流程
➢凸点下金属层(UBM) 8、TAB技术的关键材料
采用超声波能量，键合时要提供外加热源。 尽量少形成金属间化合物，键合引线和焊盘金属间形成低电阻欧姆接触。
2）引线弯曲疲劳—芯—引片线键上合点的跟部凸出现点裂纹，。 实际上包括凸点及处在凸点和铝电极之
间的多层金属膜(Under Bump Metallurgy)，一般称为
5、FCB技术-凸点芯片的倒装焊接
➢倒装焊接工艺 热压或热声倒装焊接：调准对位-落焊头压焊（加热）
6、FCB键合技术- 再流倒装焊接
球形键合
第一键合点
第二键合点
6、WB线材及其可靠度
芯片焊区金属通常为Al，在金属膜外部淀积制作粘附层和钝化层，防止凸点金属与Al互扩散。
TAB技术首先在高聚物上做好元件引脚的引线框架，然后将芯片按其键合区对应放在上面，然后通过热电极一次将所有的引线进行键
➢ 三、倒装芯片键合技术（FCB） 1、倒装芯片键合技术
《集成电路封装技术》PPT课件
➢PFP（Plastic Flat Package） 方 式 封 装 的 芯 片 与 QFP方式基本相同。唯一的区别是QFP一般为正方形， 而PFP既可以是正方形，也可以是长方形。
➢QFP/PFP封装具有以下特点：
1.适用于SMD表面安装技术在PCB电路板上安裝布線。
2.适合高频使用 .
3.操作方便，可靠性高。
20世纪70年代中期
表面贴装技术
DIP
手机、笔记本电脑、数码摄
象机的薄型化、小型化
1、 SOP小型平面引线式封装 SOP：small out-line package
引脚向外弯曲
Surface Mount technology 表面贴装（SMT）技术之一
薄型化
2、SOJ small out-line J-lead package 小型平面J 形引线式封装
芯片尺寸封装技术
CSP
chip size package
尺寸芯片封装
裸芯片封装
20世纪90年代，日本开发了一种接近于芯片尺寸的超 小型封装，这种封装被称为chip size package，将美国风行 一时的BGA推向CSP,将成为高密度电子封装技术的主流趋势
尺寸芯片封装概念
双列直插式封装（DIP）的裸芯片面积与封装面积之比为1:80, 表面贴装技术SMT中的QFP为1:7， CSP小于1:1.2
引脚向内弯曲
3、QFP ：quad flat package 四周平面引线式封装
引脚向外弯曲
背面
QFP塑料方型扁平式封装和PFP
塑料扁平组件式封装
➢QFP（Plastic Quad Flat Package）封装的芯片引 脚之间距离很小，管脚很细，一般大规模或超大型集 成电路都采用这种封装形式，其引脚数一般在100个 以上。用这种形式封装的芯片必须采用SMD（表面安 装设备技术）将芯片与主板焊接起来。采用SMD安装 的芯片不必在主板上打孔，一般在主板表面上有设计 好的相应管脚的焊点。将芯片各脚对准相应的焊点， 即可实现与主板的焊接。用这种方法焊上去的芯片， 如果不用专用工具是很难拆卸下来的。
➢QFP/PFP封装具有以下特点：
1.适用于SMD表面安装技术在PCB电路板上安裝布線。
2.适合高频使用 .
3.操作方便，可靠性高。
20世纪70年代中期
表面贴装技术
DIP
手机、笔记本电脑、数码摄
象机的薄型化、小型化
1、 SOP小型平面引线式封装 SOP：small out-line package
引脚向外弯曲
Surface Mount technology 表面贴装（SMT）技术之一
薄型化
2、SOJ small out-line J-lead package 小型平面J 形引线式封装
芯片尺寸封装技术
CSP
chip size package
尺寸芯片封装
裸芯片封装
20世纪90年代，日本开发了一种接近于芯片尺寸的超 小型封装，这种封装被称为chip size package，将美国风行 一时的BGA推向CSP,将成为高密度电子封装技术的主流趋势
尺寸芯片封装概念
双列直插式封装（DIP）的裸芯片面积与封装面积之比为1:80, 表面贴装技术SMT中的QFP为1:7， CSP小于1:1.2
引脚向内弯曲
3、QFP ：quad flat package 四周平面引线式封装
引脚向外弯曲
背面
QFP塑料方型扁平式封装和PFP
塑料扁平组件式封装
➢QFP（Plastic Quad Flat Package）封装的芯片引 脚之间距离很小，管脚很细，一般大规模或超大型集 成电路都采用这种封装形式，其引脚数一般在100个 以上。用这种形式封装的芯片必须采用SMD（表面安 装设备技术）将芯片与主板焊接起来。采用SMD安装 的芯片不必在主板上打孔，一般在主板表面上有设计 好的相应管脚的焊点。将芯片各脚对准相应的焊点， 即可实现与主板的焊接。用这种方法焊上去的芯片， 如果不用专用工具是很难拆卸下来的。
半导体封装知识__For 培训ppt课件
➢通过Saw Blade将整片Wafer切割成一个个独立的Dice，方便后面的 Die Attach等工序；
➢Wafer Wash主要清洗Saw时候产生的各种粉尘，清洁Wafer；
整理版课件
14
DIE Saw晶圆切割
Wafer Saw Machine
Saw Blade(切割刀片)：
Life Time：900~1500M； Spindlier Speed：30~50K rpm： Feed Speed：30~50/s;
4、Bond Head Resolution：
X-0.2um；Y-0.5um；Z-1.25um；
5、Bond Head Speed：1.3m/s；
整理版课件
17
FOL– Die Attach 芯片粘接
Epoxy Write： Coverage >75%;
Die Attach： Placement<0.05mm;
整理版课件
18
Epoxy Cure 银浆固化
银浆固化：
175°C，1个小时； N2环境，防止氧化：
Die Attach质量检查： Die Shear（芯片剪切力）
整理版课件
19
Wire Bonding 引线焊接
※利用高纯度的金线（Au） 、铜线（Cu）或铝线（Al）把 Pad 和 Lead通过焊接的方法连接起来。Pad是芯片上电路的外接 点，Lead是 Lead Frame上的 连接点。
W/B是封装工艺中最为关键整的理版一课部件工艺。
20
Wire Bonding 引线焊接
Key Words：
Capillary：陶瓷劈刀。W/B工艺中最核心的一个Bonding Tool，内部为 空心，中间穿上金线，并分别在芯片的Pad和Lead Frame的Lead上形成 第一和第二焊点；
集成电路芯片封装讲座
FCB省掉了互连引线，互连线产生的互连电容、电阻和电 感均比WB和TAB小很多，电性能优越。
倒装芯片键合技术
凸点下金属层(UBM) 芯片上的凸点，实际上包括凸点及处在凸点和铝电极之
间的多层金属膜(Under Bump Metallurgy)，一般称为凸 点下金属层，主要起到粘附和扩散阻挡的作用。
倒装芯片键合技术应用
芯片互连技术
桂林电子科技大学职业技术学院
前课回顾
1.集成电路芯片封装工艺流程
2.成型技术分类及其原理
主要内容
➢ 引线键合技术（WB） ➢ 载带自动键合技术（TAB） ➢ 倒装芯片键合技术（FCB）
引线键合技术概述
引线键合技术是将半导体裸芯片（Die）焊区与 微电子封装的I/O引线或基板上的金属布线焊区（ Pad）用金属细丝连接起来的工艺技术。
WB技术作用机理
超声键合：超声波发生器使劈刀发生水平弹性振动，同时 施加向下压力。劈刀在两种力作用下带动引线在焊区金属 表面迅速摩擦，引线发生塑性变形，与键合区紧密接触完 成焊接。常用于Al丝键合，键合点两端都是楔形 。 热压键合：利用加压和加热，使金属丝与焊区接触面原子 间达到原子引力范围，实现键合。一端是球形，一端是楔 形 ，常用于Au丝键合。 金丝球键合：用于Au和Cu丝的键合。采用超声波能量， 键合时要提供外加热源。
WB线材及其可靠度 键合对金属材料特性的要求：
可塑性好，易保持一定形状，化学稳定性好； 尽量少形成金属间化合物，键合引线和焊盘金 属间形成低电阻欧姆接触。
柯肯达尔效应：两种扩散速率不同的金属交互 扩散形成缺陷：如Al-Au键合后，Au向Al中迅 速扩散，产生接触面空洞。通过控制键合时间 和温度可较少此现象。
引线键合技术分类和应用范围
倒装芯片键合技术
凸点下金属层(UBM) 芯片上的凸点，实际上包括凸点及处在凸点和铝电极之
间的多层金属膜(Under Bump Metallurgy)，一般称为凸 点下金属层，主要起到粘附和扩散阻挡的作用。
倒装芯片键合技术应用
芯片互连技术
桂林电子科技大学职业技术学院
前课回顾
1.集成电路芯片封装工艺流程
2.成型技术分类及其原理
主要内容
➢ 引线键合技术（WB） ➢ 载带自动键合技术（TAB） ➢ 倒装芯片键合技术（FCB）
引线键合技术概述
引线键合技术是将半导体裸芯片（Die）焊区与 微电子封装的I/O引线或基板上的金属布线焊区（ Pad）用金属细丝连接起来的工艺技术。
WB技术作用机理
超声键合：超声波发生器使劈刀发生水平弹性振动，同时 施加向下压力。劈刀在两种力作用下带动引线在焊区金属 表面迅速摩擦，引线发生塑性变形，与键合区紧密接触完 成焊接。常用于Al丝键合，键合点两端都是楔形 。 热压键合：利用加压和加热，使金属丝与焊区接触面原子 间达到原子引力范围，实现键合。一端是球形，一端是楔 形 ，常用于Au丝键合。 金丝球键合：用于Au和Cu丝的键合。采用超声波能量， 键合时要提供外加热源。
WB线材及其可靠度 键合对金属材料特性的要求：
可塑性好，易保持一定形状，化学稳定性好； 尽量少形成金属间化合物，键合引线和焊盘金 属间形成低电阻欧姆接触。
柯肯达尔效应：两种扩散速率不同的金属交互 扩散形成缺陷：如Al-Au键合后，Au向Al中迅 速扩散，产生接触面空洞。通过控制键合时间 和温度可较少此现象。
引线键合技术分类和应用范围
集成电路芯片封装技术讲课文档
固体薄膜： 将其切割成合适的大小放置于芯片
与基座之间，然后再进行热压接合。采 用固体薄膜导电胶能自动化大规模生产。
导电胶粘贴法的缺点是热稳定性不好，高温下会引 起粘接可靠度下降，因此不适合于高可靠度封装。
第二章 封装工艺流程
玻璃胶粘贴法
与导电胶类似，玻璃胶也属于厚膜导体材料（后面 我们将介绍）。不过起粘接作用的是低温玻璃粉。 它是起导电作用的金属粉（Ag、Ag-Pd、Au、Cu等 ）与低温玻璃粉和有机溶剂混合，制成膏状。
• 缺点：有机成分与溶剂必须除去，否则危害可靠性。
第二章 封装工艺流程
2.4 芯片互连 芯片互连是将芯片焊区与电子封装外壳的I/O引线或基
板上的金属焊区相连接。 芯片互连常见的方法：
打线键合（WB wire bonding）
倒装芯片键合(FCB flip chip bonding，C4)
载带自动键合（TAB tape automate bonding）
优点：金-硅共晶焊接机械强度高、热阻小、稳定 性好、可靠性高,高温性能好，不脆化。
缺点：生产效率低，不适应高速自动化生产。
第二章 封装工艺流程
共晶粘贴法 预型片法，此方法适用于较大面积的芯片粘贴。优点是
可以降低芯片粘贴时孔隙平整度不佳而造成的粘贴不完全 的影响。
第二章 封装工艺流程
焊接粘贴法 焊接粘贴法是利用合金反应进行芯片粘贴的方法。优点是
概述
芯片封装技术（一级） 硅片减薄 硅片切割 芯片帖装 芯片互连
打码
成型技术 上焊锡 切筋成型 去飞边毛刺
第二章 封装工艺流程
2.2 芯片切割
、为什么要减薄
半导体集成电路用硅片4吋厚度为520μm，6吋厚度为 670μm。这样就对芯片的切分带来困难。因此电路层制作 完成后，需要对硅片背面进行减薄，使其达到所需要的厚度 ，然后再进行划片加工，形成一个个减薄的裸芯片。
与基座之间，然后再进行热压接合。采 用固体薄膜导电胶能自动化大规模生产。
导电胶粘贴法的缺点是热稳定性不好，高温下会引 起粘接可靠度下降，因此不适合于高可靠度封装。
第二章 封装工艺流程
玻璃胶粘贴法
与导电胶类似，玻璃胶也属于厚膜导体材料（后面 我们将介绍）。不过起粘接作用的是低温玻璃粉。 它是起导电作用的金属粉（Ag、Ag-Pd、Au、Cu等 ）与低温玻璃粉和有机溶剂混合，制成膏状。
• 缺点：有机成分与溶剂必须除去，否则危害可靠性。
第二章 封装工艺流程
2.4 芯片互连 芯片互连是将芯片焊区与电子封装外壳的I/O引线或基
板上的金属焊区相连接。 芯片互连常见的方法：
打线键合（WB wire bonding）
倒装芯片键合(FCB flip chip bonding，C4)
载带自动键合（TAB tape automate bonding）
优点：金-硅共晶焊接机械强度高、热阻小、稳定 性好、可靠性高,高温性能好，不脆化。
缺点：生产效率低，不适应高速自动化生产。
第二章 封装工艺流程
共晶粘贴法 预型片法，此方法适用于较大面积的芯片粘贴。优点是
可以降低芯片粘贴时孔隙平整度不佳而造成的粘贴不完全 的影响。
第二章 封装工艺流程
焊接粘贴法 焊接粘贴法是利用合金反应进行芯片粘贴的方法。优点是
概述
芯片封装技术（一级） 硅片减薄 硅片切割 芯片帖装 芯片互连
打码
成型技术 上焊锡 切筋成型 去飞边毛刺
第二章 封装工艺流程
2.2 芯片切割
、为什么要减薄
半导体集成电路用硅片4吋厚度为520μm，6吋厚度为 670μm。这样就对芯片的切分带来困难。因此电路层制作 完成后，需要对硅片背面进行减薄，使其达到所需要的厚度 ，然后再进行划片加工，形成一个个减薄的裸芯片。
相关主题