集成电路版图设计与工具

psub-nwell Diode 直接做在 衬底上 N P+ P型端为 衬底电位 (vss/gnd) N+ P P+ N+ sp-nwell Diode 做在阱里
P P+
N N+
N阱 P型衬底
N阱 P型衬底
硅芯片上的电子世界—晶体管 • 三级管：pnp，npn • 硅芯片上的三极管：
P+ P型衬底
• 大尺寸MOS管的版图设计 大尺寸MOS管用于提供大电流或大功率的 输出，在集成电路的设计中使用非常广泛。 它们的版图一般采用并联晶体管结构。
0.6um 管子沟道长： 沟道宽： 9um 管子沟道长：0.6um 沟道宽： 12um
3um
0.6um
一个宽沟 折叠 道的MOS
两个短沟 道的MOS 寄生电阻RG减小到1/4
D G
I
VTP
V DS > V GS − V T
栅极连接漏极，MOS管始终处于饱和区。
电阻版图设计
• 比例电阻的版图结构 需5K,10K,15K电阻，采用5K单位电阻： • 对称设计
蛇形，meander
对称 更好
Dummy resistor，匹配邻近效应 • 各层阻值不同，且电阻有一 定的温度和电压特性 ρ l ρ l ρ = = ρ sq R= sq t w t w
CMOS标准工艺的主要层次与掩膜版
如下的电路版图设计，每层的版图图形？
P衬底
N阱
Mask 1
Nwell
P衬底
N阱
Mask 1
Nwell
P衬底
N阱
Mask 2
Oxide
二氧化硅 隔离
P衬底
N阱
Mask 2
Oxide
二氧化硅 隔离
P衬底
N阱
Mask 3
PolyG
MOS器件的栅极 栅极电介质层 P衬底 N阱
• 两层导体夹一层绝缘体形成平板电容
• 金属-金属（多层金属工艺，MIM） • 金属-多晶硅 • 多晶硅-多晶硅（双层多晶硅工艺,PIP） • 金属-扩散区 • 多晶硅-扩散区 • PN结电容 • MOS电容:多晶硅栅极与沟道（源/漏极）
平板电容
辅助标志层： cap_dum 比例电容的版图结构
P型衬底
三极管的设计
在基本N阱CMOS工艺的基 础上再加一道工序，即在 源漏扩散前加一掺杂的P型 扩散层BP，就可以制作纵 向NPN管，即VNPN。 C 薄氧 NPN N+ N阱 P型衬底 B P+ BP E N+ VNPN 垂直NPN
硅芯片上的电子世界—MOS管
• MOS管：金属氧化物半导体 • 硅芯片上的MOS管：
P型衬底
P+接地 PN结反 型隔离
P型衬底
N阱
（3）阱电阻 阱电阻就是一N阱条，两头进行N+扩散以进行接触。 阱电阻（N- Well）
P型衬底
N阱
（4）MOS电阻(有源电阻) 利用MOS管的沟道电阻。所占的芯片面积要比其他电阻小 的多，但它是一个非线性的电阻（电阻大小与端电压有关）。
IDS I + V S (a) VTN V VGS O G I S + V D (b) O I IDS VGS V
侧壁电容： •单位面积电容值可比左边的大； •精度较高，匹配性较好；
MOS电容
累积区
CGS 强反型
VG
0 VTH VGS
VS
polysilicon gate W tox n+ L p-type body n+
利用栅氧电容；面积小；非线性；有极性。旁路电容。
硅芯片上的电子世界--电感
• 电感：缠绕的线圈； • 硅芯片上的薄膜电感：
集成电路设计基础
集成电路设计基础
第8章 集成电路版图设计与工具
8.3 图元
集成电路设计中的基本概念
1、原理图 2、版图
版图设计（物理层设计）
• 版图设计的目标：实现电路正确物理连接，芯片面积最 小，性能优化（连线总延迟最小）
• 版图设计的重要性： 电路功能和性能的物理实现； 布局、布线方案决定着芯片正常工作、面积、速度； 经验很重要。 • 版图设计包括： 基本元器件版图设计； 布局和布线； 版图检验与分析。
N+ 薄氧 S 金属
25um 多晶硅
D 4um
MOS管的版图布局
• • 在版图布局中必须考虑器件分布方式对电路性能的 影响，通常尽量对称布局。 器件个体或匹配体的版图设计问题:需考虑形状、方 向、连接以及匹配器件在相对位置、方向等方面的 问题。尽量通过版图设计避免或减小工艺过程中引 起的失配或/和误差。 采用小而多的接触孔，并且接触孔单元尽可能覆盖 沟道宽度。
几十到几百纳米
源 基
栅
漏
CMOS的设计
基极
漏极
栅极
源极
漏极
栅极
源极
基极
P衬底
nmos pmos 注： 为形成反型层沟道，P衬底通常接电路的最低电位(vss/gnd)。 N阱通常接最高电位（vdd）。
硅芯片上的电子世界—引线
• 引线：良好导电的线； • 硅芯片上的导线：铝或铜薄膜； 多晶硅薄膜。
硅芯片上的电子世界—引线
寄生电容减小1/2
简单的充分接触的MOS
漏区电容最小的“O”型晶体管
灵活的版面设计
看版图画原理图：
N Well VDD
vdd
In
In Out
Out
gnd
GND
倒相器
大宽长比的非门
VDD
PMOS并联 vdd vdd
VDD
A
B
A B
B
Out
Out
A
Out
GND
gnd NMOS串联 Out = A • B
CMOS基本工艺中的层次
导体：各金属层； N+掺杂区、 P+掺杂区、阱区； 半导体： 多晶硅、 绝缘介质： 各介质层（氧化硅，氮化硅）； 版图设计：充分利用各层特性来设计真实的元器件。
N阱
P型衬底
硅芯片上的电子世界--电阻
• 电阻：具有稳定的导电能力（半导体、导体）； • 芯片上的电阻：薄膜电阻；
M2 D
W
• 常采用顶层金属作为线圈， 因为它的方阻最小； • 中心由下一层金属（或多晶 硅）引出。
M2 M1 Oxide Via
P-silicon Substrate
硅芯片上的电子世界—晶体管 • 二级管：pn结 • 硅芯片上的二极管：
N阱 P型衬底
• CMOS N阱工艺中二极管结构有两种，一是psub-nwell，另 一个是sp-nwell
层次 金属 多晶硅 N+/P+ diffusion N-well
方阻（欧/方） 60 mΩ/ 几~上千 Ω/ 5 Ω / 1 kΩ/
硅芯片上的电子世界--电容
• 电容：一对电极中间夹一层电介质的三明治结构； • 硅芯片上的薄膜电容：
几十微米
上电极：金属或多晶硅 氧化硅电介质 下电极：金属或多晶硅 硅片
•
硅芯片上的电阻？电容？电感？晶体管？连线？
CMOS集成电路基本工艺流程
contact N阱 G G S D B S D B via
P衬底N阱单poly工艺
0.35 µm
6.5nm
200nm
薄氧 有源区
700 µm
N阱
1.2 µm
P型衬底
注： 为形成反型层沟道， P衬底通常接电路的 最低电位(vss/gnd)。 N阱通常接最高电位 （vdd）。
宽度：微米 薄膜电阻
厚度：百纳米 硅片
电阻的版图设计 • 能与CMOS工艺兼容的电阻主要有四种：
• 扩散电阻、多晶硅电阻、阱电阻、MOS电阻
（1）多晶硅电阻 最常用，结构简单。在场氧（非薄氧区域）。 多晶硅电阻（poly） 辅助标志层： res_dum
P型衬底
为什么电阻要做在 场氧区？
（2）扩散电阻 在源漏扩散时形成，有N+扩散和P＋扩散电阻。在CMOS N阱 工艺下，N+扩散电阻是做在PSUB上，P＋扩散是在N阱里。 N+扩散电阻 P+扩散电阻 N+ 接电源 PN结反 型隔离
Mask 3
PolyG
MOS器件的栅极 栅极电介质层 P衬底 N阱
Mask 4
nplus
N+ P衬底
N+ N阱
N+
Mask 4
nplus
N+ P衬底
N+ N阱
N+
Mask 5
pplus
漏极 P+ P衬底 N+ N+
栅极
源极
基极
N阱
Mask 5
pplus
漏极 P+ P衬底 N+ N+
栅极
源极
C2=8C1
平板电容
l常见结构：MIM, PIP, MIP； lPIP、MIP结构，传统结构； l MIM结构，使用顶层金属与其下一层金属；
精度好； 钝化层 MIM 上电级 下极板与衬底的寄生电容小； 第n层金属 第n-1层金属
l电容区的下方不要走线；
多层金属制作的平板电容和侧壁电容
多层平板电容（MIM） •增加单位面积电容； •精度高，匹配性好；
几十微米
硅片
电感版图设计
平面上的螺旋设计：
单匝线圈
多匝螺旋型线圈
多匝直角型线圈
直角螺旋电感的等效电路 （忽略电阻时）
耦合电容是严重的寄生参量， 高频下可能使电感呈容性。
关键尺寸与剖面图
M3 N S
• • • •
D: 边长/直径 diameter W: 线条宽度 width S: 线条间隔spacing between N: 匝数 number of turns
钝化层
Mask 10
pad
钝化层
版图设计 • 电子设计 + 绘图艺术 • 仔细设计，确保质量
MOS管的版图设计
沟道宽
沟道长
当多晶硅穿过有源区时，就形成了一个管子。在图中当 多晶硅穿过N型有源区时，形成NMOS，当多晶硅穿过P型有 源区时，形成PMOS。
Biblioteka Baidu
MOS管的版图设计
当多晶硅穿过有源区时，就形成了一个管子。在图中当 多晶硅穿过N型有源区时，形成NMOS，当多晶硅穿过P型有 源区时，形成PMOS。 N型有源区： 薄氧区(oxide,TO,active) + N扩散区(Nimp，Ndiff) P型有源区： 薄氧区 + P扩散区(Pimp，Pdiff) + N阱(Nwell)
N+. ……
N阱
P+
三极管的设计
CMOS工艺下可以做双极晶体管。 以N阱工艺为例说明PNP, NPN如何形成。
PNP 薄氧 注： 由于P衬底接最低电位vss/gnd 因此，VPNP集电极也必须接 vss/gnd 。
C P+
B N+ N阱
E P+ VPNP 垂直PNP
P型衬底
三极管的设计
LPNP 横向PNP
基极
N阱
Mask 6
contact
P衬底
N阱
Mask 6
contact
P衬底
N阱
Mask 7
met1
P衬底
N阱
Mask 7
met1
P衬底
N阱
Mask 8
via1
P衬底
N阱
Mask 8
via1
P衬底
N阱
Mask 9
met2
P衬底
N阱
Mask 9
met2
P衬底
N阱
Mask 10
pad
开焊盘孔
• 引线：良好导电的线； • 硅芯片上的导线：铝或铜薄膜；
淀积介质层 开接触孔 淀积第一层金属
P衬底
N阱
硅芯片上的电子世界—引线
• 硅芯片上的导线：铝或铜薄膜；
淀积介质层 开过孔 淀积第二层金属
P衬底
N阱
版图：描述电子元件以及引线的形状、位置 • • • • 层次化； 方块图形； 与芯片加工工艺密切相关； 芯片加工厂只需要版图文件，不需要任何电路原理图文件。
共用有源区
VDD
vdd
Out A B
GND
gnd gnd Out = A • B
vdd
X=C • (A + B)
A C
A vdd C B
B X
X
gnd
gnd
看下图，它是什么器件，关键尺寸是多少？
N+ 薄氧 金属
25um 多晶硅
4um
多晶硅跨过N扩散区，所以它是NMOS; 沟道长： 125um （电流从漏到源经过的沟道长度） 沟道宽： 4um （垂直于沟道的扩散区宽度/电流通道的宽度）