逻辑门与触发器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
7
二、CMOS门电路的主要参数及使用规则 1. CMOS与非门电路的主要参数
•平均传输延迟时间tpd : CMOS电路的平均传输延迟 时间比TTL电路的长得多，通常tpd200ns。 •直流噪声容限VNH和VNL : CMOS器件的噪声容限通 常以电源电压+VDD的30%来估算。
当+VDD= +5V时，VNH VNL=1.5V，可见CMOS 器件的噪声容限比TTL电路的要大得多，因此，抗 干扰能力也强得多。
因OC门输出端是悬空的，使用时一定要在输 出端与电源之间接一电阻RL。
11
三、集成逻辑门的基本应用
4. OC门和三态(TS)门的应用
OC门输出逻辑是 高电平时：
74LS03 &
＋V CC ＋5V
IL
RL
VOH
n
74LS00 &
RL max
VCC VOH min nI OH m' I IH
•电源电压+VCC: 只允许在+5V±10%范围内，超过 该范围可能会损坏器件或使逻辑功能混乱。 •电源滤波 TTL器件的高速切换会产生电流跳变， 其幅度约4mA~5mA。该电流在公共走线上的压降会 引起噪声干扰，因此，要尽量缩短地线以减小干扰。 可在电源端并接1个100F的电容作为低频滤波及1个 0.01F~0.1F的电容作为高频滤波。
•输入端的连接：输入信号Vi应为VSS≤Vi≤VDD，超出该 范围会损坏器件内部的保护二极管或绝缘栅极，可在 输入端串接一只限流电阻(10~100 ) k ； 多余的输出端不能悬空，应按逻辑要求直接接 +VDD或VSS(地)； 工作速度不高时，允许输入端并联使用。
9
三、集成逻辑门的基本应用
3. 门电路构成的触发器
输入
50%
50%
tPLH
同相 输出
50%
tPLH
50%
tpd的数值很小，一般为几纳秒至几十纳秒。
• 直流噪声容限VNH和VNL : 指输入端所允许的输入电压变化的极限范围。 VNH= VOH min–VIH min VNL= VIL max–VOL max
4
一、TTL门电路的主要参数及使用规则 2. TTL器件的使用规则
&
…
&
…
m’
IIH IIH
…
&
m’为负载门输入端总个数。
IOH
n个OC门线与驱动m个TTL门电路
式中，VOH min=2.4V， IOH =100A，IIH =50A
12
三、集成逻辑门的基本应用
4. OC门和三态(TS)门的应用
OC门输出逻辑是 低电平时：
L 74LS03 & VOH
＋V CC ＋5V
• 扇出系数NO :
NO = IOL/IIS
一般：
IIS
mA
+VCC （+5V）
+5V
&
&
100 RP 1k mA + V – VO≤0.4V 为合格
IIS 1.6mA IOL 16mA
3
wenku.baidu.com 一、TTL门电路的主要参数及使用规则
1. TTL与非门电路的主要参数
• 平均传输延迟时间tpd :
tpd= (tPLH+tPHL)/2
5
2. TTL器件的使用规则
•输出端的连接 不允许输出端直接接+5V或接地。除OC门
和三态(TS)门外，其它门电路的输出端不允许并联使用，否 则，会引起逻辑混乱或损坏器件。
•输入端的连接 输入端串入1只1k~10k电阻与电源连接
或直接接电源电压+VCC来获得高电平输入。直接接地为低电 平输入。 或门、或非门等TTL电路的多余的输入端不能悬空，只能 接地； 与门、与非门等TTL电路的多余输入端可以悬空(相当于接 高电平)，但易受到外界干扰，可将它们接+VCC或与其它输入 端并联使用，输入端并联时，从信号获取的电流将增加。
1. CMOS与非门电路的主要参数 2. CMOS器件的使用规则
三、集成逻辑门的基本应用
3. 门电路构成的触发器 4. 集电极开路(OC)门和三态(TS)门的应用
2
一、TTL门电路的主要参数及使用规则
1. TTL与非门电路的主要参数 PD 50 mW • 静态功耗PD: • 输出高电平VOH : VOH 3.5 V，为逻辑1； • 输出低电平VOL : VOL 0.4 V，为逻辑0；
6
二、CMOS门电路的主要参数及使用规则 1. CMOS与非门电路的主要参数
•电源电压+VDD: +VDD一般在+5V~+15V范围内均可 正常工作，并允许波动±10%。 •静态功耗PD : 约在微瓦量级。 •输出高电平VOH : VOH≥VDD– 0.5V为逻辑1。 •输出低电平VOL:VOL≤VSS+0.5V为逻辑0(VSS=0V)。 •扇出系数NO :在工作频率较低时，扇出系数不受限 制。但在高频工作时，由于后级门的输入电容成为 主要负载，扇出系数将受到限制，一般 NO=10~20 。
I
RL
74LS00 &
IOH
&
RL min
VCC VOL max I OL mIIL
VOH
IIL
… …
m
…
&
n
IOL VOL
IIL
&
m为负载门输入端总个数。
n个OC门线与驱动m个TTL门电路
VOL max=0.4V， IOL=8mA，IIL=0.4mA
13
提高电源电压+VDD是提高CMOS器件抗干扰能力 的有效措施。
8
二、CMOS门电路的主要参数及使用规则 2. CMOS器件的使用规则
电源电压+VDD:电源电压不能接反，规定+VDD接电 源正极，VSS接电源负极(通常接地)。
•输出端的连接：输出端不允许直接接+VDD或地， 除三态门外，不允许两个器件的输出端连接使用。
S +5V R 1k
vo
vO
Q
& R
Q
(a)
(b)
& S
74LS00
K由1到2
S
＋5V
K由2到1
K
1 2
3.3k2
R
Q
去抖开关
10
三、集成逻辑门的基本应用
4. 集电极开路门(OC门)
V CC R A B TTL 电路 T 1
R PL
VCC
A B C D &
L
C D
TTL 电路
T
2
AB CD
集成逻辑门与触发器
学习要求：
掌握TTL、CMOS与非门电路主要参数 了解OC门、TS门的“线与”功能； 设计与安装OC门驱动负载电路，并进行测量； 计数器+译码器组成的流水灯（163）
1
一、TTL门电路的主要参数及使用规则
1. TTL与非门电路的主要参数 2. TTL器件的使用规则
二、CMOS门电路的主要参数及使用规则
二、CMOS门电路的主要参数及使用规则 1. CMOS与非门电路的主要参数
•平均传输延迟时间tpd : CMOS电路的平均传输延迟 时间比TTL电路的长得多，通常tpd200ns。 •直流噪声容限VNH和VNL : CMOS器件的噪声容限通 常以电源电压+VDD的30%来估算。
当+VDD= +5V时，VNH VNL=1.5V，可见CMOS 器件的噪声容限比TTL电路的要大得多，因此，抗 干扰能力也强得多。
因OC门输出端是悬空的，使用时一定要在输 出端与电源之间接一电阻RL。
11
三、集成逻辑门的基本应用
4. OC门和三态(TS)门的应用
OC门输出逻辑是 高电平时：
74LS03 &
＋V CC ＋5V
IL
RL
VOH
n
74LS00 &
RL max
VCC VOH min nI OH m' I IH
•电源电压+VCC: 只允许在+5V±10%范围内，超过 该范围可能会损坏器件或使逻辑功能混乱。 •电源滤波 TTL器件的高速切换会产生电流跳变， 其幅度约4mA~5mA。该电流在公共走线上的压降会 引起噪声干扰，因此，要尽量缩短地线以减小干扰。 可在电源端并接1个100F的电容作为低频滤波及1个 0.01F~0.1F的电容作为高频滤波。
•输入端的连接：输入信号Vi应为VSS≤Vi≤VDD，超出该 范围会损坏器件内部的保护二极管或绝缘栅极，可在 输入端串接一只限流电阻(10~100 ) k ； 多余的输出端不能悬空，应按逻辑要求直接接 +VDD或VSS(地)； 工作速度不高时，允许输入端并联使用。
9
三、集成逻辑门的基本应用
3. 门电路构成的触发器
输入
50%
50%
tPLH
同相 输出
50%
tPLH
50%
tpd的数值很小，一般为几纳秒至几十纳秒。
• 直流噪声容限VNH和VNL : 指输入端所允许的输入电压变化的极限范围。 VNH= VOH min–VIH min VNL= VIL max–VOL max
4
一、TTL门电路的主要参数及使用规则 2. TTL器件的使用规则
&
…
&
…
m’
IIH IIH
…
&
m’为负载门输入端总个数。
IOH
n个OC门线与驱动m个TTL门电路
式中，VOH min=2.4V， IOH =100A，IIH =50A
12
三、集成逻辑门的基本应用
4. OC门和三态(TS)门的应用
OC门输出逻辑是 低电平时：
L 74LS03 & VOH
＋V CC ＋5V
• 扇出系数NO :
NO = IOL/IIS
一般：
IIS
mA
+VCC （+5V）
+5V
&
&
100 RP 1k mA + V – VO≤0.4V 为合格
IIS 1.6mA IOL 16mA
3
wenku.baidu.com 一、TTL门电路的主要参数及使用规则
1. TTL与非门电路的主要参数
• 平均传输延迟时间tpd :
tpd= (tPLH+tPHL)/2
5
2. TTL器件的使用规则
•输出端的连接 不允许输出端直接接+5V或接地。除OC门
和三态(TS)门外，其它门电路的输出端不允许并联使用，否 则，会引起逻辑混乱或损坏器件。
•输入端的连接 输入端串入1只1k~10k电阻与电源连接
或直接接电源电压+VCC来获得高电平输入。直接接地为低电 平输入。 或门、或非门等TTL电路的多余的输入端不能悬空，只能 接地； 与门、与非门等TTL电路的多余输入端可以悬空(相当于接 高电平)，但易受到外界干扰，可将它们接+VCC或与其它输入 端并联使用，输入端并联时，从信号获取的电流将增加。
1. CMOS与非门电路的主要参数 2. CMOS器件的使用规则
三、集成逻辑门的基本应用
3. 门电路构成的触发器 4. 集电极开路(OC)门和三态(TS)门的应用
2
一、TTL门电路的主要参数及使用规则
1. TTL与非门电路的主要参数 PD 50 mW • 静态功耗PD: • 输出高电平VOH : VOH 3.5 V，为逻辑1； • 输出低电平VOL : VOL 0.4 V，为逻辑0；
6
二、CMOS门电路的主要参数及使用规则 1. CMOS与非门电路的主要参数
•电源电压+VDD: +VDD一般在+5V~+15V范围内均可 正常工作，并允许波动±10%。 •静态功耗PD : 约在微瓦量级。 •输出高电平VOH : VOH≥VDD– 0.5V为逻辑1。 •输出低电平VOL:VOL≤VSS+0.5V为逻辑0(VSS=0V)。 •扇出系数NO :在工作频率较低时，扇出系数不受限 制。但在高频工作时，由于后级门的输入电容成为 主要负载，扇出系数将受到限制，一般 NO=10~20 。
I
RL
74LS00 &
IOH
&
RL min
VCC VOL max I OL mIIL
VOH
IIL
… …
m
…
&
n
IOL VOL
IIL
&
m为负载门输入端总个数。
n个OC门线与驱动m个TTL门电路
VOL max=0.4V， IOL=8mA，IIL=0.4mA
13
提高电源电压+VDD是提高CMOS器件抗干扰能力 的有效措施。
8
二、CMOS门电路的主要参数及使用规则 2. CMOS器件的使用规则
电源电压+VDD:电源电压不能接反，规定+VDD接电 源正极，VSS接电源负极(通常接地)。
•输出端的连接：输出端不允许直接接+VDD或地， 除三态门外，不允许两个器件的输出端连接使用。
S +5V R 1k
vo
vO
Q
& R
Q
(a)
(b)
& S
74LS00
K由1到2
S
＋5V
K由2到1
K
1 2
3.3k2
R
Q
去抖开关
10
三、集成逻辑门的基本应用
4. 集电极开路门(OC门)
V CC R A B TTL 电路 T 1
R PL
VCC
A B C D &
L
C D
TTL 电路
T
2
AB CD
集成逻辑门与触发器
学习要求：
掌握TTL、CMOS与非门电路主要参数 了解OC门、TS门的“线与”功能； 设计与安装OC门驱动负载电路，并进行测量； 计数器+译码器组成的流水灯（163）
1
一、TTL门电路的主要参数及使用规则
1. TTL与非门电路的主要参数 2. TTL器件的使用规则
二、CMOS门电路的主要参数及使用规则