半导体工艺总复习..
半导体工艺原理--复习总结(贵州大学)综述
1.根据扩散源的不同有三种扩散工艺：固态源扩散，液态源扩散，气态源扩散。
2.固相扩散工艺微电子工艺中的扩散，是杂质在晶体内的扩散，是固相扩散工艺。
固相扩散是通过微观粒子一系列随机跳跃来实现的，这些跳跃在整个三维方向进行，主要有三种方式:间隙式扩散替位式扩散间隙—替位式扩散3.什么是离子注入离化后的原子在强电场的加速作用下，注射进入靶材料的表层，以改变这种材料表层的物理或化学性质.注入离子在靶内受到的碰撞是随机的，所以杂质分布也是按几率分布的。
离子进入非晶层（穿入距离）的分布接近高斯分布.4.离子注入的沟道效应沟道效应当离子沿晶轴方向注入时，大部分离子将沿沟道运动，几乎不会受到原子核的散射，方向基本不变，可以走得很远。
5.减少沟道效应的措施(1)对大的离子，沿沟道轴向(110)偏离7－10o(2)用Si，Ge，F，Ar等离子注入使表面预非晶化，形成非晶层.(3)增加注入剂量（晶格损失增加，非晶层形成，沟道离子减少）.(4)表面用SiO2层掩膜.6.损伤退火的目的(修复晶格，激活杂质)A.去除由注入造成的损伤，让硅晶格恢复其原有完美晶体结构B.让杂质进入电活性（electrically active）位置－替位位置。
C.恢复电子和空穴迁移率7.退火方法a.高温退火b.快速退火：激光、高强度光照、电子束退火、其他辐射.8.注入方法a直接注入离子在光刻窗口直接注入Si衬底。
射程大、杂质重时采用。
b间接注入；通过介质薄膜或光刻胶注入衬底晶体。
间接注入沾污少，可以获得精确的表面浓度。
c多次注入通过多次注入使杂质纵向分布精确可控，与高斯分布接近；也可以将不同能量、剂量的杂质多次注入到衬底硅中，使杂质分布为设计形状。
9.降低系统自掺杂方法a.降低系统自掺杂的有效方法是对石墨基座进行HCl 高温处理，处理的温度应该高于外延生长温度。
b.所谓高温处理就是用HCl 在高温下把基座上淀积的硅腐蚀掉，在腐蚀后立即在基座上包一层本征硅用来封闭基座。
半导体制造工艺期末考试重点复习资料
1、三种重要的微波器件：转移型电子晶体管、碰撞电离雪崩渡越时间二极管、MESFET.2、晶锭获得均匀的掺杂分布：较高拉晶速率和较低旋转速率、不断向熔融液中加高纯度多晶硅，维持熔融液初始掺杂浓度不变。
3、砷化镓单晶：p型半导体掺杂材料镉和锌，n型是硒、硅和锑硅：p型掺杂材料是硼，n型是磷。
4、切割决定晶片参数：晶面结晶方向、晶片厚度（晶片直径决定）、晶面倾斜度（从晶片一端到另一端厚度差异）、晶片弯曲度(晶片中心到晶片边缘的弯曲程度）。
5、晶体缺陷：点缺陷（替位杂质、填隙杂质、空位、Frenkel，研究杂质扩散和氧化工艺）、线缺陷或位错(刃型位错和螺位错,金属易在线缺陷处析出）、面缺陷（孪晶、晶粒间界和堆垛层错，晶格大面积不连续，出现在晶体生长时）、体缺陷(杂质和掺杂原子淀积形成，由于晶体固有杂质溶解度造成）.6、最大面为主磨面，与<110>晶向垂直，其次为次磨面，指示晶向和导电类型。
7、半导体氧化方法：热氧化法、电化学阳极氧化法、等离子化学汽相淀积法。
8、晶体区别于非晶体结构：晶体结构是周期性结构，在许多分子间延展,非晶体结构完全不是周期性结构.9、平衡浓度与在氧化物表面附近的氧化剂分压值成正比。
在1000℃和1个大气压下,干氧的浓度C0是5。
2x10^16分子数/cm^3，湿氧的C0是3x10^19分子数/cm^3。
10、当表面反应时限制生长速率的主要因素时,氧化层厚度随时间呈线性变化X=B（t+）/A线性区（干氧氧化与湿氧氧化激活能为2eV,）；氧化层变厚时,氧化剂必须通过氧化层扩散，在二氧化硅界面与硅发生反应，并受扩散过程影响，氧化层厚度与氧化时间的平方根成正比，生长速率为抛物线X^2=B(t+）抛物线区（干氧氧化激活能是1。
24Ev,湿氧氧化是0.71eV). 11、线性速率常数与晶体取向有关，因为速率常数与氧原子进入硅中的结合速率和硅原子表面化学键有关；抛物线速率常数与晶体取向无关,因为它量度的是氧化剂穿过一层无序的非晶二氧化硅的过程。
(完整版)半导体工艺复习题..
填空 20’简答20’判断10’综合50’第一单元1.必定温度，杂质在晶体中拥有最大均衡浓度，这一均衡浓度就称为何？固溶度2.按制备时有无使用坩埚分为两类，有坩埚分为？无坩埚分为？（P24）有坩埚：直拉法、磁控直拉法无坩埚：悬浮区熔法3.外延工艺按方法可分为哪些？（P37）气相外延、液相外延、固相外延和分子束外延4.Wafer 的中文含义是什么？当前常用的资料有哪两种？晶圆；硅和锗5.自混杂效应与互扩散效应（P47-48）左图：自混杂效应是指高温外延时，高混杂衬底的杂质反扩散进入气相界限层，又从界限层扩散掺入外延层的现象。
自混杂效应是气相外延的本征效应，不行能完好防止。
自混杂效应的影响：○1改变外延层和衬底杂质浓度及散布○2对p/n或n/p硅外延，改变pn 结地点右图：互（外）扩散效应：指高温外延时，衬底中的杂质与外延层中的杂质相互扩散，惹起衬底与外延层界面邻近的杂质浓度迟缓变化的现象。
不是本征效应，是杂质的固相扩散带来（低温减小、消逝）6.什么是外延层？为何在硅片上使用外延层？1)在某种状况下，需要硅片有特别纯的与衬底有同样晶体构造的硅表面，还要保持对杂质类型和浓度的控制，经过外延技术在硅表面堆积一个新的知足上述要求的晶体膜层，该膜层称为外延层。
2)在硅片上使用外延层的原由是外延层在优化pn 结的击穿电压的同时降低了集电极电阻，在适中的电流强度下提升了器件速度。
外延在 CMOS集成电路中变得重要起来，由于跟着器件尺寸不停减小它将闩锁效应降到最低。
外延层往常是没有玷辱的。
7.常用的半导体资料为何选择硅？1）硅的充裕度。
硅是地球上第二丰富的元素，占地壳成分的25%；经合理加工，硅能够提纯到半导体系造所需的足够高的纯度而耗费更低的成本。
2）更高的融化温度同意更宽的工艺容限。
硅1412 ℃>锗3）更宽的工作温度。
用硅制造的半导体件能够用于比锗937℃。
更宽的温度范围，增添了半导体的应用范围和靠谱性。
半导体集成电路工艺 复习
第一次作业：1，集成时代以什么来划分？列出每个时代的时间段及大致的集成规模。
答：类别时间数字集成电路模拟集成电路 MOS IC 双极ICSSI 1960s前期MSI 1960s~1970s 100～500 30～100LSI 1970s 500～2000 100～300 VLSI 1970s后期~1980s后期 >2000 >300 ULSI 1980s后期~1990s后期GSI 1990s后期~20世纪初SoC 20世纪以后2，什么是芯片的集成度？它最主要受什么因素的影响？答：集成度：单个芯片上集成的元件（管子）数。
受芯片的关键尺寸的影响。
3，说明硅片与芯片的主要区别。
答：硅片是指由单晶生长，滚圆，切片及抛光等工序制成的硅圆薄片，是制造芯片的原料，用来提供加工芯片的基础材料；芯片是指在衬底上经多个工艺步骤加工出来的，最终具有永久可是图形并具有一定功能的单个集成电路硅片。
4，列出集成电路制造的五个主要步骤，并简要描述每一个步骤的主要功能。
答：晶圆(硅片)制备(Wafer Preparation)；硅(芯）片制造(Wafer Fabrication)：在硅片上生产出永久刻蚀在硅片上的一整套集成电路。
硅片测试/拣选(Die Test/Sort)：单个芯片的探测和电学测试，选择出可用的芯片。
装配与封装(Assembly and Packaging)：提供信号及电源线进出硅芯片的界面；为芯片提供机械支持，并可散去由电路产生的热能；保护芯片免受如潮湿等外界环境条件的影响。
成品测试与分析（或终测） (Final Test)：对封装后的芯片进行测试，以确定是否满足电学和特性参数要求。
5，说明封装的主要作用。
对封装的主要要求是什么。
答：封装的作用：提供信号及电源线进出硅芯片的界面；为芯片提供机械支持，并可散去由电路产生的热能；保护芯片免受如潮湿等外界环境条件的影响。
主要要求：电气要求：引线应当具有低的电阻、电容和电感。
半导体复习参考试题
半导体复习参考试题⼀、填空题1. ⾃由电⼦的能量与波数的关系式为（0222)(m k h k E =），孤⽴原⼦中的电⼦能量（⼤⼩为2220408n h q m E n ε-=的分⽴能级），晶体中的电⼦能量为（电⼦共有化运动）所形成的（准连续）的能带。
2. 温度⼀定时，对于⼀定的晶体，体积⼤的能带中的能级间隔（⼩），对于同⼀块晶体，当原⼦间距变⼤时，禁带宽度（变⼩）。
3. 玻尔兹曼分布适⽤于（⾮简并）半导体，对于能量为E 的⼀个量⼦态被电⼦占据的概率为（)ex p()ex p()(00Tk ET k E E f F B -?=），费⽶分布适⽤于（简并）半导体，对于能量为E 的⼀个量⼦态被电⼦占据的概率为（)e x p (11)(0Tk E E E f F-+=），当EF 满⾜（Tk E E T k E E V F F C 0022≤-≤-或）时，必须考虑该分布。
4. 半导体材料中的（能带结构（直接复合））、（杂质和缺陷等复合中⼼（间接复合））、（样品形状和表⾯状态（表⾯复合））等会影响⾮平衡载流⼦的寿命，寿命值的⼤⼩反映了材料晶格的（完整性），是衡量材料的⼀个重要指标。
5. Si 属于（间接）带隙半导体。
导带极⼩值位于布⾥渊区的（<100>⽅向）上由布⾥渊区中⼼点Г到边界X 点的（0.85倍）处，导带极值附近的等能⾯是（长轴沿<100>⽅向的旋转椭球⾯），在简约布⾥渊区，共有（6）个这样的等能⾯。
6. Ge 属于（间接）带隙半导体。
导带极⼩值位于布⾥渊区的（<111>⽅向）上由布⾥渊区边界L 点处，导带极值附近的等能⾯是（长轴沿<111>⽅向的旋转椭球⾯），在简约布⾥渊区，共有（4）个这样的等能⾯。
7. GaAs 属于（直接）带隙半导体。
导带极⼩值位于布⾥渊区中⼼点Г处，极值附近的等能⾯是（球⾯），在简约布⾥渊区，共有（1）个这样的等能⾯。
在布⾥渊区的（<111>⽅向）边界L 点处，存在⾼于能⾕值0.29eV 的次低能⾕，简约布⾥渊区⼀共有（8）个这样的能⾕。
半导体复习题
1.半导体定义为：在绝对零度无任何导电能力，但其导电性随温度升高呈总体上升趋势，且对光照等外部条件和材料的纯度与结构完整性等内部条件十分敏感的材料。
2.电负性的定义：原子吸引其在化学键中与另一原子之共有电子偶的能力，其值为原子的电离能与电子亲和能之和。
3.电离能指失去一个电子所需要的能量。
亲和能则指中性原子获得一个电子所释放的能量。
4.价电子数相同的原子，电子壳层数越多，电负性越小，电子壳层数相同的原子，价电子越多，电负性越强。
5.同种元素原子结合形成晶体时，原子电负性小按金属键结合，电负性大按分子键结合，电负性中等按共价键结合。
6.不同种元素原子结合形成化合物时，电负性差别较大的两种元素倾向于离子键结合，电负性差别不大的两种元素倾向于共价键结合，但公有电子向电负性较强的一边倾斜，因而具有一定的离子性，形成混合键，构成混合键的两种元素的电负性差别越大，其离子性越强。
7.各种半导体的构成元素大多位于元素周期表中居中的位置，其构成元素的电负性属中等水平，可见，共价键是半导体的主要结合形式。
8.主要半导体器件由Ⅲ－Ⅴ、Ⅱ－Ⅵ族化合物和Ⅳ族元素型共价键晶体构成，Ⅲ－Ⅵ、Ⅱ－Ⅵ族化合物的平均价电子数与Ⅳ族元素型共价键晶体一样，都是４配位，原子的４配位密排方式是正四面体结构，4个键角相等，皆为109°28′。
9.元素半导体金刚石、硅（Si）、锗（Ge）、和灰锡（α—Sn）的晶体结构是金刚石型。
10.晶体的化学组成完全相同而晶体结构不同称为同质异晶体,SiC是同质异晶型最多的半导体。
11.固体中电子的状态以其能量E和动量P来表示，反映其能量随动量变化规律的E(k）函数即所谓能带。
不过，能带也常常指的是在某些能量范围内密集的能级。
12.分别叙述半导体与金属和绝缘体在导电过程中的差别。
1.对参杂的锗、硅等原子半导体，主要的散射机构是声学波晶格散射和电离杂质散射。
2.电阻率是半导体导电能力的直接表征，且可以直接测量，但测量结果反映的事载流子密度与迁移率的乘积，要想分别测出载流子的密度和迁移率，可以利用霍尔效应。
半导体器件复习题
半导体器件复习题一、半导体基础知识1、什么是半导体？半导体是一种导电性能介于导体和绝缘体之间的材料。
常见的半导体材料有硅（Si）、锗（Ge）等。
其导电能力会随着温度、光照、掺入杂质等因素的变化而发生显著改变。
2、半导体中的载流子半导体中有两种主要的载流子：自由电子和空穴。
在本征半导体中，自由电子和空穴的数量相等。
3、本征半导体与杂质半导体本征半导体是指纯净的、没有杂质的半导体。
而杂质半导体则是通过掺入一定量的杂质元素来改变其导电性能。
杂质半导体分为 N 型半导体和 P 型半导体。
N 型半导体中多数载流子为自由电子，P 型半导体中多数载流子为空穴。
二、PN 结1、 PN 结的形成当 P 型半导体和 N 型半导体接触时，在交界面处会形成一个特殊的区域，即 PN 结。
这是由于扩散运动和漂移运动达到动态平衡的结果。
2、 PN 结的单向导电性PN 结正偏时，电流容易通过；PN 结反偏时，电流难以通过。
这就是 PN 结的单向导电性，是半导体器件工作的重要基础。
3、 PN 结的电容效应PN 结存在势垒电容和扩散电容。
势垒电容是由于空间电荷区的宽度随外加电压变化而产生的；扩散电容则是由扩散区内电荷的积累和释放引起的。
三、二极管1、二极管的结构和类型二极管由一个 PN 结加上电极和封装构成。
常见的二极管类型有普通二极管、整流二极管、稳压二极管、发光二极管等。
2、二极管的伏安特性二极管的电流与电压之间的关系称为伏安特性。
其正向特性曲线存在一个开启电压，反向特性在一定的反向电压范围内电流很小，当反向电压超过一定值时会发生反向击穿。
3、二极管的主要参数包括最大整流电流、最高反向工作电压、反向电流等。
四、三极管1、三极管的结构和类型三极管有 NPN 型和 PNP 型两种。
它由三个掺杂区域组成，分别是发射区、基区和集电区。
2、三极管的电流放大作用三极管的基极电流微小的变化能引起集电极电流较大的变化，这就是三极管的电流放大作用。
苏州大学半导体工艺复习期末复习
苏州⼤学半导体⼯艺复习期末复习半导体⼯艺期末复习针对性总结第⼀部分：论述题1、集成电路的⼯艺集成：晶体⽣长（外延）、薄膜氧化、⽓相沉积、光刻、扩散、离⼦注⼊、刻蚀以及⾦属化等。
☆2、⼯艺⽬的：①形成薄膜：化学反应，PVD，CVD，旋涂，电镀；②光刻：实现图形的过渡转移；③刻蚀：最后的图形转移；④改变薄膜：注⼊，扩散，退⽕；3、单晶硅制备的⽅法：直拉法、磁控直拉技术、悬浮区熔法（FZ）。
☆4、直拉法的关键步骤以及优缺点（1）关键步骤：熔硅、引晶、收颈、放肩、等径⽣长、收晶。
熔硅：将坩埚内多晶料全部熔化；引晶：先预热籽晶达到结晶温度后引出结晶；收颈：排除接触不良引起的多晶和尽量消除籽晶内原有位错的延伸；放肩：略降低温度（15-42℃），让晶体逐渐长到所需的直接为⽌；等径⽣长：提⾼拉速收肩，收肩后保持晶体直径不变，就是等径⽣长；收晶：拉速不变、升⾼熔体温度或熔体温度不变、加速拉速，使晶体脱离熔体液⾯。
（2）优点：①所⽣长单晶的直径较⼤，成本相对较低；②通过热场调整及晶体转速、坩埚转速等⼯艺参数的优化，可较好控制电阻率径向均匀性。
（3）缺点：⽯英坩埚内壁被熔硅侵蚀及⽯墨保温加热元件的影响，易引⼊氧、碳等杂质，不易⽣长⾼电阻率的单晶。
5、磁控直拉技术的优点：①减少温度波动；②减轻熔硅与坩埚作⽤；③降低了缺陷密度，氧的含量；④使扩散层厚度增⼤；⑤提⾼了电阻分布的均匀性。
6、悬浮区熔法制备单晶体：特点：①不需要坩埚，污染少；②制备的单晶硅杂质浓度⽐直拉法更低；③主要⽤于需要⾼电阻率材料的器件。
缺点：单晶直径不及CZ法☆7、晶体⽣长产⽣的缺陷种类及影响种类：点缺陷、线缺陷、⾯缺陷、体缺陷；影响：点缺陷…… 影响杂质的扩散运动；线缺陷…… ⾦属杂质容易在线缺陷处析出，劣化器件性能；⾯缺陷…… 不能⽤于制作集成电路；体缺陷…… 不能⽤于制作集成电路。
8、外延⽣长①常⽤的外延技术：化学⽓相淀积（CVD）、分⼦束外延（MBE）。
半导体复习题(带答案)
半导体物理复习题一、选择题1.硅晶体结构是金刚石结构，每个晶胞中含原子个数为（D）P1A.1B.2C.4D.82．关于本征半导体，下列说法中错误的是（C）P65A.本征半导体的费米能级E F=E i基本位于禁带中线处B.本征半导体不含有任何杂质和缺陷C.本征半导体的费米能级与温度无关，只决定于材料本身D.本征半导体的电中性条件是qn0=qp03．非平衡载流子的复合率定义为单位时间单位体积净复合消失的电子-空穴对数。
下面表达式中不等于复合率的是（D）P130A. B. C. D.4．下面pn结中不属于突变结的是（D）P158、159A.合金结B.高表面浓度的浅扩散p+n结C.高表面浓度的浅扩散n+p结D.低表面浓度的深扩散结5.关于pn结，下列说法中不正确的是（C）P158、160A.pn结是结型半导体器件的心脏。
B.pn结空间电荷区中的内建电场起着阻碍电子和空穴继续扩散的作用。
C.平衡时，pn结空间电荷区中正电荷区和负电荷区的宽度一定相等。
6.对于小注入下的N型半导体材料，下列说法中不正确的是（B）P128A. B. C. D.7.关于空穴，下列说法不正确的是（C）P15A.空穴带正电荷B．空穴具有正的有效质量C．空穴同电子一样都是物质世界中的实物粒子D．半导体中电子空穴共同参与导电8.关于公式，下列说法正确的是（D）P66、67A.此公式仅适用于本征半导体材料B.此公式仅适用于杂质半导体材料C.此公式不仅适用于本征半导体材料，也适用于杂质半导体材料D.对于非简并条件下的所有半导体材料，此公式都适用9.对于突变结中势垒区宽度，下面说法中错误的是（C）P177A.p+n结中B.n+p结中C.与势垒区上总电压成正比D.与势垒区上总电压的平方根成正比10.关于有效质量，下面说法错误的是（D）P13、14A.有效质量概括了半导体内部势场的作用B.原子中内层电子的有效质量大，外层电子的有效质量小C.有效质量可正可负D.电子有效质量就是电子的惯性质量。
半导体制造技术复习总结
半导体制造技术复习总结半导体制造技术复习总结第⼀章半导体产业介绍1、集成电路制造的不同阶段：硅⽚制备、硅⽚制造、硅⽚测试/拣选、装配与封装、终测；2、硅⽚制造：清洗、成膜、光刻、刻蚀、掺杂；3、半导体趋势：提⾼芯⽚性能、提⾼芯⽚可靠性、降低芯⽚价格；4、摩尔定律：⼀个芯⽚上的晶体管数量⼤约每18个⽉翻⼀倍。
5、半导体趋势：①提⾼芯⽚性能：a关键尺⼨（CD）－等⽐例缩⼩（Scale down)b每块芯⽚上的元件数－更多 c 功耗－更⼩②提⾼芯⽚可靠性： a⽆颗粒净化间的使⽤ b控制化学试剂纯度c分析制造⼯艺 d硅⽚检测和微芯⽚测试e芯⽚制造商成⽴联盟以提⾼系统可靠性③降低芯⽚价格：a.50年下降1亿倍 b减少特征尺⼨＋增加硅⽚直径c半导体市场的⼤幅度增长（规模经济）第⼆章半导体材料特性6、最常见、最重要半导体材料－硅：a.硅的丰裕度 b.更⾼的熔化温度允许更宽的⼯艺容限c.更宽的⼯作温度范围d.氧化硅的⾃然⽣成7、GaAs的优点：a.⽐硅更⾼的电⼦迁移率; b.减少寄⽣电容和信号损耗; c.集成电路的速度⽐硅制成的电路更快; d.材料电阻率更⼤，在GaAs衬底上制造的半导体器件之间很容易实现隔离，不会产⽣电学性能的损失；e.⽐硅有更⾼的抗辐射性能。
GaAs的缺点： a.缺乏天然氧化物；b.材料的脆性； c.由于镓的相对匮乏和提纯⼯艺中的能量消耗，GaAs的成本相当于硅的10倍； d.砷的剧毒性需要在设备、⼯艺和废物清除设施中特别控制。
第三章器件技术8、等⽐例缩⼩:所有尺⼨和电压都必须在通过设计模型应⽤时统⼀缩⼩。
第四章硅和硅⽚制备9、⽤来做芯⽚的⾼纯硅称为半导体级硅(semiconductor-grade silicon, SGS)或电⼦级硅西门⼦⼯艺：1.⽤碳加热硅⽯来制备冶⾦级硅SiC(s)+SiO2(s) Si(l)+SIO(g)+CO(g)2.将冶⾦级硅提纯以⽣成三氯硅烷Si(s)+3HCl(g) SiHCl3(g)+H2(g)3.通过三氯硅烷和氢⽓反应来⽣成SGS SiHCl3(g)+H2(g) Si(s)+3HCl(g)10、单晶硅⽣长：把多晶块转变成⼀个⼤单晶，并给予正确的定向和适量的N型或P型掺杂，叫做晶体⽣长。
半导体工艺复习精华
一．名词解释：①．CZ 直拉法：是用包括熔炉，拉晶机械装置（籽晶夹具，旋转机械装置），环境控制装置的拉晶机进行结晶。
多晶硅放入坩埚中，熔炉加热到超过硅的熔点，将一个适当晶向的籽晶放置在籽晶夹具中，悬于坩埚之上，将籽晶夹具插入熔融液中，虽然籽晶将会部分融化，但其未融化的籽晶顶部将会接触熔融液的表面、将籽晶慢慢拉起，熔融液在固体液体的表面逐渐冷却，从而产生很大的晶体即从熔融硅中生长单晶硅的基本技术称为直拉法。
②．硅的区熔（float-zone ）法：在单晶生长过程中持续不断的向熔融液中添加高纯度的多晶硅，使得熔融液初始的掺杂浓度维持不变的基本技术称为硅的区熔（float-zone ）法。
③．分凝系数：硅中的杂质平衡密度与二氧化硅中的杂质平衡密度的比值定义为分凝系数K 。
④．有效分凝系数：固体界面附近的平衡掺杂浓度Cs 与远离界面处熔融液中掺杂浓度的比值Se l C k C。
⑤．Bridgman 法：用于晶体生长用的材料装在圆柱型的坩埚中,缓慢地下降,并通过一个具有一定温度梯度的加热炉,炉温控制在略高于材料的熔点附近。
根据材料的性质加热器件可 以选用电阻炉或高频炉。
在通过加热区域时,坩埚中的材料被熔融,当坩埚持续下降时,坩埚底部的温度先下降到熔点以下,并开始结晶,晶体随坩埚下降而持续长大。
⑥．光学光刻：光刻就是将掩膜上的几何图形转移到涂在半导体晶片表面的敏光薄层材料上的工艺过程。
⑦．替位式扩散：在高温下晶格原子在格点平衡位置附近震动，基质原子有一定的几率获得足够的能量脱离晶格格点而成为间隙原子因而产生一个空位，这样邻近的杂质原子就可以移到该空位这种扩散机制称为替代式扩散（空位扩散）。
⑧．填隙式扩散：如果间隙杂质原子从一个位置运动到另一个位置而并不占据格点这种机制称为填隙式扩散。
⑨．本征扩散：在杂质原子往半导体中进行热扩散时，如果杂质原子的浓度小于热扩散温度下半导体中的本征载流子浓度，则杂质原子的扩散系数为常数，这种扩散就称为本征扩散。
半导体工艺及芯片制造复习资料简答题与答案
半导体工艺及芯片制造复习资料简答题与答案第一章、半导体产业介绍1 .什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？（15分）集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。
集成电路芯片/元件数 无集成1 小规模（SSI ）2到50 中规模（MSI ）50到5000 大规模（LSI ）5000到10万 超大规模（VLSI ） 10万至U100万 甚大规模（ULSI ） 大于100万 产业周期1960年前 20世纪60年代前期 20世纪60年代到70年代前期 20世纪70年代前期到后期 20世纪70年代后期到80年代后期 20世纪90年代后期到现在2 .写出IC 制造的5个步骤？（15分）Wafer preparation （硅片准备）Wafer fabrication （硅片制造）Wafer test/sort （硅片测试和拣选）Assembly and packaging （装配和封装）Final test （终测）3 .写出半导体产业发展方向？什么是摩尔定律？（15分）发展方向：提高芯片性能一提升速度（关键尺寸降低，集成度提高，研发采用新材料），降低功耗。
提高芯片可靠性一严格控制污染。
降低成本——线宽降低、晶片直径增加。
摩尔定律指：IC 的集成度将每隔一年翻一番。
1975年被修改为：IC 的集成度将每隔一年半翻一番。
4 .什么是特征尺寸CD ？ （10分）最小特征尺寸，称为关键尺寸（Critical Dimension, CD ） CD 常用于衡量工艺难易的标志。
5.什么是 More moore 定律和 More than Moore 定律？（10 分）“More Moore”指的是芯片特征尺寸的不断缩小。
从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小。
与此关联的3D结构改善等非几何学工艺技术和新材料的运用来影响晶圆的电性能。
半导体加工工艺（复习整理）
半导体加⼯⼯艺（复习整理）⼀、半导体衬底1、硅是⽬前半导体中⽤的最多的⼀种衬底材料2、硅的性能：屈服强度7x109 N/m2 弹性模量 1.9x1011 N/m2 密度2.3 g/cm3热导率 1.57 Wcm-1°C-1 热膨胀系数2.33x10-6 °C-1 电阻率(P) n-型 1 - 50 ?.cm 电阻率(Sb) n-型0.005 -10?.cm 电阻率(B) p-Si 0.005 -50 ?.cm 少⼦寿命30 -300 µs 氧5 -25 ppm 碳 1 - 5 ppm 缺陷<500 cm-2 直径Up to 200 mm 重⾦属杂质< 1 ppb3、硅的纯化SiO2+2C?Si(冶⾦级）+2CO、Si+3HCl SiHCl3+H2、2SiHCl3(蒸馏后的)+2H2 2Si(电⼦级)+6HCl4、直拉法单晶⽣长（p19）：多晶硅放在坩埚中，加热到1420oC将硅熔化，将已知晶向的籽晶插⼊熔化硅中然后拔出。
硅锭旋转速度20r/min 坩埚旋转速度10r/min 提升速度：1.4mm/min (φ100mm) 掺杂P、B、Sb、As5、芯⽚直径增⼤, 均匀性问题越来越突出6、区熔法晶体⽣长（p28）：主要⽤于制备⾼纯度硅或⽆氧硅。
⽣长⽅法：多晶硅锭放置在⼀个单晶籽晶上，多晶硅锭由⼀个外部的射频线圈加热，使得硅锭局部熔化，随着线圈和熔融区的上移，单晶籽晶上就会往上⽣长单晶。
特点：电阻率⾼、⽆杂质沾污、机械强度⼩，尺⼨⼩。
7、⼆、热氧化1、SiO2的基本特性：热SiO2是⽆定形的、良好的电绝缘材料、⾼击穿电场、稳定和可重复的Si/SiO2界⾯、硅表⾯的⽣长基本是保形的、杂质阻挡特性好、硅和SiO2的腐蚀选择特性好。
2、热氧化原理：反应⽅程：Si(固体)+O2(⽓体)-->SiO23、含Cl氧化：氧化过程中加⼊少量的HCl 或TCE(三氯⼄烯):减少⾦属沾污、改进Si/SiO2界⾯性能（P70）4、氧化中消耗硅的厚度：1umSI被氧化——>2.17umSIO25、热氧化的影响因素：温度、⽓氛（⼲氧、⽔汽、HCl）、压⼒、晶向、掺杂6、⾼压氧化：对给定的氧化速率，压⼒增加，温度可降低；温度不变的情况下，氧化时间可缩短7、氧化层的缺陷：表⾯缺陷：斑点、⽩雾、发花、裂纹体内缺陷：针孔、氧化层错8、氧化诱⽣堆垛层错：三、扩散1、掺杂在半导体⽣产中的作⽤：形成PN结；形成电阻；形成欧姆接触；形成双极形的基区、发射区、集电区，MOS管的源、漏区和对多晶硅掺杂；形成电桥作互连线2、扩散的定义：在⾼温下，杂质在浓度梯度的驱使下渗透进半导体材料，并形成⼀定的杂质分布，从⽽改变导电类型或杂质浓度。
半导体材料（复习资料）
半导体材料（复习资料）半导体材料复习资料0:绪论1.半导体的主要特征：（1）电阻率在10-3 ~ 109 ??cm 范围（2）电阻率的温度系数是负的（3）通常具有很高的热电势（4）具有整流效应（5）对光具有敏感性，能产生光伏效应或光电导效应2.半导体的历史：第一代：20世纪初元素半导体如硅（Si）锗（Ge）；第二代：20世纪50年代化合物半导体如砷化镓（GaAs）铟磷（InP）；第三代：20世纪90年代宽禁带化合物半导体氮化镓（GaN）碳化硅（SiC）氧化锌（ZnO）。
第一章：硅和锗的化学制备第一节：硅和锗的物理化学性质１.硅和锗的物理化学性质１）物理性质硅和锗分别具有银白色和灰色金属光泽，其晶体硬而脆。
二者熔体密度比固体密度大，故熔化后会发生体积收缩（锗收缩5.5%，而硅收缩大约为10%）。
硅的禁带宽度比锗大，电阻率也比锗大4个数量级，并且工作温度也比锗高，因此它可以制作高压器件。
但锗的迁移率比硅大，它可做低压大电流和高频器件。
2）化学性质（1）硅和锗在室温下可以与卤素、卤化氢作用生成相应的卤化物。
这些卤化物具有强烈的水解性，在空气中吸水而冒烟，并随着分子中Si(Ge)?H键的增多其稳定性减弱。
（2）高温下，化学活性大，与氧，水，卤族(第七族)，卤化氢，碳等很多物质起反应，生成相应的化合物。
注：与酸的反应（对多数酸来说硅比锗更稳定）；与碱的反应（硅比锗更容易与碱起反应）。
2.二氧化硅（SiO2）的物理化学性质物理性质：坚硬、脆性、难熔的无色固体，1600℃以上熔化为黏稠液体，冷却后呈玻璃态存在形式：晶体(石英、水晶)、无定形(硅石、石英砂) 。
化学性质：常温下，十分稳定，只与HF、强碱反应3.二氧化锗（GeO2）的物理化学性质物理性质：不溶于水的白色粉末，是以酸性为主的两性氧化物。
两种晶型：正方晶系金红石型，熔点1086℃；六方晶系石英型，熔点为1116℃化学性质：不跟水反应，可溶于浓盐酸生成四氯化锗，也可溶于强碱溶液，生成锗酸盐。
半导体工艺复习整理
工艺考试复习：整理者（butterflying 2011‐1‐11）1.在半导体技术发展的过程中有哪些重要事件?（一般）晶体管的诞生集成电路的发明平面工艺的发明CMOS技术的发明2.为什么硅是半导体占主导的材料？有哪些硅基薄膜？（一般）硅材料：优良的半导体特性、稳定的电的、化学的、物理的及机械的性能（特性稳定的金刚石晶体结构、良好的传导特性、优异的工艺加工能力、研究最透彻的材料、具有一系列的硅基化合物）（总结：半导体性、电、物理、化学、机械性）硅基薄膜：外延硅薄膜、多晶硅薄膜、无定形硅薄膜、SiO2与Si3N4介质膜、SiGe薄膜、金属多晶硅膜3. 微电子技术发展基本规律是什么？（重要）摩尔定律（Moore’s Law）：芯片内的晶体管数量每18个月～20个月增加1倍――集成电路的集成度每隔三年翻两番，器件尺寸每三年增加0.7 倍，半导体技术和工业呈指数级增长。
特征尺寸缩小因子，250→180→130→90→65→45→32→22→16(nm)等比例缩小比率（Scaling down principle）：在MOS器件内部恒定电场的前提下，器件的横向尺寸、纵向尺寸、电源电压都按照相同的比例因子k缩小，从而使得电路集成度k2倍提高，速度k倍提高，功耗k2倍缩小。
MOS管阻抗不变，但连线电阻和线电流密度都呈k倍增长。
（阈值电压不能缩得太小，电源电压要保持长期稳定）（总结：尺寸、电源电压变为1/k，集成度变为k^2.速度变为k倍。
（掺杂浓度变为k倍）Device miniaturization by “ Scaling‐down Principle”− Device geometry‐L g, W g, t ox, x j ⋅ 1/k− Power supply‐V dd ⋅1/k− Substrate doping‐N ⋅ k®Device speed ⋅ k® Chip density ⋅ k24. 什么是ITRS ?（重要）International Technology Roadmap for Semiconductors国际半导体技术发展蓝图技术节点：DRAM半间距Technology node = DRAM half pitch5. 芯片制造的主要材料和技术是什么？（一般）Si材料：大直径和低缺陷的单晶硅生长、吸杂工艺、薄膜的外延生长、SiGe/Si异质结、SOI 介质薄膜材料和工艺：热氧化、超薄高K栅氧化薄膜生长、互连的低K介质；高分辨率光刻：电子束掩膜版、光学光刻（电子束曝光EBL）、匹配光刻。
半导体复习总结
ED
)
k0T
n0为导带中电子浓度
n0
NC
exp(
EC EF k0T
)
所以：N A
NC
exp(
EC EF k0T
)
1
ND exp( EF
ED
)
k0T
在弱电离范围内，上式右端分母中的1可以忽略不计，则
N
A
NC
exp(
EC EF k0T
)
ND
exp(
EF ED k0T
)
在极弱电离
的情况下，激发到导带
第三章
例题 3 1．有一 n 型半导体，除施主杂质浓度 ND 外，还含有少量的受主，其浓度为 NA，求弱电 离情况下电子浓度的表达式
当有受主存在时，从施主激发出来的电子，有一部分要填充受主能级E A， 电中性条件为：
NA
n0
N
D
其中N
为电
D
离施主浓度
N
D
N D [1
f
(ED )
ND 1 exp( EF
求总迁移率。
2 1500 cm2 /Vs
，只存
霍尔效应
T＝300K 时，硅霍尔器件的参数如图 2 所示,
d 5103cm W 5102 cm L 0.50cm
测得： I x 0.50mA
试确定：
Vx 1.25V
1. 霍尔电压
2. 导电类型
3. 多数载流子浓度
4. 多数载流子迁移率
Bz 6.510 2T
20（. 1）EC EF 0.026 k0T，发生弱减并
n0
2Nc
F1 (1)
2
2 2.81019 3.14
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
为什么氮化硅常用作钝化层？
对H2O与Na+的强烈阻挡作用,是一种理想的钝化层; 刻蚀工艺有哪两种类型？ 湿法腐蚀技术 , 干法刻蚀技术
多层金属布线
布线层常用材料:铝，铜，掺杂多晶硅。
电迁移
在大电流密度作用下，导电电子与铝金属离子发生动量交换， 使金属离子沿电子流方向迁移。迁移使金属离子在阳极端堆积， 形成小丘或须晶，造成电极间短路；在阴极端形成空洞，导致 电极开路。这种现象称为铝的电迁移。
摩尔定律 1965年，Gordon Moore提出了一个关于集成电路发展的预测： “The complexity for minimum component cost has increased at a rate of roughly a factor of two per year”. 后来在1975年被修正为： The number of components per IC doubles every 18 - 24 months. “集成电路中的元件数每18～24个月翻一倍。”
硅化物(SALICIDE)自对准工艺
17
N阱CMOS工艺基本流程图
1.在P型衬底上离子注入，形成N阱
2.氮化硅掩蔽进行场氧氧化，形成有源区
18
N阱CMOS工艺基本流程图
3.淀积形成多晶硅栅
4.P+离子注入自对准形成PMOS管源漏区和NMOS管衬底连接区
19
N阱CMOS工艺基本流程图
5.N+离子注入自对准形成NMOS管源漏区和PMOS管衬底连接区
答：薄膜电阻：四探针法； 结深：磨角染色法，滚槽法； 膜厚：椭圆偏振法，干涉法，比色法。
列举离子注入在集成电路生产中的几种应用。
阱区形成，源漏形成，多晶硅栅和电阻掺杂，阈值电压控制调节，沟道阻断注入，轻掺 杂漏(LDD)结构，高能注入形成埋层，形成SOI结构。
表面二氧化硅层在离子注入中的作用是什么？
试述二氧化硅、氮化硅、硅、铝的湿法刻蚀方法？
1 SiO2的湿法腐蚀
SiO2 + 6HF = H2SiF6 + 2H2O
腐蚀液由HF（40%）和NH4F水溶液混合组成，通常腐蚀SiO2在HF中加入NH4F, 称为BHF或BOE；
2 Si3N4的腐蚀 硬Si3N4可用180℃ H3PO4腐蚀，由SiO2作掩蔽；
12
画出N阱和P阱硅栅CMOS基本单元和双极型集成电路中NPN管的剖面结构图。
N阱CMOS基本单元
14
双极型集成电路中NPN晶体管的基本结构
15
写出硅局部氧化(LOCOS)的基本工艺流程，绘出剖面图。 答：a.热氧化生长一层薄的二氧化硅缓冲层； b.淀积氮化硅； c.刻蚀氮化硅，形成氧化窗口； d.湿氧氧化，形成厚的场氧区域，横向的氧化形成鸟嘴结构，通过控制二氧 化硅层和氮化硅层的厚度及湿氧氧化调节可减小鸟嘴尺寸； e.去掉氮化硅层。
3 Si 的湿法腐蚀 常采用HF、HNO3和(CH3COOH)的混合物(HNA) ； Si + HNO3 + 6HF = H2SiF6 + HNO2 + H2O + H2
4 铝腐蚀
腐蚀液种类很多，效果较好的是由磷酸、硝酸、冰醋酸和水组成的混合腐蚀液。其中： • 磷酸主要起腐蚀铝的作用，约占腐蚀液的80％； 2Al + 6H3PO4 → 2Al(H2PO4)3 + 3H2↑ • 硝酸与铝反应生成Al(NO3)3,增加硝酸可提高腐蚀速度，但含量过高会影响光刻胶的抗蚀 能力； • 醋酸则能降低腐蚀液的表面张力，增加硅片与腐蚀液的浸润效果，提高腐蚀的均匀性， 同时具有缓蚀作用；
解决电迁移现象的方法
• 在Al中加入 Cu (0.5-4 weight %) 可以消除电迁移
• 通常在Al中加入 1-2 wt % Si 和0.5-4 wt % Cu.
解决spiking问题的方法:
广泛采用的方法是在Al中掺入1-2% Si以满足溶解性,然而 当冷却时,会有硅的分凝并会增加接触电阻 较好的方法是采用阻挡层, Ti 或 TiSi2有好的接触和黏附性, TiN 可作为阻挡层
K1＝0.6~0.8
提高分辨率，减小最小线宽的方法： 减小波长，但用于短波长的光刻胶开发是难点； 采用高数值孔径（NA）的光学系统(大透镜），但与 景深(DOF)矛盾，需折衷考虑。 采用光学邻近效应校正，移相掩膜等掩膜版工程技术
黄光区
光刻胶对大部分可见光灵敏，对黄光不灵敏，可在黄光下进行光刻工艺操作。 因此，在集成电路生产线上一般将光刻工序称黄光区。
试问MOS器件制作中用得最多的是哪种方向晶面的材料？双极器件 呢？
（100）晶面：表面陷阱密度和Si/SiO2界面电荷数量较少，MOS器件采用。 （111）晶面：单晶生长容易，扩散结平坦，双极工艺多采用。
制造硅单晶的两种常用方法？
直拉（CZ）法和区熔（FZ）法
请列出二氧化硅在电路制作过程中的六种应用
氧化分干氧氧化和湿氧氧化： •采用干氧法生长的SiO2薄膜,其质量最好,但生长速率太慢; •湿氧法生长速率快, 但不够致密，存在较多的位错和腐蚀坑; •干氧氧化用于对氧化层质量要求较高的场所，如MOS管的栅氧，LOCOS工艺中的衬垫氧等。 湿氧氧化用于较厚氧化层的生长，如MOS工艺中的场氧。
什么是薄层电阻，其物理意义是什么？
6
常用的淀积薄膜有哪些？有集成电路中的作用？薄膜淀积方法一般分为哪两类？
单晶硅（外延）—器件；多晶硅—栅电极；SiO2—互连介质；Si3N4—钝化； 金属—互联线。 薄膜淀积一般分两类：化学气相淀积(CVD)和物理气相淀积(PVD)。 物理气相淀积PVD：蒸发，溅射 化学气相淀积CVD：常压化学气相淀积 （APCVD）；低压化学气相淀积 （LPCVD）；等离子增强化学气相淀积（PECVD）；高密度等离子化学气 相淀积（HDPCVD）
答： 1. 作为杂质选择扩散的掩膜；因为在二氧化硅中的扩散系数较高，因此在铝 扩散时不能采用二氧化硅做掩膜。 2. 作为器件表面的保护和钝化膜： 3. 用作IC的介质隔离（如场氧化等）； 4. 用作多层布线间的绝缘介质； 5. 用作MOS电容器的介质材料； 6. 用作MOSFET的绝缘栅材料。
试述氧化工艺的两种方法，各自的优缺点和应用范围？
什么是PECVD?PECVD主要应用在哪里，为什么？
等离子增强化学气相淀积（PECVD）(Plasm Enhanced CVD) PECVD经常用于金属布线后的介质隔离层的生成，因为： 1.PECVD技术利用低压条件下，通过射频电场产生气体放电形成等离子体来 激活反应气体分子增强化学反应，从而降低了化学气相淀积的温度； 2.等离子增强CVD最重要的特征是能在更低的温度(100～450℃)下淀积出高 性能的薄膜；
薄层电阻是表面为正方形的半导体薄层，在电流方向呈现的电阻。单位为Ω /□。其大 小与正方形边长无关，只要知道了某个掺杂区域的方块电阻，就知道了整个掺杂区域 的电阻值。 物理意义：薄层电阻的大小直接反映了扩散入硅内部的净杂质总量。即
RS
xj
1 1 1 x j qNx j qQ
薄层电阻、结深和薄膜厚度的常用测量方法。
减小注入沟道效应。
离子注入损伤退火的目的是什么？损伤退火常用方法？
目的： 去除由注入造成的损伤，让硅晶格恢复其原有完美晶体结构； 让杂质进入电活性位置－替位位置；恢复电子和空穴迁移率。 常用的损伤退火方法是RTP快速热退火。
光刻分辨率
一般来说， 最小线宽 K1
NA
K1取决光刻系统和光刻胶的性质
10
常用的集成电路封装
DIP dual in-line package双列直插式封装 QFP Quad Flat Package 四面扁平封装 COB chip on board 板上芯片封装 BGA ball grid array球栅阵列封装 LCC Leadless chip carrier无引脚芯片载体 PGA pin grid array针栅阵列封装 PLCC plastic leaded chip carrier 带引线的塑料芯片载体 QFN quad flat non-leaded package四侧无引脚扁平封装 SOP small Out-Line package 小外形封装 SOT Small Outline Transistor package 小尺寸晶体管封装
11
专用名词英汉对照
CVD Chemical Vapour Deposition化学气相淀积 PVD Physical Vapour Deposition物理气相淀积 CMP Chemical Mechanical Polishing化学机械剖光 SOI Silicon On Insulator 绝缘体上硅 RIE Reactive Ion Etching反应离子刻蚀 VLSI Very Large Scale Integrated circuites超大规模集成电路 IC Integrated Circuit集成电路 Foundry 代工厂 Fabless Company 无制造厂公司 ILD Inter Layer Dielectrics 层间介质 IMD Inter Metal Dielectric 金属间介质 PIE Process Integration Engineer 工艺整合工程师 STI Shallow Trench Isolation 浅沟槽隔离 RTA Rapid Thermal Anneal 快速热退火 RTP Rapid Thermal Process快速热处理 LDD Lightly Doped Drain轻掺杂漏区 WAT wafer acceptance test圆片验收测试 PCM Process Control Monitor 工艺控制监控 LTO Low Temperature Oxide低温二氧化硅 PSG Phospho Silicate Glass磷硅玻璃 PECVD Plasma Enhanced Chemical Vapor Deposition等离子增强化学气相淀积 LOCOS LoCal Oxidation of Silicon 硅局部氧化 MBE Molecular Beam Epitaxy 分子束外延 ALD Atomic Layer Deposition 原子层沉积