数字电路课内实验讲义201004
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路实验讲义
杭州电子科技大学
2010.04
实验1 数据选择器的应用
1 实验目的
1.了解数据选择器的电路结构和特点。
2.掌握数据选择器的逻辑功能和测试方法。
3.掌握数据选择器的基本应用。
2 实验仪器与器件
3 实验原理
数据选择器又称为多路开关，是一种重要的组合逻辑部件。它是一个多路输入、单路输出的组合电路，能在通道选择信号（或称地址码）的控制下，从多路数据传输中选择任何一路信号输出。在数字系统中，经常利用数据选择器将多条传输线上的不同数字信号，按要求选择其中之一送到公共数据线上。另外，数据选择器还可以完成其它的逻辑功能，例如函数发生器、桶形移位器、并串转换器、波形产生器等。 （一）用门电路设计四选一数据选择器
四选一数据选择器表达式为301201101001d A A d A A d A A d A A Y +++=，由表达式可以得到当A 1A 0=00时，Y=d 0；A 1A 0=01时，Y=d 1； A 1A 0=10时，Y=d 2；A 1A 0=11时，Y=d 3，这样就起到数据选择的作用。同时由表达式可以直接用门电路设计出数据选择器电路，该电路如图2.4.1所示。
（二）双四选一数据选择器74LS153的应用
74LS153数据选择器集成了两个四选一数据选择器，外形为双列直插，引脚排列如图2.4.2所示，逻辑符号如图2.4.3所示，其中D 0、D 1、D 2、D 3为数据输入端，Q 为输出端，A 0、A 1为数据选择器的控制端（地址码），同时控制两个数据选择器的输出，S 为工作状态控制端（使能端），74LS153的功能表见表2.4.1。
用数据选择器74LS153实现组合逻辑函数设计举例：
当变量数等于地址端的数目时，则直接可以用数据选择器来实现逻辑函数。现设逻辑函数F （X ，Y ）=∑m （1，2），则可用一个四选一完成，根据数据选择器的定义：
30120110100101D A A D A A D A A D A A )A ,Q(A +++=，令A 1=X ，A 0=Y ，1S =0（使能
信号，低电平有效），1D 0=1D 3=0，1D 1=1D 2=1，那么输出Q=F 。
。
。1
1
≥1
A 1
A 0d 0d 1d 2
d 3
&
&
&
&
Y
..
..
..
9
10
11
1
212
13
3144
5
67
8
15
16
1S GND
V CC A 11D 31D 2
2D 02D 12D 22D 32Q
1Q
1D 02S A 01D 1
A 1A 0
1
G 03
MUX
EN 0231Q
0123
1S 1D 01D 11D 2
1D 32S 2D 02D 12D 2
2D 3
2Q
EN 1
图2.4.1 门电路实现的四选一数据选择器 图2.4.2 74LS153管脚图 图2.4.3 74LS153逻辑符号
当变量数大于地址端的数目时，可采用降维或者集成芯片扩展的方式。例如用一块74LS153实现一位全加器，一位全加器的逻辑函数表达式为：
S （A ，B ，CI ）=∑m （1，2，4，7） CO （A ，B ，CI ）=∑m （3，5，6，7）
以CI 为图记变量，降维后A 、B 作为数据选择器的地址端A 1、A 0，输出1Q=S ，2Q=CO ，卡诺图如图2.4.4和图2.4.5所示，得到数据输入：1D 0=CI ，1D 1=CI ，1D 2=CI ，1D 3
=CI ，2D 0=0，2D 1=CI ，2D 2=CI ，2D 3=1，构成的逻辑电路如图2.4.6所示。
AB CI
S
0001111001
10
01
10
01
降维
AB
S
00011110
CI
CI
CI
CI
AB
CI 0001111001
01
00
01
11
降维
AB
00011110
CI
1
CI
CO CO
S
图2.4.4 S 的卡诺图 图2.4.5 CO 的卡诺图 图2.4.6 一位全加器的电路图
（三）八选一数据选择器74LS151的应用
74LS151外形为双列直插，引脚排列如图2.4.7所示，逻辑符号如图2.4.8所示。其中D 0、D 1、D 2、D 3、D 4、D 5、D 6、D 7为数据输入端，Q 为输出端，A 0、A 1、A 2为数据选择器的控制端（地址码），控制数据选择器的数据输出，EN 为工作状态控制端（使能端），74LS151的功能表见表2.4.2。八选一数据选择器的表达式为：
70126012501240123012201210120012012D A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A )A ,A ,Q(A +++++++=
输入 1 — — 0 0 0 0 0 1 0 1 0 输出0
1D 01Q 2Q 0
0 1 1
S
A 1A 0
1D 11D 21D 32D 02D 12D 22D 3
表2.4.1 74LS153功能表