LVDS信号完整性分析及高速背板设计

东南大学硕士学位论文LVDS信号完整性分析及高速背板设计姓名：胡劲松申请学位级别：硕士专业：电磁场与微波技术指导教师：朱晓维;洪伟20040301ＬＶＤＳ信号完整性分析及高速背板设计第二章高速电路板设计技术及其信号完整性分析２．１高速电路设计中的信号完整性综述【７】阁２．１典型的背板与子板结构中的信号干扰情况高速ｒＵ路中的信号完整性问题丰要包括噪声、串扰（ｃｒｏｓｓｔａｌｋ）、电源分配、电磁干扰（ＥＭＩ）与电磁兼容（ＥＭＣ）等。

噪声丰要来自于振铃（上冲和Ｆ冲）、阻抗火配、反射和终端负载。

振铃是在高频信号时钟的上升沿和下降沿，在信号建立的过程中产生的。

阻抗失配的主要是因为大多数高速设备都存在高阻驱动利低阻接收的方式，多层ＰＣＢ扳阻抗的不可控以及带有多个插槽或子板的ＰＣＩ总线的存在。

反射包括正发射和负发劓，当信号的波前遇到高阻时，将发生正发射并带来上冲：反之，当信号遇到低阻时，将发生负反射并带来下冲。

终端负载技术包括在发射端的串联接法，以及在接收端的并联接法（上拉、下拉、Ｔｈｅｖｅｎｉｎ、ＡＣ和二极管）。

此外还有一种同步切换噪声（ＳＳＮ），它是由电流返同路径，地跳垌Ｉ去耦等因素造成的。

当两条走线靠在起时，其中一‘条走线中电流的变化将会引起相邻走线中的电流流动，这种现象就叫交扰，交扰一般发生在高频信号的上升沿和Ｆ降卅。

山丁电容和寄生电感的影响，在电源平面会存在许多复杂的喈振。

而地面和电源面上的谐振都会引起大量的共模ＥＭＩ。

２．２电源［９】【１ｏ】高速系统电源殴计的目标就是为板上的高速设各提供一个噪声尽可能小的纯净的电源。

东南大学坝十学位论文６２．２．１电压损失和噪声问题图２．２电源总线和电源面的示意图在常见的低频电路中，经常采用电源总线为所有板上的器件供电。

但由于总线不可能是完全无耗的，这样总线【：的电压损失将会使总线上的某些设备得不到它的理想：［作电压。

同时每个高速设备产生的噪声也会被其他没备中。

在高频电路中，我们就可以为不同的电压级别分配不同的电源面米解决这些问题。

首先，电源面的总阻抗较小，冈而电压损失也小；其次，由于面上的电流是分散在整个电源平面上，因而一个设备中的噪声不会带给其他的设备。

为了滤除线路中的噪声和ＡＣ成分，还要用到旁路电容。

对于系统电源的滤波，需要采用１０ｕｆ左右的钽电解电容（额定电压至少应为系统电源电压的５倍），它的作川ｔ是滤除电路板上的低频分量；而剥于每个芯片的滤波，则需要采用０．１ｕｆ左右的陶瓷电容，它的作用是滤除电路板上的高频分量。

对于小容量的旁路电容常采用０６０３的封装，以减小电容的寄生电感。

有时为了Ｉ＿ｊ时滤除电路中的低频分量雨Ｉ高频分量，我们可以将一个大电容和小电容相并联，以进一步提高噪声的过滤范围。

建议将常见的表面贴旁路电容置于芯片的正下方。

２．２．２电源面作为信号回路图２—３优化后的信号回路示意图高频信号在跳变日寸会产生ＡＣ电流，此电流通过Ｖｃｃ或地构成‘个呈感性的哑１路，其东南大学硕＝｜＿学位论文７（Ｃ）子板与馈线的ＥＭＩ天线图２—１７子板与背板结构中可能出现的３种ＥＭＩ天线日前ＰＣＢ板Ｊ：的时钟速率越来越高，这就使其尺＿与信号的波长可比，从而容易成为一个有效的ＥＭＩ天线。

为了防Ｉｌ大线效应的产生，必须避免走线的长度接近干扰源信号的有效激励长度，建立良好的接地，并进行ＲＦ的滤波。

东南大学硕士学位论文接收端可以将其消除，同时由于差分信号产生的磁场可以互相抵消，因此比单端走线产生的噪声更低。

基］＝‘嵘声的降低，故可采用根低的电压摆幅，而低摆幅则意味着数据可咀进行快速的切换，进而可以提高数据的传输速率。

此外，数据速率还与ＴＴＬ信号传递到驱动器的快慢，所用传输媒质的带宽性能有关。

３．２高速子板的设计简介图３—２高速了板的器件结构图图３．３高速于板的实物照片本子板的设计目标为５００Ｍｂｐｓ，扳材为ＦＲ一４，共８层板，自上到下分别为ＴｏｐＬａｙｅｒ、３．３Ｖ、ＧＮＤ、ＭｉｄＬａｙｅｒｌ、ＤＧＮＤ＆ＡＧＮＤ、１．５Ｖ＆Ｉ８Ｖ、ＭｉｄＬａｙｅｒ２、ＢｏｔｔｏｍＬａｙｅｒ层。

供电电压为３．３Ｖ，１８Ｖ（Ｓｐａｒｔａｎ—ｌｉＥ）和１．５Ｖ（Ｖｉｒｔｅｘ－ＩＩ）三种。

接地包括模拟地和数字地两种。

该子板的主要器件包括阿块Ｘｉｌｉｎｘ公司的ＦＰＧＡ（ＸＣ２Ｖ１０００和ＸＣ２Ｓ２００Ｅ），一块Ｘｉｌｉｎｘ公司的ＣＰＬＤ（ＸＣＲ３１２８ＸＬ），两块ＮａｔｉｏｎａｌＳｅｍｉｃｏｎｄｕｃｔｏｒ公司的ＬＶＤＳ串化解串芯片（ＤＳ９２Ｌｖｌ６），一块ＮａｔｉｏｎａｌＳｅｍｉｃｏｎｄｕｃｔｏｒ公司的时钟分配芯片（ＤＳ９２ＣＫｌ６），两块ＡＭＤ公司的Ｆｌａｓｈ芯片（ＡＭ２９ＬＶ０４０Ｂ）以及一块ＮａｔｉｏｎａｌＳｅｍｉｃｏｎｄｕｃｔｏｒ公司的ＡＩＤ转换芯片（ＡＤＣｌ０Ｄ０４０）。

两块ＦＰＧＡ的配置既支持基于ＪＴＡＧ１：３的配置方式，也支持基于ＣＰＬＤ平ｌＩＦｌａｓｈ的导引配置方式。

同时子板上共预留了，７０对ＬＶＤＳ方式的走线。

其中ＬＶＤＳｌ—４０用于板间Ｃａｒｄ２Ｃａｒｄ的通信，ＬＶＤＳ４１—５０用丁板内Ｃｈｉｐ２Ｃｈｉｐ的通信，ＬＶＤＳ５１—６０削于板内白环的通信。

３．３高速背板的设计简介图３．４高速背板的顶层结构图东南大学坝十学位论文图３—５高速背板的实物照片本背板的殴计目标为５００Ｍｂｐｓ，板材为ＦＲ．４，共６层板，背板总厚度为１８ｍｍ，每层厚０３６ｍｍ。

其中，第１层为ＬＶＤＳ层，第２层为地，第３层为ＬＶＤＳ层，第４层为地，第５层为ＴＴＬ层，第６层为ＴＴＬ层。

板ｌ所有ＬＶＤＳ走线的差分阻抗取１００欧，计算采用ＡＤＳ２００２的“ＬｉｎｅＣａｌｃ—ｒ具。

板上的走线类型主要包括：两条线不等睦的微带型ＬＶＤＳ；最大允许线宽的微带型ＬＶＤＳ；导带宽度粗细不一致的微带型ＬｖＤＳ；标准的微带型ＬｖＤＳ；差分共面微带线；连续弯折的微带型ＬＶＤＳ；疏耦合的含两组过孔的带状ＬＶＤＳ（差分阻抗不是１００欧）；密耦台的含两组过孔的带状ＬｖＤＳ（差分阻抗是１００欧）；同时跨越６层板的传输线；处于第５层或第６层的单端线。

该背板共包括５个区域：其中４个区域上走的是较短的传输线（约５２ｍｍ），还有１个区域上走的是较睦的传输线（约１３１ｍｍ）。

东哲大学坝十学位论文２４３．４高速背板的系统仿真和实验验证３．４．１背板的基本设计考虑【１习倒３－６高速背板系统的示意图背扳的一般结构为：发送芯片（ＴＸ）、子板、接插件、背板、接插件、子板和接收芯片（ＲＸ）。

对ＬＶＤＳ信号而言，在接收端还需要一个１００Ｑ左右的终端电阻跨接在两条信号线上。

ＬＶＤＳ的发送ｊ卷片采用电流模式驱动器（ＣＭＬ）来发送数据，一般为３５ｍＡ的电流驱动，最后经过终端１００Ｑ的终端电阻，所以在接收芯片得到的理想电压应该为３５０ｍＶ，相应的Ｖｐｐ应为７００ｍＶ。

完成串化神ｌ解串功能的收发芯片除了采用Ｘｉｌｉｎｘ公司的Ｖｉｒｔｅｘ一｜｜和Ｓｐａｒｔａｎ－Ｉ｜Ｅ系列ＦＰＧＡ之外，还采用Ｊ，美国国家半导体公司推出的高速率的专用ＬＶＤＳｊ占片。

将来要实现更高速率的数据传输可以采刷Ｘｉｌｉｎｘ公司在ＶＪｒｔｅｘ－ＩＩＰｒｏ系列ＦＰＧＡ，其内部集成了ＲｏｃｋｅｔｌＯ专利技术，时钟速率司以达到３．１２５ＧＨｚ。

微带线和带状线都能应用ＬＶＤＳ技术。

其中差分边缘耦合带状线，高频电流的电磁场均匀的分布在导带的上ｒ两侧，导一射损耗小，受到的干扰小，但需要通过过孔实现信号的互联，这样其带宽受到了ＦＨ制。

差分微带线，适合＿丁低速高密度的确·线，若需要进行短距离的高速应用则必须加宽微带线以减小损耗，增大噪声容限。

而差分共面微带线则可以在分布紧密的元件之间获得较高的带宽，并且可以在封装、接插什处为信号提供良好的转接。

高速差分接插什其内部信号脚紧密耦台，以减小差分对之间的相位差。

而每个差分对之间间隔定的距离或者用地信号隔开，以减小交扰。

ＰＣＢ上的过孔用乘连接不同的板层和不同的元件。

存高速电路中供信号电流返回的“返回过孔”还是必不可少的。

在仿真建模中过孔电容一股取１－２ｐＦ。

东南大学倾二卜学位论文ＬＶＤＳ信号完整性分析及高速背板ｉ５｝计３．４．２仿真与测试环境图３．７高速背板系统的测试照片◇仿真环境：ＡＤＳ２００２ＴＤＲ：ＣａｄｅｎｃｅＰＳＤ＿１４．２ＳｉｇＸｐｌｏｒｅｒ◇测试环境：Ａｇｉｌｅｎｔ５４８５５Ａｉｎｆｉｎｉｉｕｍ６ＧＨｚＤＳＯ；ＢＥＲ测试程序Ｃａｄｅｎｃｅ仿真时取１７位的伪随机序列，抖动和终端偏置条件均取０。

由于ＣａｄｅｎｃｅＳｉｇＸｐｌｏｒｅｒ在仿真时，还需要调Ｊ＝｜；｜ｈｓｐｉｃｅ程序，因此仿真需要耗费大量的时间，平均每次计算一个频率下的眼图大约需要１个、ｒ＿小时。

为此在本实验中，仅仿真了５００Ｍｂｐｓｒ的眼图情况。

在进行ＢＥＲ测试时，系统能够稳定］：作的上限约为５４０ＭＨｚ，这是因为ＸＣ２Ｖ１０００的ＤＣＭ最大额定输出为２７０ＭＨｚ，而ＸＣ２Ｓ２００Ｅ最大也只能：［作到２７５ＭＨｚ。

考虑到实际的测试程序需要在约束条件中输入系统时钟的周期，因此我们取系统时钟最小为１５ｎｓ，对应时钟的最大频率为２６６ＭＨｚ。

另外在对不同频率的ＢＥＲ进行跟踪测试时，为了测试的方便，我们将发射板ＴＸ接上信号源，而将接收板ＲＸ用品振提供时钟，这样在测量某一信道的ＢＥＲ时，只需要改变ＴＸ程序中的约束条什ＣＬＫＩＮ—ＰＥＲＩＯＤ，而ＲＸ程序则无需作任何改变。

理想情况下，接收端终端，ＩｚＩ＿ｆＨ上应该得到峰峰值为７００ｍＹ的伪随机信号。

东南大学顾＋学位论文３．４．３短传输线（直线距离５２ｍｍ）的仿真、测试与分析【１叼幽３－８高速短背板（５２ｍｍ）的ＰＣＢ版图上＿ｃ州。

Ｊｉｊ＿’ｃ删主Ｉｃ州ｉ≮』ｃ４ＨＩＩＩｊｕ００ＯＯＨ】＿＿Ｃ３Ｐ上Ｅ４ＰＴ９ｒＴｏＦ０二，·——０幽３—９用Ｃａｄｅｎｃｅ仿真一个典型的背板结构豢万一一一赫一巨王。

丁ｉ～Ｆ～川叶一．：ｊ１嬲—刍¨０．一王。

丁㈨一Ｆ～一一瓣吊型．．４。

》黜篙一撕裂。

瞎１Ｊ旷ＬＡ２ＡＤＳ的仿真图图３－１１Ａ型传输线的走线示意图广寸一舷ｔＩ～＼、、、ｊ、：Ⅲ，＼｝Ｏ川４ｆｒｅｑ．ＧＨｚ（ａ）时域仿真（ＴＤＲ）（ｂ）频域仿真（Ｓ参数）图３—１２Ａ型传输线的ＡＤＳ仿真波形Ａ３ＳｉｇＸｐｌｏｒｅｒ的眼圈仿真与实测１圈（５００Ｍｂｐｓ）实测和仿真结果：Ｖｐｐ＝５７０ｍＶ阿３．１３Ａ型传输线的Ｃａｄｅｎｃｅ仿真波形和实测眼图Ａ４分析从幽３—１２（ａ）中可以看出，南于ＬＶＤＳ线对的两条信号线不等长，因此在不平衡处产生了过冲（１１５Ｖ）平¨下冲（１．１０Ｖ），它还会引起正负信号之间的相位差（ｓｋｅｗ）。

从图３－１２（ｂ）中１日以看出，传输线在５００ＭＨｚ时的Ｓ１１为．７ｄＢ。

在图３．１３的Ｃａｄｅｎｃｅ仿真波形和实测眼圈中，我们得到接收端的Ｖｐｐ约为５７０ｍＶ，这表明Ａ型传输线在５００Ｍｂｐｓ下性能良好。