南京理工大学 数字电路课件
合集下载
数字电路 完整课件讲解
• 栅极电容的电荷不易泄漏掉，容易由于外界静电 感应积累电荷，在栅极产生较高的电压，造成栅极 氧化层击穿，损坏MOS管。
2.1.4 MOS 管的开关特性
• 在数字集成电路中，一般都 在输入端加上保护电路。如图 在GS间加保护二极管DZ，当静 电压超过一定限度后，二极管 击穿导通，使静电荷泄放保护 氧化层不被击穿。
二、 CMOS 与非门、或非门、与门和或门
2、CMOS门电路的构图原则
①工作管（NMOS）与负载管（PMOS）要成对出现。 同一对NMOS、PMOS管栅极接在一起作为输入端； NMOS管的B极均接地，PMOS管的B极均接电源 ②工作管相串，相应的负载管应相并；工作管相并 相应的负载管相串。 ③工作管先串后并，则负载管应先并后串，工作管 先并后串，则负载管先串后并。 ④工作管相串为“与”，相并为“或”，由工作 管组 与负载管组联接点引出则倒相。
二个概念：
（1）输出高电平电流IOH
• 输出uo为高电平时，CMOS反相 器中，PMOS管T2导通，NMOS管T1 截止。Io从VDD经TP流出，供给负 载 RL 。 • 这时负载RL是向反相器索取电流，所以常常形 象地称之为拉电流负载，并把反相器能够输出的 最大电流IOH，叫带拉电流负载的能力。
（二）CMOS反相器的静态特性 2、输出特性： uo f (i0 )
（二）CMOS反相器的静态特性 1、输入特性： i I f (u I )
• 正常工作电压情况下，由于MOS 管输入电阻很高，iI≈0；
• 当uI＞VDD＋uDF时，保护二极管
D3导通，电流急剧增加； 当uI< - uDF时，D1导通，i1经D1、
RS流出，见P96图2.3.3（c）
（二）CMOS反相器的静态特性 2、输出特性： uo f (i0 )
2.1.4 MOS 管的开关特性
• 在数字集成电路中，一般都 在输入端加上保护电路。如图 在GS间加保护二极管DZ，当静 电压超过一定限度后，二极管 击穿导通，使静电荷泄放保护 氧化层不被击穿。
二、 CMOS 与非门、或非门、与门和或门
2、CMOS门电路的构图原则
①工作管（NMOS）与负载管（PMOS）要成对出现。 同一对NMOS、PMOS管栅极接在一起作为输入端； NMOS管的B极均接地，PMOS管的B极均接电源 ②工作管相串，相应的负载管应相并；工作管相并 相应的负载管相串。 ③工作管先串后并，则负载管应先并后串，工作管 先并后串，则负载管先串后并。 ④工作管相串为“与”，相并为“或”，由工作 管组 与负载管组联接点引出则倒相。
二个概念：
（1）输出高电平电流IOH
• 输出uo为高电平时，CMOS反相 器中，PMOS管T2导通，NMOS管T1 截止。Io从VDD经TP流出，供给负 载 RL 。 • 这时负载RL是向反相器索取电流，所以常常形 象地称之为拉电流负载，并把反相器能够输出的 最大电流IOH，叫带拉电流负载的能力。
（二）CMOS反相器的静态特性 2、输出特性： uo f (i0 )
（二）CMOS反相器的静态特性 1、输入特性： i I f (u I )
• 正常工作电压情况下，由于MOS 管输入电阻很高，iI≈0；
• 当uI＞VDD＋uDF时，保护二极管
D3导通，电流急剧增加； 当uI< - uDF时，D1导通，i1经D1、
RS流出，见P96图2.3.3（c）
（二）CMOS反相器的静态特性 2、输出特性： uo f (i0 )
《数字电路说课》课件
数字电路设计方法
单击此处添加文本具体内容
GENERAL WORK REPORT FOR FOREIGN
硬件描述语言
硬件描述语言（HDL）是一种用于描述数字电 路和系统的语言，它能够描述电路的结构、行 为和功能。常见的硬件描述语言包括Verilog 和VHDL。
HDL的主要优点是能够在高抽象层次上描述电 路，使得设计者能够更加关注电路的逻辑和行 为，而不是具体的实现细节。这有助于提高设 计的可重用性和可维护性。
数字电路说课
单击此处添加文本具体内容
GENERAL WORK REPORT FOR FOREIGN
CONTENTS
目录
1
WORKREVIEW
数字电路概述
2
UNDERWORK
数字电路基础知识
4
FUTUREOUTLOO K
数字电路的实现与 测试
5
Байду номын сангаас
UNDERWORK
数字电路的故障诊 断与排除
3
WORKHARVEST
数字电路基础知识
单击此处添加文本具体内容
GENERAL WORK REPORT FOR FOREIGN
逻辑门电路
总结词
逻辑门电路是数字电路的基本组成部 分，用于实现逻辑运算。
详细描述
逻辑门电路有与门、或门、非门等基本 类型，它们通过输入和输出的逻辑关系 实现逻辑运算，是构成复杂数字电路的 基础。
03
随着数字电路功能的日益复杂，设计与验证的难度越来越大，
需要更高效的设计与验证方法。
数字电路的未来展望
数字电路将继续在材料、工艺、设计方 法等方面取得创新突破，推动集成电路 技术的不断发展。
《数字电路~》PPT课件
NOL
IOL IIL
1616 1
IOH=－7.5mA,但手册规定 |IOH|<0.4mA,故取|IOH|=0.4mA;
IIL IOL
每个负载门的输入电流为
IIHNO=H 40μAIIOIHH
0.4 10 0.04
综上所述,扇出系数NO=10
IOH IIH
例：为保证G1输出的高低电平 能正确传递到G2,要求vO1=VOH、 vI2≥VIH<min>；vO1=VOL、 vI2≤VIL<max>,试计算RP的最 大允许值.所有参数见前
0 Voff1 Vth 2Von 3 VI/V
③ 输出高、低电平的最小值
输出高电平最小值VOHmin 输出低电平最大值VOLmax
2.4V 0. 4V
VOH VO/V
4 AB
VoHmin
2
C
VOL
DE 0 Voff1 Vth 2Von 3 VI/V
④ 阈值电压<Vth>: 转折区中点对应的输入电压称阈值电压Vth.
A&
B
AB
00 01 10 11
Y
Y
0 0 0 1
Y=AB
A Y
B
继续
2、二极管或门
5V A
D1 0V B
D2
Y
R
3kΩ
uA uB
0V 0V 0V 5V 5V 0V 5V 5V
uY
0V 4.3V 4.3V 4.3V
D1 D2 截止 截止 截止 导通 导通 截止 导通 导通
A ≥1
Y B
AB Y
00 0 01 1 10 1 11 1
扇出系数=10
<2> 74S20为4输入与非门：
南京理工大学 数字电路课件
F(Q,X,P)=m0m1m4m6m7
P
A
X B C Q 高位
0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7
≥1
F（Q，X，P）
F(Q,X,P)=m0+m1+m4+m6+m7
P
A
X B C Q 高位
&
F（Q，X，P）
F(Q,X,P)=m0m1m4m6m7
③ 利用高电平输出有效的译码器和或非门。 F(Q,X,P)=m2+m3+m5
74148为8线—3线优先编码器, 输入为低电平有效,输出 为3位二进制反码,HPRI是最高位优先编码器的说明.图 中: ST端为输入控制端,当ST=0时,电路处于正常工作状 态; 当ST=1时,电路禁止工作, Y2Y1Y0=111 .
YS：选通输出端.
YS=ST I0I1I2I3I4I5I6I7
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
F 0 0 0 1 0 1 1 1
(2) 化简、求最简函数表达式 BC 00 A 0 1
01
11
1
10
1
1
1
F=AB+AC+BC =AB· BC AC·
(3) 画电路图
F
&
&
&
&
A
B
C
例
设计一个两位二进制数比较器。
设计一个具有互相排斥输入条件的编码器. 输入: X0 、X1、X2 、X3 对应关系：
输入 X0 X1 X2 X3
输出：A1、A0
A1 A0 0 0 0 1 1 0 1 1
P
A
X B C Q 高位
0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7
≥1
F（Q，X，P）
F(Q,X,P)=m0+m1+m4+m6+m7
P
A
X B C Q 高位
&
F（Q，X，P）
F(Q,X,P)=m0m1m4m6m7
③ 利用高电平输出有效的译码器和或非门。 F(Q,X,P)=m2+m3+m5
74148为8线—3线优先编码器, 输入为低电平有效,输出 为3位二进制反码,HPRI是最高位优先编码器的说明.图 中: ST端为输入控制端,当ST=0时,电路处于正常工作状 态; 当ST=1时,电路禁止工作, Y2Y1Y0=111 .
YS：选通输出端.
YS=ST I0I1I2I3I4I5I6I7
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
F 0 0 0 1 0 1 1 1
(2) 化简、求最简函数表达式 BC 00 A 0 1
01
11
1
10
1
1
1
F=AB+AC+BC =AB· BC AC·
(3) 画电路图
F
&
&
&
&
A
B
C
例
设计一个两位二进制数比较器。
设计一个具有互相排斥输入条件的编码器. 输入: X0 、X1、X2 、X3 对应关系：
输入 X0 X1 X2 X3
输出：A1、A0
A1 A0 0 0 0 1 1 0 1 1
数字电路ppt课件
主要的工具是逻辑代数，电路的功能用真值表、
逻辑表达式及波形图表示。
3
模拟电路研究的问题
基本电路元件: 基本模拟电路:
•晶体三极管 •场效应管 •集成运算放大器
• 信号放大及运算 (信号放大、功率放大） • 信号处理（采样保持、电压比较、有源滤波） • 信号发生（正弦波发生器、三角波发生器、…）
4
数字电路研究的问题
长中含反， 去掉反。
A B(A A) A B
例如：A ABC DE A BC DE
被吸收
32
3.混合变量的吸收： AB AC BC AB AC
证明： AB AC BC
1
AB AC (A A)BC
正负相对， 余全完。
AB AC ABC ABC AB AC
BA BD BC
38
吸收
例如： AB AC BCD AB AC BC BCD AB AC BC AB AC
33
五、摩根定理
AB AB AB AB
还有更多变量
可以用列真值表的方法证明：
A
B A•B A • B A
B AB
00 01
1
11
01 01
1
01
10 01
0
11
11 10
0
00
34
反演定理：将函数式 F 中所有的
C
开关断为逻辑“0”
E
F
灯亮为逻辑“1”
灯灭为逻辑“0”
20
E
真值表 AB 00 00 01 01 10 10 11 11
A B C
CF 00 11 01 11 01 11 01 11
真值表特点： 任1 则1, 全0则0。
数字电子技术基础(数字电路)第一章数字电路概述 ppt课件
来表示1 和 0
数字信号的描述：
高电平 低电平
v(t)
上升沿 下降沿
t
2. 数字集成电路的分类及特点
分类
按功能
组合型；时序型
按器件类型
TTL型； CMOS型
按集成度
小规模；中规模；大规模； 超大规模；甚大规模
分类
晶体管数量 典型器件/电路
小规模(SSI) 中规模(MSI)
几十以内 几百
逻辑门 加法器、计数器
三、补码及其运算
【例】设字长为4，分别写出+6、－6的原码、反码 和补码。
原码
反码
补码
＋6 0 110 －6 1 110
0 110 1 001
0 110 1 010
补码怎么变回原码？
原码、反码、补码对照表
（字长为4）
思考
字长为n时原码、反码和 补码所能表示的数值范 围？
原码 (2n-1 1)~+(2n-1 1) 反码 (2n-1 1)~+(2n-1 1) 补码 2n-1 ~+(2n-1 1)
① (1010110.101)B = ( 86？.625 )D 计权相加
126+124+1 22 +121+121+123
思考
推广到任意进制转换成十进制？
② (37.706)D = ( 100101?.101101 )B
(37)D
(0.706)D
除2取余
乘2取整
(100101)B
(0.101101 )B
分组
代换
( 0101 1100 1011 . 0100 1000 )B
② (1F5. 6)H = ( 1111？10101.011 )B
数字信号的描述：
高电平 低电平
v(t)
上升沿 下降沿
t
2. 数字集成电路的分类及特点
分类
按功能
组合型；时序型
按器件类型
TTL型； CMOS型
按集成度
小规模；中规模；大规模； 超大规模；甚大规模
分类
晶体管数量 典型器件/电路
小规模(SSI) 中规模(MSI)
几十以内 几百
逻辑门 加法器、计数器
三、补码及其运算
【例】设字长为4，分别写出+6、－6的原码、反码 和补码。
原码
反码
补码
＋6 0 110 －6 1 110
0 110 1 001
0 110 1 010
补码怎么变回原码？
原码、反码、补码对照表
（字长为4）
思考
字长为n时原码、反码和 补码所能表示的数值范 围？
原码 (2n-1 1)~+(2n-1 1) 反码 (2n-1 1)~+(2n-1 1) 补码 2n-1 ~+(2n-1 1)
① (1010110.101)B = ( 86？.625 )D 计权相加
126+124+1 22 +121+121+123
思考
推广到任意进制转换成十进制？
② (37.706)D = ( 100101?.101101 )B
(37)D
(0.706)D
除2取余
乘2取整
(100101)B
(0.101101 )B
分组
代换
( 0101 1100 1011 . 0100 1000 )B
② (1F5. 6)H = ( 1111？10101.011 )B
南京理工大学数电实验——数字电路2
数字逻辑电路实验实验报告学院：电子工程与光电技术学院班号：9171040G06姓名：徐延宾学号：9171040G0633实验编号：0259指导教师：花汉兵2019年5月3日目录1实验目的32实验要求32.1实验内容 (3)3实验原理3 4实验仪器65实验步骤65.1测试74LS161四位二进制计数器逻辑功能 (6)5.2设计计数器 (6)5.3测试CD4518BCD码计数器逻辑功能 (8)5.4绘制CD4518BCD码计数器的工作波形 (8)6实验总结9参考文献9实验3任意进制计数器设计1实验目的掌握任意进制计数器的逻辑功能及应用。
2实验要求实现模16内任意区间电路设计与十进制计数器工作波形绘制。
2.1实验内容1.按照表格3测试74LS161四位二进制计数器逻辑功能。
2.用74LS161四位二进制计数器设计完成0→1→2→3→4→5→6→B→C→D→0区间计数器。
3.按照表5测试CD4518BCD码计数器逻辑功能。
4.绘制CD4518BCD码计数器的工作波形(EN为时钟脉冲输入端)3实验原理1.74LS161四位二进制同步加法计数器逻辑功能如图1与引脚布局图如图2。
图1:74LS161四位二进制同步加法计数器逻辑图图2:74LS161引脚布局图图3:74LS161逻辑功能图CP:计数器脉冲输入端，上升沿触发。
Cr:异步清零端(复位端)，低电平有效。
A,B,C,D:预置数并入数据输入端。
LD:同步预置数据控制端，低电平有效。
当控制端有效时，在时钟脉冲作用下，一次性将并入口数据送到输出端。
S1,S0:工作状态使能端，当S1S0=0时，计数器处于保持状态。
S1S0=1，计数器处于加法状态。
Q D,Q C,Q B,Q A:计数器四位输出端。
Q CC:进位输出端，当Q D·Q C·Q B·Q A·S1=1时，Q CC端输出高电平。
2.双四位同步BCD码加法计数器CD4518逻辑图与引脚布局图：图4:CD4518逻辑图与引脚布局图图5:CD4518逻辑功能图Cr:异步清零端(复位端)，高电平有效。
南京理工大学_数字电路课件
若用高电平VH表示逻辑“1”,用低电平VL表示逻辑 “0”,则称为正逻辑约定,简称正逻辑;
若用高电平VH表示逻辑“0”,用低电平VL表示逻辑 “1”,则称为负逻辑约定,简称负逻辑.
在本课程中,如不作特殊说明,一般都采用正逻辑表示.
VH和VL的具体值,由所使用的集成电路品种以及所 加电源电压而定,有两种常用的集成电路:
2. 格雷码(Gray码) 格雷码为无权码,特点为：相邻两个代码之间仅有一
位不同,其余各位均相同.具有这种特点的代码称为循环码, 格雷码是循环码.
格雷码和四位二进制码之间的关系:
设四位二进制码为B3B2B1B0,格雷码为R3R2R1R0,
则
R3=B3, R2=B3 B2 R1=B2 B1 R0=B1 B0
常见的BCD码有8421码、5421码、2421码、余3码等。
十进制数
0 1 2 3 4 5 6 7 8 9
8421码
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
常用BCD码
5421码
2421码
0000 0001 0010 0011 0100 1000 1001 1010 1011 1100
1.1.2 几种简单的编码 1. 二 - 十进制码 (BCD码)( Binary Coded Decimal codes)
用四位二进制代码来表示一位十进制数码,这样的代 码称为二-十进制码,或BCD码.
四位二进制有16种不同的组合,可以在这16种代码中 任选10种表示十进制数的10个不同符号,选择方法很多.选 择方法不同,就能得到不同的编码形式.
按权展开式：
n1
(N) 8
ai
8i
若用高电平VH表示逻辑“0”,用低电平VL表示逻辑 “1”,则称为负逻辑约定,简称负逻辑.
在本课程中,如不作特殊说明,一般都采用正逻辑表示.
VH和VL的具体值,由所使用的集成电路品种以及所 加电源电压而定,有两种常用的集成电路:
2. 格雷码(Gray码) 格雷码为无权码,特点为：相邻两个代码之间仅有一
位不同,其余各位均相同.具有这种特点的代码称为循环码, 格雷码是循环码.
格雷码和四位二进制码之间的关系:
设四位二进制码为B3B2B1B0,格雷码为R3R2R1R0,
则
R3=B3, R2=B3 B2 R1=B2 B1 R0=B1 B0
常见的BCD码有8421码、5421码、2421码、余3码等。
十进制数
0 1 2 3 4 5 6 7 8 9
8421码
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
常用BCD码
5421码
2421码
0000 0001 0010 0011 0100 1000 1001 1010 1011 1100
1.1.2 几种简单的编码 1. 二 - 十进制码 (BCD码)( Binary Coded Decimal codes)
用四位二进制代码来表示一位十进制数码,这样的代 码称为二-十进制码,或BCD码.
四位二进制有16种不同的组合,可以在这16种代码中 任选10种表示十进制数的10个不同符号,选择方法很多.选 择方法不同,就能得到不同的编码形式.
按权展开式：
n1
(N) 8
ai
8i
南京理工大学电路课件
南京理工大学电光学院
电路
1.5 电压源和电流源
为了得到各种实际电源的电路模型，定义两种理想的 电路元件——理想电压源和理想电流源.
电压源
理想电压源 若一个二端元件输出电压恒定则称为理想电压源. 电路符号:
.
电路
Us
.
.
us(t) _ +
.
南京理工大学电光学院
1.5 电压源和电流源
理想电压源
基本性质: I + + Us _ 输出电压恒定，和外电路无关.
第1章 电路模型和电路定律
1.1 电路和电路模型 1.2 电流和电压的参考方向 1.3 功率和能量 1.4 电阻元件 1.5 电压源和电流源 1.6 受控源 1.7 基尔霍夫定律
电路 南京理工大学电光学院
1.1 电路和电路模型
电路的概念
电路是由用电设备或元器件（称为负载）与供电设备 （称为电源）通过导线连接而构成的提供给电荷流动 的通路.
dt
量纲：安培（A） 1安培 = 1库仑/秒 1kA=103A ；1mA=10-3A；1μA=10-6A
电路 南京理工大学电光学院
1.2 电流和电压的参考方向
一些常用的十进制倍数的表示方法：
符号 T 中文 太 G 吉 M k c m 毫 μ 微 n 纳 p 皮
兆 千 厘
数量 1012 109 106 103 10-2 10-3 10-6 10-9 10-12
电压
电路中a、b两点之间的电压uab：将单位正电荷从a点移
到b点所需的能量或功.
Wa
q
+
Wb
失去能量 Wa-Wb
a
.
b
.
Wa Wb dW uab q dq
电路
1.5 电压源和电流源
为了得到各种实际电源的电路模型，定义两种理想的 电路元件——理想电压源和理想电流源.
电压源
理想电压源 若一个二端元件输出电压恒定则称为理想电压源. 电路符号:
.
电路
Us
.
.
us(t) _ +
.
南京理工大学电光学院
1.5 电压源和电流源
理想电压源
基本性质: I + + Us _ 输出电压恒定，和外电路无关.
第1章 电路模型和电路定律
1.1 电路和电路模型 1.2 电流和电压的参考方向 1.3 功率和能量 1.4 电阻元件 1.5 电压源和电流源 1.6 受控源 1.7 基尔霍夫定律
电路 南京理工大学电光学院
1.1 电路和电路模型
电路的概念
电路是由用电设备或元器件（称为负载）与供电设备 （称为电源）通过导线连接而构成的提供给电荷流动 的通路.
dt
量纲：安培（A） 1安培 = 1库仑/秒 1kA=103A ；1mA=10-3A；1μA=10-6A
电路 南京理工大学电光学院
1.2 电流和电压的参考方向
一些常用的十进制倍数的表示方法：
符号 T 中文 太 G 吉 M k c m 毫 μ 微 n 纳 p 皮
兆 千 厘
数量 1012 109 106 103 10-2 10-3 10-6 10-9 10-12
电压
电路中a、b两点之间的电压uab：将单位正电荷从a点移
到b点所需的能量或功.
Wa
q
+
Wb
失去能量 Wa-Wb
a
.
b
.
Wa Wb dW uab q dq
数字电路全部PPT课件
（10、11、12、13、14、15）
. 位置表示法：(N)16 = (Hn-1Hn-2...H0 H-1H-2..) 16
按权展开式：
(N)2=Hn-116n-1+Hn-216n-2+...+H0160+H-116-1+H-216-2+...
（C07.A4)16= （C07.A4)H= C07.A4H= 12×162+0×161+7×160+10×16-1+4×16-2
小数部分
二、常用计数体制
1、十进制（Decimal）
. （N）10= (Dn-1Dn-2...D0 D-1D-2.. ) 10
(271．59)10＝ 2×102十7×101十1×100十5×10-1十9×10-2
2020年10月2日
5
2、二进制（Binary）
基数 ： 2
位权：2i
数符Bi: 0、1 (可以用低、高电平表示)
正数的三种代码相同，都是数值码最高位加符号位 “0”。
即X≥0时,真值与码值相等,且:X=[X]原= [X]反= [X]补例： 4位二进制数X=1101和Y=0.1101
[X]原= [X]反= [X]补= 01101, [Y]原= [Y]反= [Y]补= 0.1101
2020年10月2日
20
三、二——十进制编码（Binary Code Decimal码）
2020年10月2日
12
二、十六进制与二进制转换
1、十六进制转换为二进制 根据数值关系表用四位二进制数码逐位替代各位
十六进制数码。 （52.4)16=(01010010.0100)2 =(1010010.01)2 2、二进制转换为十六进制 将二进制数从小数点起，分别按整数部分和小数
南京理工大学 数字电路课件
F1(A,B,C)=Σm(1,5,6,7)
F2(A,B,C)=Σm(0,1,3,6,7)
F3(A,B,C)=Σm(3,4,5,6,7)
A B C
1
1
1
& & & & & & & &
m0
m1 m2 m3
m4
m
5
m6 m7
≥1 ≥1 ≥1
F1 F2 F3
2) 存放数据表和函数表:例如三角函数、对数、乘法等表 格。 3）存放调试好的程序。 * 2）、3）是PROM的主要用途。
③ 将地址输入和Fi之间的关系填入真值表得： 地址 A1 A0 0 0 0 1 1 0 1 1
F0 0 1 0 0
数据 F1 F2 1 0 0 0 1 1 0 1
F3 0 1 0 0
F0=A1A0 F1=A1A0+ A1A0 F2=A1A0+ A1A0 F3=A1A0
ROM实际是一种组合电路结构。
6.2.1 可编程阵列逻辑(PAL)
PAL的基本结构 A0
1 1 1
& & & & ≥1 ≥1
A1
A2
实际产品中,构成输出的 乘积项可达8个.
F0 F1
1. PLA的输出结构 PAL的与阵列结构类同.但输出结构有多种: 1) 组合输出型(这种结构适用于实现组合逻辑电路)
输入项
① 专用输出结构 共有三种形式: 高输出有效; 低输出有效; 互补输出. 本例为低 输出有效 I
ASIC分类： ASIC属用户定制电路。（Custom Design IC).包括全定制和半定制两种。 全定制（Full custom design IC):半导体生产厂家根据用户 的特定要求专门设计并制造。 特点：生产周期长，费用高，风险大。在大批量定型产品 中使用。 半定制（Semi- custom design IC):半导体生产厂家设计并 制造出的标准的半成品芯片。 半定制电路分类： ㈠ 门阵列 （Gate Array)
模拟电路与数字电路(I) 第2章(半导体器件基础)
2 半导体器件基础主要内容★半导体的基础知识★★半导体器件的核心环节——PN结★★★半导体二极管的物理结构、工作原理、特性曲线和主要参数以及二极管基本电路及其分析方法与应用★★★★半导体三极管的物理结构、工作原理、特性曲线和主要参数以及三极管基本电路及其分析方法与应用★★★★★场效应管的物理结构、工作原理、特性曲线和主要参数2.1 半导体的基本知识2.1.1 本征半导体•导电性能介于导体和绝缘体之间的物质称为半导体。
•常用的半导体有硅（Si）和锗（Ge）。
•纯净的半导体称为本征半导体，其原子结构是晶体结构，故半导体管又称晶体管。
共价键结构半导体的特点：①共价键上的电子受原子核束缚较紧，不象自由电子那样活泼。
——半导体的导电性不如导体。
②共价键上的某些电子受外界能量激发（如受热或光照）后，可挣脱共价键束缚，成为带负电荷的自由电子。
自由电子在电场力作用下，逆着电场方向作定向运动，形成电子流。
——电子是半导体的载流子之一。
③共价键上的电子挣脱共价键束缚成为带负电荷的自由电子后，在其原来的位置留下一个空位，称为空穴。
空穴的出现是半导体区别于其他导体的一个重要特点。
电子—空穴对本征激发、复合•本征激发：本征半导体受外界能量激发，产生电子—空穴对的现象。
•电子—空穴对: 本征半导体受外界能量激发，自由电子和空穴成对出现。
•复合: 自由电子和空穴也会重新结合，叫做复合。
•自由电子和空穴是两种电量相等、性质相反的载流子。
2.1.2 杂质半导体•N型半导体: 在本征半导体硅（或锗）中掺入微量五价元素磷（或砷），以电子导电为主的半导体称为N型半导体。
在外电场的作用下，其电流主要是电子电流。
•P型半导体：在本征半导体硅（或锗）中掺入微量三价元素硼（或镓），以空穴导电为主的半导体称为P型半导体。
掺入了三价元素的杂质半导体，空穴是多数载流子，电子是少数载流子。
2.1.3 PN结及其单向导电性•扩散运动：P型半导体和N型半导体的交界面处形成载流子浓度的差异。
南京理工大学数字电路课内实验数字电路4
数字逻辑电路实验实验报告学院：电子工程与光电技术学院班号：9171040G06姓名：徐延宾学号：9171040G0633实验编号：0259指导教师：花汉兵2019年5月14日目录1实验目的3 2实验要求3 3实验内容3 4实验原理45实验步骤55.174LS194四位双向移位寄存器逻辑功能测试 (5)5.274LS194设计实现左，右循环计数 (5)5.374LS194设计实现扭环计数 (8)5.4模15计数器设计 (8)5.574LS194设计实现五分频电路 (9)6实验思考与总结11参考文献11实验4移位寄存器及应用1实验目的掌握移位寄存器的逻辑功能及应用。
2实验要求用移位寄存器实现循环工作和分频器工作。
并绘制分频器工作波形。
3实验内容1.按表测试74LS194四位双向移位寄存器逻辑功能。
2.用74LS194设计实现（自启动）左，右循环计数，状态如图1。
图1:左，右循环计数状态转换图3.用74LS194设计实现（无自启动）扭环计数，状态如图2。
图2:扭环计数状态转换图4.用74LS194实现M=2n−1最大长度计数，反馈表达式为D SR=Q3⊕Q2观察并记录计数器循环状态（无自启动）。
5.用74LS194设计实现五分频电路，状态如图3。
通过示波器绘制工作波形。
图3:五分频电路状态图4实验原理74LS194四位双向移位寄存器•74LS194四位双向移位寄存器逻辑图图4:74LS194四位双向移位寄存器逻辑图•74LS194四位双向移位寄存器引脚部局图图5:74LS194四位双向移位寄存器引脚部局图•74LS194四位双向移位寄存器结构为四个主从RS触发器（已经转换成D触发器）与一些门电路组成。
1.C r:为异步清零端，低电平有效。
2.CP:为时钟脉冲输入端，上升沿有效。
3.D SR:为右移串行数据输入端。
4.D SL:为左移串行数据输入端。
5.M A,M B:为移位寄存器工作状态控制端，有四种状态可使用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
01
0 × × × 01 0 × × ×
11 × × × ×
10 0 × × ×
A1=X2+X3
X1X0 X3X2 00 00 01 11 10 × 0 × 1
11 ×
× × ×
10 1
× × ×
A0=X1+X3
4线—2线编码器电路图： (1) 编码器在任何时候只允许 有一个输入信号有效; (2) 电路无X0输入端; (3) 电路无输入时,编码器的 输出与X0编码等效.
列真值表： F2 F3 A1 A0 B1 B0 F1 F2 F3 1 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 0 1 0 0 1 1 0 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 0 1 0 0 0 1 1 1 1 1 0 1 0
F(Q,X,P)=m0m1m4m6m7
P
A
X B C Q 高位
0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7
≥1
F（Q，X，P）
F(Q,X,P)=m0+m1+m4+m6+m7
P
A
X B C Q 高位
&
F（Q，X，P）
F(Q,X,P)=m0m1m4m6m7
③ 利用高电平输出有效的译码器和或非门。 F(Q,X,P)=m2+m3+m5
X2 X3 X3 X1
A1
A0
≥1
≥1
带输出使能(Enable)端的优先编码器:
输出使能端: 用于判别电路是否有信号输入.
优先: 对输入信号按轻重缓急排序,当有多个信号同时 输入时,只对优先权高的一个信号进行编码.
下面把上例4线—2线编码器改成带输出使能(Enable)端的 优先编码器,假设输入信号优先级的次序为:X3,X2,X1,X0.
当ST=0(即正常工作时),若编码输入信号Ii均为1(即无编码 信号输入),则YS=0. 说明当YS=0时,电路在工作状态,但无编 码信号输入. 这时Y2Y1Y0=111.
YEX: 扩展输入端. YEX=ST(I0+I1+I2+I3+I4+I5+I6+I7)
当ST=0(即正常工作时),若有编码信号输入(即至少有一个 Ii为0),则YEX=0.说明当YEX=0时,电路在工作状态, 而且有 编码信号输入.
YS YEX
1 2 4
I9
I7
ST
Y0 Y1 Y2
74147
74148
74147为10线—4线优先编码器, 输入为低电平有效,输出 为8421BCD反码,HPRI是最高位优先编码器的说明. 例如: 若输入I8、I5、I2为0（有效），其它输入为1 。
则编码器对I8进行编码，输出Y3Y2Y1Y0=0111（1000的 反码）
A0 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1
X1X0 E0 00 1 X3X2 0 00 0 0 01 1 0 0 11 1 0 0 1 10 0 X1X0 0 XX 00 3 2 0 00 0 0 0 01 0 0 0 11 1 0 1 10 0
01
0 1
11 0 1
10 0 1 A1=X2+X3
画卡诺图化简： F1=A1B1+A1A0B0+A0B1B0
B1B0 A1A0 00
00 01 11 10 1 1 1 1 1 1
F2=A1A0B1B0+ A1A0B1B0 + A1A0B1B0 + A1A0B1B0
B1B0 A1A0 00 11 10
F1
01
01
11
10
00
1 1 1
F2
01 11
3.2.3 译码器
译码是编码的逆过程，作用 是将一组码转换为确定信息。 1. 二进制译码器
输入：二进制代码，有n个； 输出：2n 个特定信息。 (1)译码器电路结构 以2线— 4线译码器为例说明 2线— 4线译码器的真值表为:
X0 X1
… Xn-1
二进制 译码器 …
Y0 Y1
y
B 0 0 1 1 A 0 1 0 1 Y0 Y1 Y2 Y3 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1
设计一个具有互相排斥输入条件的编码器. 输入: X0 、X1、X2 、X3 对应关系：
输入 X0 X1 X2 X3
输出：A1、A0
A1 A0 0 0 0 1 1 0 1 1
X3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
X2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
电路有十根输入线,四根输出线,常称为10线—4线编码器
3. 通用编码器集成电路 两种主要集成电路: 10线—4线优先编码器; 8线—3线优 先编码器.
HPRI/BCD I I2 1 I3
1 2 3 4 5 6 7 8 9 1 2 4 8
HPRI/BIN Y0 Y1 Y2 Y3 I0 I1 I2
0 1 2 3 4 5 6 7 EN
B242 选 择 Max
*
*
*
*
A
B11 转换A
B12 转换B
B2 :计算
B
传 感 器
B1:输入
B21 二进制 加法
B22 二进制 减法 B231 比较
min
B23 B232 选择
B24
max B242 选择
B241 比较
S1 S2
B3 输出选择 输出
功能选择
分层 方框图
3.2.2 编码器 将信息(如数和字符等)转换成符合一定规则的二进制代码. 1. 二进制编码器 用n位二进制代码对N=2n 个特定信息进行编码的逻辑电路. 设计方法: 以例说明
模块设计组合逻辑电路,具有许多优点.
3.2.1 自顶向下的模块化设计方法
顶: 指系统功能,即系统总要求,较抽象. 向下:指根据系统总要求,将系统分解为若干个子系统,再
将每个子系统分解为若干个功能模块… …,直至分成 许多各具特定功能的基本模块为止. S1 例: 设计一个数据检测 0 系统,功能表如下: 0 1 数据A、B分别来自两个 1 传感器. S2 0 1 0 1 输出功能 A+B A－B Min(A,B) Max(A,B)
B: 数据检测系统
B1:输入 传感器数据 B2 计算值
顶层
B3 选择输出
*
B11 传感器A B12 传感器B B21 A+B B22 A－B B23 Min(A,B) B24 Max(A,B)
* * ： 叶结点
*
*
*
分层设计树
B231 比 较 A和B
B232 选 择 Min
B241 比 较 A和B
X1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
X0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
A1 × 0 0 × 1 × × × 1 × × × × × × ×
A0 × 0 1 × 0 × × × 1 × × × × × × ×
X1X0 X3X2 00 00 01 11 10 × 1 × 1
10
1
F3=A1B1+A1A0B0+A0B1B0
B1B0 A1A0 00 00 01 01 1
11
1 1
10
1
1
F3
11 10
1
按F1、F2和F3表达式 可方便地用门电路实现 比较器的逻辑功能。 （图略，可作为一习题， 请在课后完成。）
3.2 MSI构成的组合逻辑电路 本节将介绍几种常用的中规模集成电路(MSI),这些中规模 集成电路分别具有特定的逻辑功能,称为功能模块,用功能
74148为8线—3线优先编码器, 输入为低电平有效,输出 为3位二进制反码,HPRI是最高位优先编码器的说明.图 中: ST端为输入控制端,当ST=0时,电路处于正常工作状 态; 当ST=1时,电路禁止工作, Y2Y1Y0=111 .
YS：选通输出端.
YS=ST I0I1I2I3I4I5I6I7
(2) 用译码器实现组合逻辑函数
原理: 二进制译码器能产生输入信号的全部最小项,而 所有组合逻辑函数均可写成最小项之和的形式. 例 试用3线– 8线译码器和逻辑门实现下列函数 F(Q,X,P)=Σm (0，1，4，6，7） =ΠM（2，3，5）
解题的几种方法：
① 利用高电平输出有效的译码器和或门。 F(Q,X,P)=m0+m1+m4+m6+m7 ② 利用低电平输出有效的译码器和与非门。
F 1 0 0 0 0 0 0 1
3.1.2 组合电路的一般设计方法 一般步骤: (1) 由实际逻辑问题列出真值表; (2) 由真值表写出逻辑表达式; (3) 化简、变换输出逻辑表达式； (4) 画出逻辑图。
例: 试用与非门设计一个三变量表决电路,表决规则为少 数服从多数. 解: (1) 列真值表 设: 由A、B、C表示三个输入变量，F表示表决结果。并 设A、B、C为1表示赞成，为0表示反对；F为1表示表决 通过，为0 表示不通过。
编码器扩展举例:
I0
0
HPRI/BIN
0 1 74148 2 3 1 4 5 2 6 4 7 EN
YS YEX
1 1 0 &
1
a0
I7
ST
I15~I5均为1 时,如I4=0
I8
&
HPRI/BIN
0 1 74148 2 3 1 4 5 2 6 4 7 EN