数字电子技术题库

（一）．数字逻辑基础（1）．进制与进制之间的转换（2）．与逻辑和与门电路（3）．或逻辑和或门电路（4）．非逻辑和非门电路（5）．与非门电路（6）．集成门电路（7）．逻辑代数定律与逻辑函数化简（二）．组合逻辑电路（8）．组合逻辑电路的分析与设计（9）．编码器（10）．译码器（11）．加法器（12）．数值比较器（13）．数据选择器（三）．时序逻辑电路（14）．RS触发器（15）．D触发器与数据寄存器（16）．移位寄存器（17）．JK触发器与计数器（四）．555时基电路与石英晶体多谐振荡器（18）．定时器（19）．施密特触发器（20）．多谐振荡器（五）．数模与模数转换（21）．数模转换电路DAC（22）．模数转换电路ADC（六）．半导体存储器（23）．只读存储器ROM（24）．随机存储器RAM（一）．数字逻辑基础（1）．进制与进制之间的转换1．在数字电路中，通常用数字来表示高电平，用数字来表示低电平。

2．某二进制数由4位数字组成，其最低位的权是，最高位的权是。

3．完成下列进制的转换：（00011111）2=（）10 ；（10）10=（）2 ；（1111）2=（）8 ；（10）8=（）2 ；（011111）2=（）16 ；（2A）16=（）2 。

（01010101）8421=（）10 ；（32）10=（）8421 ；4．二进制数只有（）数码。

A．0 B.1C．0、1 D.0、1、25．十六进制数只有（）数码。

A．0～F B.1～FC．0～16 D.1～166．一位十六进制数可以用（）位二进制数来表示。

A．1 B.2C．4 D.16（2）．与逻辑和与门电路7．“Y等于A与B”的逻辑函数式为。

8．与门电路是当全部输入为时，输出才为“1”。

9．开关串联的电路可以用“与”逻辑表示。

（）10．门电路可以有多个输出端。

（）11．门电路可以有多个输入端。

（）（3）．或逻辑和或门电路12．“Y等于A或B”的逻辑函数式为。

13．开关并联的电路可以用“或”逻辑表示。

（）（4）．非逻辑和非门电路14．“Y等于A非”的逻辑函数式为。

15．非门电路是当输入为时，输出为“0”；当输入为时，输出为“1”。

16.写出下列门电路的名称:（5）．与非门电路17．“Y等于（A与B）非”的逻辑函数式为。

18．2输入端与非门电路在输入端为（）状态下输出为0。

A．00 B.01C．10 D.1119．2输入端或非门电路在输入端为（）状态下输出为1。

A．00 B.01C．10 D.1120．已知某2输入端的与非门电路输入波形如图所示,试绘出输出波形Y.AB（6）．集成门电路21．三态门的三种输出状态分别是、、和。

22．TTL集成电路使用的电源电压典型值是（）A．12 V B．3 VC．6 V D．5V23．CMOS集成电路使用的电源电压范围是（）A．0～12 V B．3 ～18VC．6～9V D．5V24．以下电路中可以实现“线与”功能的是（）。

A.与非门B.三态输出门（3S门）C.集电极开路门（OC门）D.以上都不能25．CMOS集成电路输出电压的动态范围大于TTL集成电路。

（）26．不要用手接触CMOS器件芯片的管脚，因为人体静电容易损坏芯片。

（）（7）．逻辑代数定律与逻辑函数化简27．如果逻辑变量A≠1，则A= 。

28. 以下表达式中符合逻辑运算法则的是（）。

A.C·C=C2B.1+1=10C.0<1D.A+1=129. 当逻辑函数有n个变量时，共有（）个变量取值组合？A. nB. 2nC. n 2D. 2n 30. 逻辑函数的表示方法中具有唯一性的是（ ）。

A .真值表 B.表达式 C.逻辑图 D.卡诺图 31．A+BC=（ ）。

A .A+B B.A+C C.（A+B ）（A+C ） D.B+C32．逻辑功能相同的数字电路，其逻辑函数式也一定相同。

（ ） 33．因为逻辑表达式A+B+AB=A+B 成立，所以AB=0成立。

（ ） 34．若两个函数具有相同的真值表，则两个逻辑函数必然相等。

（ ） 35．三态门的三种状态分别为：高电平、低电平、不高不低的电压。

（ ） 36．将下列逻辑函数式化为最简式： 1）. B A B A AB Y ++=2）．))()((B A B A B A A Y +++=3）．C B A BC A ABC Y ++=4）．AD B A +++=D A C B A Y（二）．组合逻辑电路（8）．组合逻辑电路的分析与设计37．逻辑电路、逻辑函数式和真值表都可以表示同一个逻辑功能。

（ ） 38分析设计题：电路如图所示，请写出Y 的逻辑函数式，列出真值表，指出电路完成了什么功能？39．根据下列要求设计一个逻辑电路：（1）两台电动机A 、B 正常工作时，绿灯Y1亮；（2）A 或B 发生故障时，黄灯Y2亮；（3）A 和B 都发生故障时，红灯Y3亮（设灯亮时状态为1）。

写出真值表、函数式和逻辑电路图。

（9）．编码器40．将特定信息转换为一组二进制代码的过程称为 。

41．若在编码器中有50个编码对象，则要求输出二进制代码位数为（ ）位。

A ．5 B.6 C ．10 D.50（10）．译码器42．译码是 的逆过程。

43．半导体数码管按内部连接方式不同，分为共 极和共 极两种类型。

（11）．加法器44．两个一位二进制相加，只考虑两个加数本身外，不考虑来自相邻低位的 ，这种运算称为半加。

45．两个一位二进制相加，除考虑两个加数本身外，还要加上来自相邻低位的 ，这种运算称为全加。

46．求下列二进制加法的结果：11+01= 1101+1011=47．加法器既可以进行二进制加法计算，也可进行十进制加法计算。

（ ） 48．用两个半加器组合就可以构成一个全加器。

（ ）（12）．数值比较器A B C49.比较下列各组二进制数：（填=、>或<）1100 1011 10000001 0111111150．数值比较器就是对两个二进制数A、B进行比较，以判断两个二进制数A、B属于（）中的哪种情况。

A．A=B或A≠B B.A>B或A=B或A<BC．A>B或A<B D.都不是51．两个多位二进制数进行比较，应先从（）开始比较。

A．最高位 B.最低位C．次高位 D.次低位52．数值比较器7485作为单级使用，A数为0010，B数为1100，则比较结果按顺序在“F A<B”“F A=B”“F A>B”端以（）数据形式呈现。

A．010 B.001C．100 D.11053．数值比较器7485作为多级使用，A数为10000001，B数为10000001，则比较结果按顺序在“F A<B”“F A=B”“F A>B”端以（）数据形式呈现。

A．010 B.001C．100 D.00054．比较器是对两个二进制数中“1”的数量多少进行比较。

（）（13）．数据选择器55．数据选择器具有多个输入端，个输出端。

56．数据选择器能在地址码的控制下，从路输入信号中选择路信号进行输出。

57．一个16选一的数据选择器，其地址输入（选择控制输入）端有（）个。

A．1 B.2C．4 D.1658．一个8选一数据选择器的数据输入端有（）个。

A．1 B.8C．3 D.4（三）．时序逻辑电路（14）．RS触发器59．触发器具有功能，可用来保存信息。

60．将端信号引入输入端称为反馈，触发器具有功能是反馈电路作用的结果。

61．一个触发器可记录一位二进制代码，它有（）个稳态产状态。

A.0B.1C.2D.362．触发器只可以保持“1”状态，不能保持“0”状态。

（）63．RS触发器两个输出端的状态始终相反。

（）64．无反馈电路也能构成触发器。

（）65．当RS 触发器的D R 和D S 端加上如图所示的波形时，试绘出Q 端的输出波形（设初始状态为1）。

（15）．D 触发器与数据寄存器66．因为一个触发器只能保存一位二进制数据，所以8位数据寄存器电路由 个触发器构成。

67．用多根数据线同时输入数据或同时输出数据的方式称为数据 输入或 输出方式。

68．设并行数据寄存器的输入端状态为10001111，经过CP 信号触发后，其输出状态为 。

69．移位寄存器可分为 移位寄存器、 移位寄存器和 移位寄存器。

70．边沿型触发器的直接复位端和直接置位端不受CP 脉冲信号的控制。

（ ） 71．当CP 脉冲信号有效时，D 触发器的输出状态等于输入状态。

（ ） 72．当CP 脉冲信号无效时，D 触发器的输出状态为0。

（ ） 73．当CP 脉冲信号有效时，D 触发器的输出状态保持不变。

（ ） 74．当CP 脉冲信号的有效边沿没有来到时，D 触发器的输出状态一定与输入状态相同。

（ ）75．N 个触发器可以构成能寄存（ ）位二进制数码的寄存器。

A.N-1 B.N C.N+1 D.2N76．存储8位二进制信息要（ ）个触发器。

A.2B.3C.4D.877．在CP 上升沿有效的D 触发器的输入端加上如图所示的波形时，试绘出Q 端的输出波形（设初始状态为0）。

D RD S78．在CP 下降沿有效的D 触发器的输入端加上如图所示的波形时，试绘出Q 端的输出波形（设初始状态为0）。

（16）．移位寄存器79．用一根数据线按位输入数据或输出数据的方式称为数据 输入或 输出方式。

80．在左移寄存器中，数据移动的方向是 ，完成由低位至高位的移动。

81．既能左移又能右移的数据寄存器称为 寄存器。

82．在N 位移位数据寄存器中，要将数据写入和并行输出必须要有 个CP 脉冲；要将数据写入和串行输出必须要有 个CP 脉冲。

（17）．JK 触发器与计数器83．欲使JK 触发器实现nn Q Q =+1的功能，则输入端J 应接 ，K 应接 。

84．欲使JK 触发器实现n n Q Q =+1的功能，则输入端J 应接 ，K 应接 。

85．欲使JK 触发器实现01=+n Q 的功能，则输入端J 应接 ，K 应接 。

86．欲使JK 触发器实现11=+n Q 的功能，则输入端J 应接 ，K 应接 。

87．T 触发器是JK 触发器在 条件下的触发器。

CPDCPD88．T′触发器是JK触发器在条件下的触发器。

每来一个CP脉冲，T′触发器的状态就。

89．计数器通常是对个数进行计数。

90．通过计数器法可实现任意多位数进制的计数方式。

91．时序逻辑电路的特点是，输出不仅取决于当时的状态，还与电路的状态有关。

92．构成一个六进制计数器最少要采用个触发器，这时构成的电路有个无效状态。

93．构成一个十进制计数器最少要采用个触发器，这时构成的电路有个无效状态。

94．同步计数器和异步计数器相比较，同步计数器的显著优点是（）A工作速度高B．触发器利用效率高Ｃ．电路简单D．以上都不对95．下列逻辑电路中为时序逻辑电路的是（）A．数值比较器B．加法器C．数据寄存器Ｄ．数据选择器96．Ｎ个触发器可以构成能寄存（）位二进制数码的寄存器．Ａ．NＢ．N+1Ｃ．N-1Ｄ．097．一位8421BCD码计数器至少需要（）个触发器。