实验二半加器全加器

合集下载

实验二半加器全加器

逻辑开关
1 3 8 10
VCC
16
4
7
11 13 B1 B0 CI
A3 A2 A1 A0 5 12 V CC GND S3 15 2
B3 B2
74283
S2 S1 6 S0 9 CO 14
LED
图2-2-5 4位二进制加法器功能测试电路
表2-2-5 4位二进制加法器数据表
B 3 B 2 B1 B 0 A 3 A 2 A 1 A 0 S3S 2S1S0
实验内容
1．7486型异或门功能测试图2-2-1中任一个异或门进行实验，输入端接逻辑开关，输出端接LED显示。将实验结果填入表 2-2-2中，并判断功能是否正确，写出逻辑表达式。
表2-2-2 异或门输入、输出电平关系数据表
输入端 A 0 0 1 1 B 0 1 0 1
输出端 Y
2．用异或门构成半加器电路如图2-2-4所示，输入端接逻辑开关，输出端接LED显示。将实验结果填入表2-23中，判断结果是否正确，写出和S及进位CO的逻辑表达式。
思考题
1. 如何利用7483和门电路实现BCD码加法运算？ 2. 如何用两片7483实现8位二进制数加法运算？ 3. 如何用与非门（7400）接成非门？
注意事项
1．在进行复杂电路实验时，应该先检测所用到的每个单元电路功能是否正常，确保单元电路能够正常工作。 2．每个集成电路工作时都必须接电源（VCC）和地（GND）。
A3 A2 A1 A0 5 12 V CC GND S3 15 2
ห้องสมุดไป่ตู้
B3 B2
7483
S2 S1 6 S0 9 CO 14
预习要求
1．复习组合逻辑电路的分析方法，阅读教材中有关半加器和全加器的内容，理解半加器和全加器的工作原理。 2．熟悉7486、7483等集成电路的外形和引脚定义。拟出检查电路逻辑功能的方法。 3．熟悉BCD码、余3码和二进制码之间的转换方法。 4．根据实验内容的要求，完成有关实验电路的设计，拟好实验步骤。 5．写出预习报告，设计好记录表格。

实验二组合逻辑电路(半加器、全加器)

《数字电子技术B》实验报告班级：姓名学号：实验二组合逻辑电路（半加器、全加器）一、实验目的1.掌握组合逻辑电路的功能测试。

2.验证半加器和全加器的逻辑功能。

3.学会二进制数的运算规律。

二、实验仪器及材料74LS00 二输入端四与非门 3片74LS86 二输入端四异或门 1 片74LS54 四组输入与或非门 1片三、实验内容（如果有可能，附上仿真图）1.组合逻辑电路功能测试。

（1）.用2片74LS00组成图2.1所示逻辑电路。

为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。

（2）.图中A、B、C接电平开关，Y1，Y2接发光管电平显示。

（3）.接表2.1要求，改变A、B、C的状态填表并写出Y1，Y2逻辑表达式。

（4）.将运算结果与实验比较。

表2.1Y1=A+B Y2=(A’*B)+(B’*C)2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可有一个集成异或门和二个与非门组成如图2.2。

图2.2（1）.在实验仪上用异或门和与门接成以上电路。

A、B接电平开关K，Y，Z接电平显示。

（2）.按表2.2要求改变A、B状态，填表。

表2.23.（1）.写出图2.3电路的逻辑表达式。

（2）.根据逻辑表达式列真值表。

表2.3（5）按原理图选择与非门并接线进行测试，将测试结果记入表2.4，并与上表进行比较看逻辑功能是否一致。

4. 测试用异或、与或和非门组成的全加器的逻辑功能。

全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。

（1）.画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。

（2）.找出异或门、与或非门和与门器件按自己画出的图接线。

接线时注意与或非门中不用的与门输入端接地。

（3）.当输入端A i、B i及C i-1为下列情况时，用万用表测量S i和C i的电位并将其转为逻辑状态填入下表。

组合逻辑电路设计之全加器半加器

班级姓名学号实验二组合电路设计一、实验目的(1)验证组合逻辑电路的功能(2)掌握组合逻辑电路的分析方法(3)掌握用SSI小规模集成器件设计组合逻辑电路的方法(4)了解组合逻辑电路集中竞争冒险的分析和消除方法二、实验设备数字电路实验箱，数字万用表，74LS00, 74LS86三、实验原理1 •组合逻辑概念通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。

组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路的过去状态无关。

因此，组合电路的特点是无“记忆性”。

在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。

所以各种功能的门电路就是简单的组合逻辑电路。

组合电路的输入信号和输出信号往往不只一个，其功能描述方法通常有函数表达式、真值表，卡诺图和逻辑图等几种。

实验中用到的74LS00和74LS86的引脚图如图所示。

00 四2输入与非门4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND2•组合电路的分析方法。

组合逻辑电路分析的任务是：对给定的电路求其逻辑功能，即求出该电路的输出与输入之间的关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。

分析一般分为(1)由逻辑图写出输出端的逻辑表达式，简历输入和输出之间的关系。

(2)列出真值表。

(3)根据对真值表的分析，确定电路功能。

3•组合逻辑电路的设计方法。

组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。

一般设计的逻辑电路的过程如图(1)通过对给定问题的分心，获得真值表。

在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量直接的逻辑关系问题，其输出变量之间是否存在约束关系，从而过得真值表或简化真值表。

(2)通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更，最后画出逻辑图。

(3)根据最简逻辑表达式得到逻辑电路图。

四•实验内容。

1•分析，测试半加器的逻辑功能。

实验二组合逻辑电路实验(半加器、全加器)

5、记录实验结果（三）
3.全加器组合电路的逻辑功能测试
Ai
Bi
Ci-1
Y
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Z
X1
X2
X3
Si
Ci
5、记录实验结果（四）
自己设计实现逻辑函数，给出逻辑电路连接图，并连接调试。
5、记录实验结果（选做）
（1）画出用异或门、或非门和与非门实现全加器的逻辑电路图，写出逻辑表达式。（2）找出异或门、或非门和与非门器件，按自己设计画出的电路图接线，注意：接线时,或非门中不用的输入端应该接地。与非门中不用的输入端应该接VCC。（3）当输入端Ai Bi Ci-1为下列情况时，测量Si和Ci的逻辑状态并填入表格中
0
0
1
0
1
1
1
0
1
1
1
输出
Y1
Y2
（1）按上图接线（注意数字编号与芯片管脚编号对应）（2）写出Y2的逻辑表达式并化简。（3）图中A、B、C接实验箱下方的逻辑开关，Y1，Y2接实验箱上方的电平显示发光管。（4）按表格要求，拨动开关，改变A、B、C输入的状态，填表写出Y1，Y2的输出状态。（5）将运算结果与实验结果进行比较。
每个小组在数字电路试验箱上找到本次实验所需要的芯片，并查看芯片形状是否完好，芯片管脚有没有插牢。
2、查看数字电路实验箱
74LS86
74LS00
3、了解芯片
芯片管脚示意图
4、实验内容与结果(一)

数电实验二报告

实验二半加器、半减器的实现
一、实验者
1.刘皎，RJ010901，2009303336
2.陈泫文，RJ010901，2009303340
二、实验目的
1.掌握双进位全加器74LS183和四位二进制超前进位全加器
74LS283的逻辑功能
2.熟悉集成加法器的使用方法
3.了解算术运算电路的结构
三、实验设备
1.数字电路实验箱
2.74LS86
3.74LS00
4.导线若干
四、实验原理
1.半加器、半减器真值表：M=0时为半加，M=1时为半减
2.半加器、半减器卡诺图：
五、实验电路
六、实验步骤
1.将M,A,B分别从0/1端输出。

2.将74LS86引脚14接电源，引脚7接地，引脚13接A,引脚12
接B,这样从引脚11输出的为A⊕B,即为S。

3.将74LS86引脚14接电源，引脚7接地，引脚10接A，引脚9
接M，这样从引脚8中输出的即为M⊕A。

4.将74LS00引脚14接电源，引脚7接地，引脚13接从引脚8中
输出的信号，引脚12接B，这样从引脚11中输出的为
（M⊕A）B的非。

5.再将从引脚11中输出的信号作为输入，连接到引脚1，引脚
2悬空，从引脚3中输出的即为（M⊕A）B，即为C0。

七、实验结果
通过S,C0灯的亮和灭判断出全加器和半加器连接的正确性。

组合逻辑电路(半加器全加器及逻辑运算)实验报告

《数字电路与逻辑设计实验》实验报告实验名称：组合逻辑电路(半加器全加器及逻辑运算)实验器材（芯片类型及数量）7400 二输入端四与非门，7486 二输入端四异或门，7454 四组输入与或非门一、实验原理1、组合逻辑电路的分析方法：（1）从输入到输出，逐步获取逻辑表达式（2）简化逻辑表达式（3）填写真值表（4）通过真值表总结出该电路的功能（5）选择芯片型号，绘制电路图，测试并验证之前的分析是否正确2、组合逻辑电路的设计方法：（1）根据实际逻辑问题的因果关系，定义输入输出变量的逻辑状态（2）根据设计要求，按逻辑功能列出真值表，填写卡诺图（3）通过卡诺图或真值表得到逻辑表达式（4）根据逻辑方程式画出图表，进行功能试验二、实验内容及原理图1、完成与非门、异或门、与或非门逻辑功能测试。

2、测试由异或门和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，半加器和位Y是A、B的异或而进位Z是A、B相与，故半加器可用一个继承异或门和两个与非门构成如图2.1。

AYBZ图2.1 半加器电路结构图（1）按照图2.1完成电路连接。

（2）按照表2.1改变A 、B 状态，并填表。

3、测试全加器的逻辑功能。

SiG9CiA iB iC i-1图2.2 全加器电路结构图（1）写出图2.2的逻辑功能表达式（Y S i C i ） Y = Ai ⊕ Bi Si = Ai ⊕ Bi ⊕ Ci -1 Ci = AiBi + (Ai ⊕ Bi) Ci -1 （2）根据逻辑功能表达式列出真值表（3）按原理图选择与非门并接线测试，将结果记入表2.2。

4、用异或、与或非门和与非门实现全加器的逻辑功能。

全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。

（1）画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。

Y = Ai ⊕ Bi Si = Ai ⊕ Bi ⊕ Ci -1 Ci = AiBi + (Ai ⊕ Bi) Ci -1（2）找出异或门、与或非门和与非门器件按自己画的图接线。

《数字电路》组合逻辑电路(半加器全加器及逻辑运算)实验

《数字电路》组合逻辑电路（半加器全加器及逻辑运算）实验一、实验目的1、掌握组合逻辑电路的功能测试。

2、验证半加器和全加器的逻辑功能。

3、学会二进制数的运算规律。

二、实验设备74LS00 二输入端四与非门 3片74LA86 二输入端四异或门 1片74LS54 四组输入与或非门 1片数字电子技术试验箱三、实验内容及步骤1、组合逻辑电路功能测试。

（1）用2片74LS00组成图5-1所示逻辑电路。

为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。

（2）图中A、B、C接电平开关（K1、K2、K3），Y1、Y2接发光管（L1、L2）电平显示。

（3）按表5-3要求，改变A、B、C的状态，填表并写出Y1、Y2逻辑表达式。

（4）将运算结果与理论值比较。

图5-1表5-3=A+A’BY1Y=A’B+B’C22、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B 相与，故半加器可用一个集成异或门和二个与非门组成，如图5-2。

（1）在实验仪上用异或门和与非门接成以上电路。

A、B接电平开关K1、K2；Y、Z接电平显示（L1、L2）。

（2）按表5-4要求改变A、B状态，填表。

图5-2 表5-43、测试全加器的逻辑功能。

（1）写出图5-3电路的逻辑表达式。

（2）根据逻辑表达式列真值表。

（表5-5）（3）根据真值表画逻辑函数Si 、Ci的卡诺图。

图5-3（4）填写表5-5各点状态。

表5-5四、实验心得组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。

组合逻辑电路是指在任何时刻,输出状态只决定于同一时刻各输入状态的组合,而与电路以前状态无关,而与其他时间的状态无关。

分析方法：1、根据逻辑电路写出逻辑表达式。

2、逻辑表达式化简。

3、根据逻辑表达式画出真值表。

与逻辑表示只有在决定事物结果的全部条件具备时，结果才发生。

二进制半加器和全加器

二进制半加器和全加器在数字电路中，二进制半加器和全加器是两个重要的组合逻辑电路。

它们被广泛应用于计算机系统和其他数字电路中，用于实现二进制数的加法运算。

本文将分别介绍二进制半加器和全加器的原理、功能和应用。

一、二进制半加器二进制半加器是一种简单的逻辑电路，用于实现两个二进制位的加法运算。

它由两个输入端和两个输出端组成，分别为两个二进制数的位相加结果和进位输出。

半加器的输入可以是0或1，输出也可以是0或1。

半加器的原理很简单，它通过逻辑门电路实现两个输入位的异或运算，得到位相加的结果；同时，通过与门电路实现两个输入位的与运算，得到进位输出。

具体电路图如下所示：输入A --|-------|______输入B --|-------| ||异或门 |------- 输出S|与门 |------- 输出C|||半加器的功能是将两个二进制位相加，得到位相加结果和进位输出。

例如，输入A为1，输入B为0，则输出S为1，输出C为0。

半加器的应用场景比较有限，主要用于实现较简单的二进制加法运算，例如在寄存器和加法器中的应用。

二、全加器全加器是一种更为复杂的逻辑电路，用于实现三个二进制位的加法运算。

它由三个输入端和两个输出端组成，分别为三个二进制数的位相加结果和进位输出。

全加器的输入和输出也可以是0或1。

全加器的原理是在半加器的基础上进行扩展，它通过组合多个半加器的输入和输出，实现三个二进制位的加法运算。

具体电路图如下所示：______输入A --|-------| |______ |输入B --|-------| |______ |输入C --|-------| ||异或门 |------- 输出S|与门 |------- 输出C|||全加器的功能是将三个二进制位相加，得到位相加结果和进位输出。

例如，输入A为1，输入B为1，输入C为0，则输出S为0，输出C为1。

全加器的应用场景更加广泛，可以用于实现任意长度的二进制加法运算，例如在算术逻辑单元（ALU）和加法器中的应用。

数电实验二组合逻辑电路

实验二组合逻辑电路一、实验目的1.掌握组和逻辑电路的功能测试。

2.验证半加器和全加器的逻辑功能。

3.学会二进制数的运算规律。

二、实验仪器及器件1.仪器：数字电路学习机2.器件：74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 1片 74LS54 四组输入与或非门 1片三、实验内容1.组合逻辑电路功能测试(1).用2片74LS00按图2.1连线，为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。

(2).图中A 、B 、C 接电平开关，Y1、Y2接发光管电平显示(3).按表2.1要求，改变A 、B 、C 的状态，填表并写出Y1、Y2的逻辑表达式。

(4).将运算结果与实验比较。

Y1=A+B2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，半加器Y 是A 、B 的异或，而进位Z 是A 、B 相与，故半加器可用一个集成异或门和二个与非门组成，如图2.2。

(1).用异或门和与非门接成以上电路。

输入A 、B 接电平开关，输出Y 、Z 接电平显示。

(2).按表2.2要求改变A 、B 状态，填表。

3.测试全加器的逻辑功能。

(1).写出图2.3电路的逻辑表达式。

(2).根据逻辑表达式列真值表。

(3).根据真值表画逻辑函数SiCi 的卡诺图。

111S i C i4.测试用异或门、与或门和非门组成的全加器的功能。

全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。

(1).写出用异或门、与或非门和非门实现全加器的逻辑表达式，画出逻辑电路图。

(2).连接电路图，注意“与或非”门中不用的“与门”输入端要接地。

(3).按表2.4记录Si 和Ci 的状态。

1-⊕⊕=i i C B A S ，AB C B A C i i +⊕=-1)(A i S iB i+ C i C i-1四、 1.整理实验数据、图表并对实验结果进行分析讨论。

实验二组合逻辑电路实验

实验二组合逻辑电路实验一、实验目的1、掌握组合逻辑电路的分析方法2、验证半加器、全加器、半减器、全减器、奇偶校验器、原码/反码转换器逻辑功能。

二、设备及器件1、智能实验台2、万用表 1块3、74LSOO 四二输入与非门 3片4、74LS86 四二输入异或门 1片三、实验内容与步骤1、分析半加器的逻辑功能（1）用两片74LSOO按图2-1接线。

74LSOO芯片14脚接+5V，7脚接地。

图 2-1（2）写出该电路的逻辑表达式，列真值表（3）按表2-1的要求改变A、B输入，观测相应的S、C值并填入表2-1中。

（4）比较表2-1与理论分析列出的真值表，验证半加器的逻辑功能。

表2-12、分析全加器的逻辑功能（1）用三片74LSOO按图2-2接好线，74LSOO芯片14脚接+5V，7脚接地。

图2-2（2）分析该线路，写出Sn、Cn的逻辑表达式，列出其真值表。

（3）利用开关改变An、Bn、Cn-1的输入状态，借助指示灯或万用表观测Sn、Cn的值填入表2-2中。

（4）将表2-2的值与理论分析列出的真值表加以比较，验证全加器的逻辑功能。

3、分析半减器的逻辑功能（1）用两片74LSOO按图2-3接好线，74LSOO芯片14脚接+5V，7脚接地。

图 2-3（2）分析该线路，写出D、C的逻辑表达式，列出真值表。

（3）按表2-3改变开关A、B状态，观测D、C的值并填入表2-3中。

（4）将表2-3与理论分析列出的真值表进行比较，验证半减器的逻辑功能。

表 2.34、分析全减器的逻辑功能（1）用一片74LS86和两片74LSOO按图2-4接线。

各片的14脚接+5V，7脚接地。

图 2-4（2）分析该线路，写出Dn、Cn的逻辑表达式，列出真值表。

（3）按表2-4改变An、Bn、Cn-1的开关状态，借助万用表或指示灯观测输出Dn、Cn的状态并填入表2-4中。

（4）对比表2-4和理论分析列出的真值表，验证全减器的逻辑功能。

表 2-45、分析四位奇偶校验器的逻辑功能（1）用74LS86按图2-5接好线。

《数字电路》组合逻辑电路(半加器全加器及逻辑运算)实验报告

《数字电路》组合逻辑电路（半加器全加器及逻辑运算）实验一、实验目的1、掌握组合逻辑电路的功能测试。

2、验证半加器和全加器的逻辑功能。

3、学会二进制数的运算规律。

二、实验原理数字电路分为组合逻辑电路和时序逻辑电路两类。

任意时刻电路的输出信号仅取决于该时刻的输入信号，而与信号输入前电路所处的状态无关，这种电路叫做组合逻辑电路。

分析一个组合电路，一般从输出开始，逐级写出逻辑表达式，然后利用公式或卡诺图等方法进行化简，得到仅含有输入信号的最简输出逻辑函数表达式，由此得到该电路的逻辑功能。

两个一位二进制数相加，叫做半加，实现半加操作的电路称为半加器。

两个一位二进制数相加的真值表见表5-1，表中Si表示半加和，Ci表示向高位的进位，Ai、Bi表示两个加数。

表5-1 半加器真值表从二进制数加法的角度看，表中只考虑了两个加数本身，没有考虑低位来的进位，这也就是半加一词的由来。

由表5-1可直接写出半加器的逻辑表达式：+、Ci=AiBi由逻辑表达式可知，半加器的半加和Si是Ai、Bi的异或，Si=AiBi AiBi而进位Ci是Ai、Bi相与，故半加器可用一个集成异或门和一个与门组成。

两个同位的加数和来自低位的进位三者相加，这种加法运算就是全加，实现全加运算的电路叫做全加器。

如果用Ai、Bi分别表示A、B两个多位二进制数的C-表示低位（第i-1位）来的进位，则根据全加运算的规则可列出真第i位，1i值表如表5-2。

表5-2 全加器的真值表利用卡诺图可求出Si 、Ci 的简化函数表达式：i i i i-1i i i i i i S =A B C C =(A B )C +A B ⊕⊕⊕可见，全加器可用两个异或门和一个与或门组成。

如果将数据表达式进行一些变换，半加器还可以用异或门、与非门等元器件组成多种形式的电路（见图5-2，图5-3）。

三、实验仪器及材料器件：(1) 74LS00 二输入端四与非门 3片 (2) 74LA86 二输入端四异或门 1片 (3) 74LS54 四组输入与或非门 1片四、实验内容及步骤1、组合逻辑电路功能测试。

实验二 vhdl半加器与全加器的设计与验证实验

北京邮电大学世纪学院<通信工程系数字电路实验>实验报告实验名称：VHDL半加器与全加器的设计与验证实验班级：姓名：专业：学号：实验室：实验组别：实验时间：审阅教师：评定成绩：实验题目基于 VHDL 的半加器与全加器的设计与验证实验一、实验目的1、学习 Quartus II 软件的使用；2、VHDL 半加器的设计与验证实验；3、VHDL 全加器的设计与验证实验；4、掌握模块的 VHDL 调用；5、学习基于 VHDL 的数字电路的设计。

二、预习内容1、VHDL 语言的基本结构；2、VHDL 语言的数据类型和运算操作符；3、VHDL 语言的主要描述语句；三、实验内容本实验主要运用 Quartus II 软件进行 VHDL 电路设计；内容一、VHDL 半加器的设计，包括电路设计并进行时序仿真验证，然后将电路设计进行实际电路的验证；内容二、VHDL 全加器的设计，在VHDL 程序中调用生成的半加器图形符号完成全加器设计，时序仿真验证后，将全加器电路进行实际电路的验证；本实验的重点和难点是 VHDL 语言的使用1、VHDL 半加器电路的设计2、VHDL 半加器电路的时序验证3、VHDL 全加器电路的设计4、全加器电路的时序验证四、实验结果分析对所设计的半加器电路、全加器电路进行实际电路的验证。

分析：五、思考题1、在采用 Quartus II 软件进行 VHDL 电路设计中，工程名、实体名、结构体名如何选取，实体名、结构体名是否可以任意选取，为什么？2、一个完整的 VHDL 语言程序通常包含那几部分？3、VHDL 结构体有那三种描述方式？六、总结。

半加器全加器的工作原理和设计方法实验报告

一、实验目的1、学习和掌握半加器全加器的工作原理和设计方法。

2、熟悉EDA工具Quartus II的使用，能够熟练运用Vrilog HDL语言在Quartus II下进行工程开发、调试和仿真。

3、掌握组合逻辑电路在Quartus Ⅱ中的图形输入方法及文本输入方法，掌握层次化设计方法。

4、掌握半加器、全加器采用不同的描述方法。

二、实验内容1、完成半加器全加器的设计，包括原理图输入，编译、综合、适配、仿真等。

并将半加器电路设置成一个硬件符号入库2、建立更高层次的原理图设计，利用1位半加器构成1位全加器，并完成编译、综合、适配、仿真并硬件测试3、采用图形输入法设计1位加法器分别采用图形输入和文本输入方法，设计全加器4、实验报告：详细叙述1位全加法器的设计流程，给出各层次的原理图及其对应的仿真波形图，给出加法器的上时序分析情况，最后给出硬件测试流程和结果。

三、实验步骤1、建立一个Project。

2、编辑一个VHDL程序，要求用VHDL结构描述的方法设计一个半加器3、对该VHDL程序进行编译，修改错误。

4、建立一个波形文件。

（根据真值表）5、对该VHDL程序进行功能仿真和时序仿真四、实验现象任务1：半加器真值表描述方法代码如下：半加器是只考虑两个加数本身，而不考虑来自低位进位的逻辑电路S=A B+A B CO=AB代码如下:LIBRARY IEEE; --行为描述半加器 USE IEEE.STD_LOGIC_1164.ALL; ENTITY h_adder ISPORT(a,b:IN STD_LOGIC; so,co:OUT STD_LOGIC); END h_adder;Architecture FH1 OF h_adder ISSignal abc:STD_LOGIC_vector(1 downto 0); Beginabc<=a&b; --并 Process(abc) --进程 begincase abc isWHEN "00"=>SO<='0';CO<='0'; WHEN "01"=>SO<='1';CO<='0'; WHEN "10"=>SO<='1';CO<='0'; WHEN "11"=>SO<='0';CO<='1'; WHEN OTHERS =>NULL; END CASE; END PROCESS;END ARCHITECTURE FH1; 结果如下：逻辑图半加器真值表A iB i S iC i 0 0 0 1 1 0 1 10 0 1 0 1 0 0 1任务2：二进制加法运算规则描述代码如下：LIBRARY IEEE;--行为描述(抽象描述结构体的功能) USE IEEE.STD_LOGIC_1164.ALL;ENTITY h_adder2 is --半加器PORT(A,B:IN STD_LOGIC;S,C0:OUT STD_LOGIC);END h_adder2;ARCHITECTURE be_half_adder OF h_adder2 IS BEGINPROCESS(A,B)BEGINIF(A='0' AND B='0') THEN S<='0';C0<='0';ELSIF(A='0' AND B='1') THENS<='1';C0<='0';ELSIF(A='1' AND B='0') THEN S<='1';C0<='0'; ELSES<='0';C0<='1';END IF;END PROCESS;END be_half_adder;结果如下：任务3：按逻辑表达式设计代码如下：LIBRARY IEEE; --行为描述半加器（按逻辑表达式）USE IEEE.STD_LOGIC_1164.ALL;ENTITY h_adder3 ISPORT(a,b:IN STD_LOGIC;so,co:OUT STD_LOGIC);END h_adder3;Architecture FH1 OF h_adder3 ISBeginso<=a XOR b ;co<=a AND b;END ARCHITECTURE FH1;结果如下：任务4：用基本单元电路与或非描述半加器代码如下：library IEEE;use IEEE.STD_LOGIC_1164.all;entity h_adder4 isport(a:in STD_LOGIC;b:in STD_LOGIC;sum:out STD_LOGIC;co:out STD_LOGIC );end h_adder4;architecture ch4 of h_adder4 issignal c,d:std_logic;beginc<=a or b;d<=a nand b;co<=not d;sum<=c and d;end architecture ch4;结果如下：任务5 ：结构描述代码如下：--h_adder5LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY h_adder5 ISPORT(A,B:IN STD_LOGIC;co,s: OUT STD_LOGIC);END ENTITY h_adder5;ARCHITECTURE mix OF h_adder5 IS COMPONENT xor21 ISPORT(i0,i1:IN STD_LOGIC;q:OUT STD_LOGIC);END COMPONENT;BEGINco<=A AND B;u1: xor21 PORT MAP(i0=>A,i1=>B,q=>s); --例化END ARCHITECTURE mix;--xor21--half_adder半加器,结构描述LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY xor21 ISPORT(i0,i1:IN STD_LOGIC;q: OUT STD_LOGIC);END ENTITY xor21;ARCHITECTURE behav OF xor21 ISBEGINq<=i0 XOR i1;END ARCHITECTURE behav;结果如下：五、实验体会通过这次实验，复习了VHDL语言的应用，通过五种不同的方式，进行半加器的设计，加深了对半加器的理解，及对五种方法的运用，真值表描述方法、二进制加法运算规则描述、按逻辑表达式设计、用基本单元电路与或非描述半加器、结构描述。

实验二组合逻辑电路（半加器、全加器）

实验⼆组合逻辑电路（半加器、全加器）
实验⼆组合逻辑电路（半加器、全加器）
⼀、实验⽬的：
1．加深理解组合逻辑电路的特点和⼀般分析⽅法；
2．熟悉组合逻辑电路的设计⽅法；
3．验证半加器、全加器的功能。

⼆、实验仪器、设备、元器件：
1．数字逻辑电路实验仪 1台
2．四2输⼊与⾮门74LS00芯⽚ 1⽚
3．四2输⼊异或门74LS86芯⽚ 1⽚
4．六反向器74LS04芯⽚ 1⽚
5．⽰波器或万⽤表
三、预习要求：
1．复习组合逻辑电路的分析和设计⽅法；
2．复习半加器、全加器的⼯作原理；
3．根据设计任务要求，设计组合逻辑电路，画出逻辑图。

四、实验内容和步骤：
1．测试半加器的逻辑功能
根据图2.1所⽰连接好电路。

输⼊A、B端分别接两个逻辑电平开关，输出端S、C接颜⾊不同的发光⼆极管。

观察当输⼊端A、B电平变化时，输出端S、C电平指⽰器的状态。

验证逻辑状态并填表。

图2.1由与⾮门组成的半加器电路表 2.1 逻辑真值表
写出逻辑表达式：Ci= C = 2．测试全加器的逻辑功能
1
- -
1
C1
2
3
A
74LS00 4
5
6
B
74LS00 1
2
3
A
74LS86 4
5
6
B
74LS86 8
9
10
C
74LS00 B
A
Ci-1
Si
Ci。

半加器全加器实验总结

半加器全加器实验总结这是一个很简单的实验，但却又不简单。

它需要学生有着灵敏度高、反应快和精确度高的特点。

我认为教师做得很成功。

对于整个实验的理解，学生只是机械地去完成实验过程，而并没有真正地理解到内容的深层次含义。

下面谈几点体会：1.观察仪器的结构形状与使用方法以及每种仪器所能承受的压力范围；2.研究对象选取要适当，即半加器或者全加器；3.实验步骤要严谨，操作规范，细心负责，遵守实验室安全规则。

因此，本节课的重难点是要求学生掌握“半加器全加器”的使用技巧。

如果学生已经知道了半加器的使用方法，就可以让他们自己动手进行试验，这样既培养了学生的创新思维能力，也增强了学习物理的兴趣。

根据学校实际情况，半加器改为一半半加器，也就是在原来的基础上添加了另外一个半加器，从而提高了演示效果。

首先将全加器装好，用拇指紧按第一格，食指放在第二格，中指放在第三格，其余各手指伸直平放在桌子上。

左手手掌托住盖玻片，右手持镊子夹起盖玻片，使之与载玻片相距约2-4毫米。

注意事项：a.镊子尖端应放在载玻片的边缘处，避免损伤盖玻片。

b.观察时眼睛不要盯着盖玻片看，防止产生错觉。

c.读数时视线与液面保持垂直，以免产生错误。

d.盖玻片必须清洁，如有污染，务必擦净再行观察。

e.切勿在盖玻片上涂抹任何东西，否则影响透明度。

f.调节光源，照亮被观察物体，转动粗准焦螺旋，使镜筒缓慢下降，至清晰。

g.放大倍数应依据透明度而定，应尽量减小。

h.对某些不易看清楚的显微镜或观察，还可通过转动细准焦螺旋或移动装片位置等方法加以补充观察。

然后用两个相同的半加器，分别套入两个全加器内，盖上盖玻片，用胶布固定后观察。

最后把两个半加器合在一起，加上载玻片，盖上盖玻片，移动镜筒使它恰好落在第一格，向观察孔缓缓推进，直到从孔口能看到被观察物体为止。

由于本次实验的内容比较多，故我只讲述了半加器部分的操作流程。

希望老师们能够积极探索，找出更加科学合理的教学方法，培养出更优秀的人才！。

实验二：半加、半减器,全加、全减器

B
S
C
0
0
0
0
0
1
1
1
1
0
1
0
1
1
0
0
表2
从二进制数减法的角度看，真值表中只考虑了两个减数本身，没有考虑低位来的借位，这就是半减器的由来。
3.全加器原理
全加器能加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。表3为全加器的真值表，图3为全加器的符号。表示被加数表示加数表示相邻低位来的进位数，表示本为和值（全加和），表示向相邻高位的进位数
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
表4
四、实验内容
1、用一个74LS00、一个74LS86器件实现半加器、半减器。要求当M值为0时为半加器M值为1时为半减器。
⑴真值表
M
A
B
S
C
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1

0
0
0
0
1
0
1
1
1
1
1
0
1
0
1
1
1
0
0
S=A⊕B
当A= 0 B= 1 时S亮C亮

组合逻辑电路(半加器全加器及逻辑运算)ppt课件

①写出用异或门、与或非门、非门组成全加器的逻辑表达式；
②连接电路，注意与或非门不用的输入端接地；
③根据不同的输入状态，记录输出结果。
74LS86
A
B 注意：74LS54 3或4或5接地， 9或10或11接地
C
1 =1 3
2
4 =1
5
6
S
74LS54
74LS00
。。 1
2
& ≥1
61&
3
12 &
2
CO
最新版整理ppt
13
实验二组合逻辑电路（半加器全加器及逻辑运算）
四、实验内容操作说明
逻辑电平
LED显示
最新版整理ppt
14
实验二组合逻辑电路（半加器全加器及逻辑运算）
四、实验内容
2、测试用异或门和与非门组成的半加器逻辑功能
在实验箱上用异或门和与非门组成如下电路，输入接电平开关，输出端Y、Z接电平显示发光二极管；改变输入状态，记录输出结果。
011 100
01 10
101 110 111
01 01 11
ABC有奇数个1时S为1； ABC有偶数个1和全为0时 S为0。 -----用全加器组成三位二进制代码奇偶校验器
最新版整理ppt
12
实验二组合逻辑电路（半加器全加器及逻辑运算）
四、实验内容 1、组合逻辑电路功能测试
选择7400两片连接如下电路；A、B、C接电平开关，Y1、Y2接电平显示发光管，改变A、B、C的状态填表，并写出Y1、Y2的逻辑表达式；将运算结果与实验结果比较。
最新版整理ppt
4
实验二组合逻辑电路（半加器全加器及逻辑运算）