第五章_3 内存贮器接口习题课
微机原理第五章练习题及解
微机原理第五章练习题及解一:单项选择题•8028在保护虚地址模式下，虚拟空间为（D。
A:1MB B:2MB C:4MB D:16MB•80486DX和80386相比，内部增加的功能部件是（C。
A:分段部件、分页部件B:预取部件、译码部件C:Cache浮点运算部件D:执行部件、总线接口部件,它要在硬件之间进■虚拟存储器是为了使用户可运行比主存容量大得多的程序行信息动态调度，这种调度是由（D来完成的。
A:硬件B:操作系统C:BIOS D:操作系统和硬•在各种辅存中，除去（D外，大多是便于安装、卸载和携带的。
A:软盘B:CD-ROM C:磁带D:硬盘■硬盘是一种外设，而软盘驱动器属于（C。
A:软盘B:CD-ROM C:磁带D:硬盘•常用的虚拟存储器寻址系统由（A两级存储器组成。
A:主存---- 外存 B:Cach ---- 主存C:Cache --- 主存 D:Cache --- Cache•高速缓存Cache的存取速度（CA:比主存慢、比外存快B:比主存慢、比内部寄存器快C:比主存快、比内部寄存器慢 D:比主存慢、比内部寄存器慢•在 PC机中,CPU访问各类存储器的频率由高到低为（A。
A:高速缓存、主存、硬盘、磁带 B:主存、硬盘、磁带、高速缓存 C:硬盘、主存、磁带、高速缓存 D:硬盘、高速缓存、主存、磁带•下列说法中正确的是（D。
A:EPROM是不能改写的B:EPROM可以改写，所以也是一种读写存储器C:EPROM只能改写一次D:EPROM可以改写,但不能取代读写存储器•目标程序中将逻辑地址转换成物理地址称为（B。
A:存储分配B:地址重定位C:地址保护D:程序移动•高速缓冲存储器Cache的作用是（D。
A:硬盘与主存储器间的缓冲B:软盘盘与主存储器间的缓冲C:CPU与视频设备间的缓冲D:CPU与主存储器间的缓冲•若 256KB的SRAM有8条数据线,则它有（B地址线。
A:8 条 B:18 条 C:20 条 D:256 条• Cach存储器一般采用SRAM,而内存条由（D组成A:ROM B:PROM C:DRAM D:SDRAM•某 SRAM芯片容量为8KX8,组成32KB存储系统所用芯片数为（B A:2 片 B:4 片 C:8 片 D:16 片•呆护模式下程序的最大地址空间是（D。
第五章存储器习题(可编辑修改word版)
第五章存储器及其接口1.单项选择题（1）DRAM2164(64K╳1)外部引脚有（）A.16 条地址线、2 条数据线B.8 条地址线、1 条数据线C．16 条地址线、1 条数据线 D.8 条地址线、2 条数据线(2)8086 能寻址内存贮器的最大地址范围为()A.64KBB.512KBC.1MBD.16KB（3）若用1K╳4b的组成2K╳8b的RAM，需要（）。
A．2 片 B.16 片 C.4 片 D.8 片（4）某计算机的字长是否 2 位，它的存储容量是 64K 字节编址，它的寻址范围是（）。
A．16K B.16KB C.32K D.64K（5）采用虚拟存储器的目的是（）A．提高主存的速度 B.扩大外存的存储空间C．扩大存储器的寻址空间 D.提高外存的速度（6）RAM 存储器器中的信息是（）A．可以读/写的 B.不会变动的C.可永久保留的D.便于携带的（7）用2164DRAM 芯片构成8086 的存储系统至少要（）片A．16 B.32 C.64 D.8（8）8086 在进行存储器写操作时，引脚信号 M/IO 和 DT/R 应该是（）A．00 B。
01 C。
10 D。
11（9）某SRAM 芯片上，有地址引脚线12 根，它内部的编址单元数量为（）A．1024 B。
4096 C。
1200 D。
2K（11）Intel2167(16K╳1B)需要（）条地址线寻址。
A．10 B.12 C.14 D.16（12）6116（2K╳8B）片子组成一个 64KB 的存贮器，可用来产生片选信号的地址线是（）。
A．A0~A10B。
A~A15C。
A11~A15D。
A4~A19（13）计算一个存储器芯片容量的公式为（）A．编址单元数╳数据线位数B。
编址单元数╳字节C．编址单元数╳字长D。
数据线位数╳字长（14）与 SRAM 相比，DRAM（）A．存取速度快、容量大B。
存取速度慢、容量小C．存取速度快，容量小D。
存取速度慢，容量大（15）半导动态随机存储器大约需要每隔（）对其刷新一次。
微机原理与接口技术 第5章课后作业答案
4
D0～ D7 8088系统 BUS
D0～ D7 · · · A0 SRAM 6116
A0 A 10
MEMW
A 10
R/W OE D0～ D7 CS
MEMR
D0～ D7 A0 · · ·
A0 A 10 R/W OE CS
A 10
MEMW MEMR & A 18 A 17 A 19 A 16 A 15 A 14 A 13 A 12 A 11
5.10 74LS138译码器的接线图如教材第245页的图5-47所示，试判断其输出端Y0#、Y3#、Y5#和 Y7＃所决定的内存地址范围。
解：因为是部分地址译码（A17不参加译码），故每个译码输出对应2个地址范围： Y0＃：00000H ～ 01FFFH 和 20000H ～ 21FFFH Y3＃：06000H ～ 07FFFH 和 26000H ～ 27FFFH
5.2 为什么动态RAM需要定时刷新？
解：DRAM的存储元以电容来存储信息，由于存在漏电现象，电容中存储的电荷会逐渐泄漏，从而使信息丢失或出 现错误。因此需要对这些电容定时进行“刷新”。 5.3 CPU寻址内存的能力最基本的因素取决于___________。 解：地址总线的宽度。 5.4 试利用全地址译码将6264芯片接到8088系统总线上，使其所占地址范围为32000H～33FFFH。 解：将地址范围展开成二进制形式如下图所示。 0011 0010 0000 0000 0000 0011 0011 1111 1111 1111
解：
（1）特点是：它结合了RAM和ROM的优点，读写速度接近于RAM，断电后信息又不会丢失。 （2）28F040的编程过程详见教材第222～223页。 5.14 什么是Cache？它能够极大地提高计算机的处理能力是基于什么原理？ 解： （1）Cache 是位于CPU与主存之间的高速小容量存储器。 （2）它能够极大地提高计算机的处理能力，是基于程序和数据访问的局部性原理。 5.15 若主存DRAM的的存取周期为70ns，Cache的存取周期为5ns，有它们构成的存储器的平 均存取周期是多少？ 解：平均存取周期约为 70×0.1ns + 5×0.9ns =11.5ns。
《计算机原理与接口技术》课后题答案
第2章微型计算机基础2.8 在执行指令期间,BIU能直接访问存储器吗?为什么?解:可以.因为EU和BIU可以并行工作,EU需要的指令可以从指令队列中获得,这时BIU预先从存储器中取出并放入指令队列的。
在EU执行指令的同时，BIU 可以访问存储器取下一条指令或指令执行时需要的数据。
2.9 8086与8088CPU的主要区别有哪些？解：主要区别有以下几点：①8086的外部数据总线有16位，而8088的外部数据总线只有8位。
②8086指令队列深度为6个字节,而8088的指令队列深度为4个字节.③因为8086的外部数据总线有16位,故8086每个总线周期可以存取两个字节.而8088的外部数据总线因为只有8位,所以每个总线周期只能存取1个字节.④个别引脚信号的含义稍有不同.2.10 解:（1）要利用信号线包括WR#、RD#、IO/M#、ALE 以及AD0~AD7、A8~A19。
（2）同（1）。
（3）所有三态输出的地址信号、数据信号和控制信号均置为高阻态。
2.11解：在每个总线周期的T3的开始处若READY 为低电平，则CPU在T3后插入一个等待周期TW。
在TW的开始时刻，CPU还要检查READY状态，若仍为低电平，则再插入一个TW 。
此过程一直进行到某个TW开始时，READY已经变为高电平，这时下一个时钟周期才转入T4。
可以看出，插入TW周期的个数取决于READY电平维持的时间。
2.14 解：通用寄存器包含以下8个寄存器：AX、BX、CX和DX寄存器一般用于存放参与运算的数据或运算的结果。
除此之外：AX：主要存放算术逻辑运算中的操作数，以及存放I/O操作的数据。
BX：存放访问内存时的基地址。
CX：在循环和串操作指令中用作计数器。
DX：在寄存器间接寻址的I/O指令中存放I/O地址。
在做双字长乘除法运算时，DX与AX合起来存放一个双字长数。
SP：存放栈顶偏移地址。
BP：存放访问内存时的基地址。
SP和BP也可以存放数据，但它们的默认段寄存器都是SS。
微机接口与原理技术第5章习题及参考解答
3.下列因素中,与Cache的命中率无关的是(。
A.主存的存取时间
B.块的大小
C.Cache的组织方式
D.Cache的容量
解A
4.下列说法中不正确的是(。
A.每个程序的虚地址空间可以远大于实地址空间,也可以远小于实地址空间
B.多级存储体系由Cache、主存和虚拟存储器构成
C.Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理
SRAM的速度快、接口简单、读写操作简便,但存储容量较小、价格也比较高;而DRAM的存储密度较高、存储容量大,但接口较复杂,且需要定时刷新。
11.DRAM为什么要刷新?刷新方式有几种?
解因为DRAM存储的信息会随时间而消失,所以需要刷新。刷新方式包括:
·片外刷新(分散刷新、集中刷新和异步刷新;
·片内刷新。
16.设有一个具有24位地址和8位字长的存储器,问:
(1该存储器能够存储多少字节的信息?
(2如果该存储器由4M×1位的RAM芯片组成,需要多少片?
(3在此条件下,若数据总线为8位,需要多少位作芯片选择?
解
(116兆字节
(2需要4×8=32片
(3两位
18.某计算机系统的内存储器由Cache和主存构成,Cache的存取周期为45ns,主存的存取周期为200ns。已知在一段给定的时间内,CPU共访问内存4500次,其中340次访问主存。问:
9.存储器有哪些主要技术指标?这些指标是如何表示的?
解存储器的主要技术指标包括:
·存取速度Tacc,以ns(纳秒表示;
·存储容量,以bit表示,或用Byte表示,如62256,256kbit,或8K×8 bit;
·存储器类别,用型号来区分。
计算机组成第五章习题
5.4 同步测试习题及解答5.4.1 同步测试习题一、填空题1.在多级存储体系中，Cache的主要功能是_________，虚拟存储器的主要功能是___________。
2.SRAM靠_________存储信息，DRAM靠_______存储信息。
________存储器需要定时刷新。
3.动态半导体存储器的刷新一般有________、__________和__________。
4.一个512KB的存储器，其地址和数据线的总和是________。
5.若RAM芯片内有1024个单元，用单译码方式，地址译码器有_______条输出线；用双译码方式，地址译码器有________条输出线。
6.高速缓冲存储器中保存的信息是主存信息的__________。
二、选择题1.在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分_____。
A．二者都是顺序存取 B. 二者都是直接存取C. 磁盘是直接存取，磁带是顺序存取D. 磁带是直接存取，磁盘的顺序存取2.存储器进行一次完整的读写操作所需的全部时间称为（）A.存取时间B.存取周期C.CPU周期D.机器周期3.以下哪种类型的存储器速度最快（）A.DRAMB.ROMC.EPROMD.SRAM4.下述说法中正确的是（）A．半导体RAM信息可读可写，且断电后仍能保持记忆B．动态RAM的易失性RAM，而静态RAM中的存储信息是不易失的C．半导体RAM是易失RAM，但只要电源不断电，所存信息是不丢失的D．半导体RAM是非易失性的RAM5．动态RAM的刷新是以（）A．存储单位B．行C．列D．存储位6.SRAM芯片，其容量为1024×8，除电源和接地端外，该芯片最少引出线数位（）A．16B．17C．20D．217.存储器容量为32K×16，则（）A．地址线为16根，数据线为32根B．地址线为32根，数据线为16根C．地址线为15根，数据线为16根D．地址线为16根，数据线为15根8.某计算机字长为32位，存储器容量为4MB，若按字编址，其寻址范围是0到（）A．220-1B．221-1C．223-1D．224-19.下述说法正确的是（）A．EPROM是可改写的，因而也是随机存储器的一种B．EPROM是可改写的，但它不能用作为随机存储器用C．EPROM只能改写一次，故不能作为随机存储器用D．EPROM是只能改写一次的只读存储器10.通常计算机的主存储器可采用（）A．RAM和ROMB．ROMC．RAMD．RAM或ROM11.存储器采用部分译码法片选时（）A．不需要地址译码器B．不能充分利用存储器空间C．会产生地址重叠D．CPU的地址线全参与译码12.在主存和CPU之间增加高速缓冲存储器的目的是（）A．解决CPU和主存之间的速度匹配问题B．扩大主存容量C．扩大CPU通用寄存器的数目D．即扩大主存容量又扩大CPU中通过寄存器的数量13.在程序的执行过程中，Cache与主存的地址映射是由（）A．操作系统来管理的B．程序员调度的C．由硬件自动完成的D．由软、硬件共同完成的14.采用虚拟存储器的目的（）A．提高主存的速度B．扩大辅存的存取空间C．扩大主存的存取空间D．扩大存储器的寻址空间15.常用的虚拟存储器寻址系统由（）两级A．主存—辅存B．Cache—主存C．Cache—辅存D．控件—主存三、判断题1.存取周期是指启动一次存储器操作到完成该操作所需的时间。
微机原理及接口技术试题第五章 习题和答案
第五章习题和答案一、单选题1.计算机的外围设备是指____A__。
A、输入／输出设备B、外存储器C、远程通信设备D、除了CPU和内存以外的其他设备2.下述I/O控制方式中，___C___主要由硬件实现。
A、程序传送方式B、中断方式C、DMA方式D、I/O处理机方式3.接口电路的最基本功能是____C__。
A、在CPU和外设间提供双向的数据传送B、反映外设当前的工作状态C、对传送数据提供缓冲功能D、对外设进行中断管理4.一个完整的DMA操作过程大致可分3个阶段，其中没有的阶段是___B___。
A、准备阶段B、总线控制阶段C、数据传送阶段D、传送结束阶段二、判断题1.把接口电路中CPU可以访问的每一个寄存器或控制电路称为一个I/O端口。
（T ）2.采用统一编址方式时，CPU对I/O设备的管理是用访问内存的指令实现的。
（T ）3.无条件传送是一种最简单的输入／输出传送，一般只用于简单、低速的外设的操作。
（T ）4.中断方式的特点是改CPU的被动查询为主动响应。
（F ）5.DMA控制器是一个特殊的接口部件，它有主、从两种工作状态。
（T ）三、思考题1.外设为何必须通过接口与主机相连？存储器与系统总线相连需要接口吗？为什么？答: 外设都必须通过I/O接口电路与微机系统总线相连,因为CPU与外部设备通信在运行速度和数据格式上差异很大. 存储器与系统总线相连不需要接口.因为接口是用来连接微机和外设的一个中间部件，I/O接口电路要面对主机和外设两个方面进行协调和缓冲,存储器属于微机系统的组成部分.它们之间的数据传输是标准的、统一的没有必要通过接口.2.CPU与外设间传送的信号有哪几类？答: CPU与外设间传送的信息大致可分为以下3类: 数据信息(分为数字量,模拟量和开关量), 控制信息(CPU发出的用来控制外设工作的命令)和状态信息(用来反映输入、输出设备当前工作状态的信号).3. 常用的I/O端口编址方式有哪几种？各自的特点如何？答: 系统对I/O端口的地址分配有两种编址方式：统一编址和独立编址。
内存储器接口演示PPT
6.1.4
二、动态存储器 1. DRAM的存储元 单管动态存储元电路如图6.3所示。 2. DRAM的外部特性 图6.4所示为2164A的引脚图，其引脚功能如下： A0～A7：地址输入线。DRAM芯片在构造上的特点是 芯片上的地址引脚是复用的。两次送到芯片上去的地址分 别称为行地址和列地址。在相应的锁存信号控制下，它们 被锁存到芯片内部的行地址锁存器和列地址锁存器中。 DIN和DOUT：芯片的数据输入、输出线。 RAS：行地址锁存信号。 CAS：列地址锁存信号。 WE：写允许信号。当它为低电平时，允许将数据写入。 反之，当WE=l时，可以从芯片读出数据。
存储系统分为两个存储体，如图6.19所示。 对于16位的CPU为此也都设置了用于存储体选择的两个 控制 信号和。表6.3描述了这两个引脚和所选择的存储体。 在Intel系列的CPU通过产生独立的写信号来选择每个存 储体的写操作，如图6.20所示。
图6.21描述了一个8086存储系统的连接图。
•23
6.4.2 32位机的存储系统
•13
0111 101
该片6264的地址范围为：
0111 1010 0000 0000 0000=3E000H
到
0011 1111 1111 1111 1111=3FFFFH
若将图6.9中的“与非”门改为“或”门，如图6.10所 示，则6264的地址范围就变成84000H～85FFFH。
二、部分地址译码方式
在构成一个实际的存储器时，往往需要同时进行位扩 展和字扩展才能满足存储容量的需求。扩展时需要的芯片 数量可以这样计算：要构成一个容量为MN位的存储器， 若使用pk位的芯片（p<M,k<N），则构成这个存储器需 要(M/p）(N/k)个这样的存储器芯片。 例6-1 用Intel 2164构成容量为128KB的内存。 分析：由于2164是64K×1的芯片，所以首先要进行位扩 展。用8片2164组成64KB的内存模块，然后再用两组这样 的模块进行字扩展。所需的芯片数为（128/64）×（8/1） =16片。 连接示意图如图6.18所示。
(完整版)存储器习题及参考答案
习题四参考答案1．某机主存储器有16位地址，字长为8位。
（1）如果用1k×4位的RAM芯片构成该存储器，需要多少片芯片？（2）该存储器能存放多少字节的信息？（3）片选逻辑需要多少位地址？解：需要存储器总容量为：16K×8位，故，（1）需要1k×4位的RAM芯片位32片。
（2）该存储器存放16K字节的信息。
（3）片选逻辑需要4位地址。
2. 用8k×8位的静态RAM芯片构成64kB的存储器，要求：（1）计算所需芯片数。
（2）画出该存储器组成逻辑框图。
解：（1）所需芯片8片。
（2）逻辑图为：3. 用64k×1位的DRAM芯片构成256k×8位存储器，要求：（1）画出该存储器的逻辑框图。
（2）计算所需芯片数。
（3）采用分散刷新方式，如每单元刷新间隔不超过2ms，则刷新信号周期是多少？如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？解：（1）（2）所需芯片为32片。
（3）设读写周期为0.5微妙，则采用分散式刷新方式的刷新信号周期为1微妙。
因为64K ×1的存储矩阵是由四个128×128的矩阵构成，刷新时4个存储矩阵同时对128个元素操作，一次刷新就可完成512个元素，整个芯片只有128次刷新操作就可全部完成。
所以存储器刷新一遍最少用128个读/写周期。
4. 用8k×8位的EPROM芯片组成32k×16位的只读存储器，试问：（1）数据寄存器多少位？（2）地址寄存器多少位？（3）共需多少个EPROM芯片？（4）画出该只读存储器的逻辑框图？解：因为只读存储器的容量为：32k×16，所以：（1）数据寄存器16位。
（2）地址寄存器15位。
（3）共需8个EPROM芯片？（4）逻辑框图为：5. 某机器中，已经配有0000H～3FFFH的ROM区域，现在再用8k×8位的RAM芯片形成32k ×8位的存储区域，CPU地址总线为A0～A15，数据总线为D0～D7，控制信号为R/W（读/写）、MREQ（访存），要求：（1）画出地址译码方案。
微机原理与接口技术第三版课本习题答案
第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成它们的主要功能是什么答：8086CPU由两部分组成：指令执行部件EU,Execution Unit和总线接口部件BIU,Bus Interface Unit;指令执行部件EU主要由算术逻辑运算单元ALU、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成,其主要功能是执行指令;总线接口部件BIU主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等;2．8086CPU预取指令队列有什么好处 8086CPU内部的并行操作体现在哪里答：8086CPU的预取指令队列由6个字节组成,按照8086CPU的设计要求,指令执行部件EU在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它;从速度上看,该指令队列是在CPU内部,EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令;8086CPU内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列;5．简述8086系统中物理地址的形成过程;8086系统中的物理地址最多有多少个逻辑地址呢答：8086系统中的物理地址是由20根地址总线形成的;8086系统采用分段并附以地址偏移量办法形成20位的物理地址;采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部分构成,都是16位二进制数;通过一个20位的地址加法器将这两个地址相加形成物理地址;具体做法是16位的段基址左移4位相当于在段基址最低位后添4个“0”,然后与偏移地址相加获得物理地址;由于8086CPU的地址线是20根,所以可寻址的存储空间为1M字节,即8086系统的物理地址空间是1MB;逻辑地址由段基址和偏移地址两部分构成,都是无符号的16位二进制数,程序设计时采用逻辑地址,也是1MB;6．8086系统中的存储器为什么要采用分段结构有什么好处答：8086CPU中的寄存器都是16位的,16位的地址只能访问64KB的内存;086系统中的物理地址是由20根地址总线形成的,要做到对20位地址空间进行访问,就需要两部分地址采用段基址和偏移地址方式组成物理地址的优点是：满足对8086系统的1MB 存储空间的访问,同时在大部分指令中只要提供16位的偏移地址即可;9．在某系统中,已知当前SS＝2360H,SP＝0800H,那么该堆栈段在存储器中的物理地址范围是什么若往堆栈中存入20个字节数据,那么SP的内容为什么值答：SS×10H＋SP＝23600H＋0800H＝23E00H,堆栈段在存储器中的物理地址范围是23600H～23E00H;若往堆栈中存入20个字节数据,那么SP的内容为0800H －14H＝07ECH;20的十六进制为14H;10．已知当前数据段位于存储器的B4000H到C3FFFH范围内,则段寄存器DS 的内容为多少答：段寄存器DS的内容为B4000H;11．8086系统中为什么一定要有地址锁存器需要锁存哪些信息答：由于8086CPU受芯片封装的限制,只有40个管脚,所以地址线和数据线只能采用复用的方式共同使用某些管脚;对存储器进行访问时,在读取数据或写入数据时,存储器芯片要求在这个过程中地址信息必须稳定提供给存储器,而由于8086CPU地址线和数据线是复用的,就不可能在同一时刻具有地址和数据的两种功能;这就需要在CPU提供地址信息时,将地址锁存起来,以保证下一个时刻当这些复用的管脚起着数据线的功能时,存储器有正确的地址信息;要锁存的信息包括这些复用管脚的地址和BHE等信号;12．8086读/写总线周期各包括最少几个时钟周期什么情况下需要插入等待周期TW 插入多少个TW取决于什么因素答：8086读/写总线周期各包括最少四个时钟周期;在系统中增加等待周期TW的一般情况是：当CPU提供了地址后,由于外设或存储器的读出或写入时间较慢,不能与CPU的速度匹配,就需要插入等待周期TW,等待CPU能从外设或存储器将数据正确地读出或写入为止;显然,插入的等待周期TW的个数取决于外设或存储器的取出或写入时间;13．若已知当前DS=7F06H,在偏移地址为0075H开始的存储器中连续存放6个字节的数据,分别为11H,22H,33H,44H,55H和66H,请指出这些数据在存储器中的物理地址,如果要从存储器中读出这些数据,需要设备部几次存储器各读出哪些数据答：物理地址：７F０６H×１０H＋００７５H＝７F０DSH,故从7F0DSH起６个地址数据在存储器中的地址;最少要访问四次：第一次：１１;第二次：３３,２２;第三次：５５,４４;第四次：６６;１４：某程序在当前数据段中存有两个数据字０ABCDH和1234H,它们对应的物理地址分别为3FF85H和40AFEH,若已知当前DS=3FB0H,请说明这两个数据的偏移地址,并用图说明它们在存储器中的存放格式;答：偏移地址为：0485H和0FFEH;第三章8086的指令系统1：MOV AX,SI 寄存器寻址寄存器间接寻址2：MOV DI,100寄存器寻址立即寻址3：MOV BX,AL 寄存器间接寄存器4：MOV BXSI,CX 基址+变址寄存器5：ADD DX,106HSI变址寄存器6：PUSH AX 寄存器 7：ADD DS:BP,AX 8:OR AX,DX 寄存器2：设寄存器DS=2000H,SS=1500H,ES=3200H,SI＝０A０H,BX＝１００H,BP＝１０H,数据段中变量VAL的偏移地址为50H,试指出下列各条指令中源操作数的寻址方式是什么对于存储器操作数,其物理地址是多少（1）MOV AX,100H直接寻址：20100H（2）MOV CX,ES:BX 寄存器寻址（3）MOV DX,BXSI基址+变址：200F0h（4）MOV AX,VALSI变址寻址：200F0h（5）MOV BX,1234BX基址寻址：205D2H（6）MOV AX,BP寄存器寻址：15010H3．答案3OUT 3EBH,AX 改 4MUL AL,CL 改MUL CLMOV DX,3EBH 6ROL DX,5改MOV CL,5OUT DX,AX ROL DX,CL5MUL AX,25改 8POP FR 改POPFMOV BX,25 9MOV 234H,BX改MOV BX,234H10INC SI改INC BYTE PTR SI11ADD BX,456H改ADD WORD PTR BX,456H12INT O错 13DIV AX ,BX改DIV BX14DEC BP改DEC WORD PTR BP 15XLAT BX 错16ADD CX+1改ADD CX,1或INC CX 17DAA AX 改DAA4：带符号数-86所表示的二进制：10101010B执行MOV DL,2AH 和SHR DL,1两条指令后：DL=00010101 CF=0可将AX寄存器中D0,D5,D8和D11位求反,其余位不变的指令：XOR AX,0921H 某存储单元物理地址为3B4FH,其段地址和偏移地址可选：3B40H和00FEH 两个8位二进制数00110101及10110110做“异或”操作后,寄存器FR的下面3个状态标志分别是：PF=0 SF=1 ZF=0寄存器写指令时,如MOV SI,AX,则CPU的外部管脚状态：WR=0 RD=1 M\IO=1 5:已知,DS=2000H BX=100H SI=02H 从物理地址20100H单元开始,依次存放数据12H 34H 56H 78H ,而从物理地址21200h单元开始,依次存放数据2AH,4CH.8BH,98H.试说明下列各条指令单独执行后AX寄存器的内容;1MOV AX,3600H 3600H2MOV AX,1200H 4C2AH3MOV AX,BX 0100H4MOV AX,BX 3412H5MOV AX,1100HBX 4C2AH6MOV AX,BXSI 7856H6.设堆栈指针SP的初值为2400H,AX=4000H,BX=3600H.问：1执行指令“PUSH AX”后,SP= 23FEH2再执行“PUSH AX”和”POP AX”后,SP= AX= BX=SP=23FEH AX=3600H BX=3600H7.1MOV DX,2000HMOV BX,1000HXHGH BX,DXBX=2000H,DX=1000H2MOV AX,1234HPUSH AXPOP BXAX=1234H,BX=1234H3LEA DX,2000HMOV BX,DX4MOV AL,08ADD AL,08AAAAX=01065MOV AL,48HADD AL,39H DAAAL=87H6AND AL,ALMOV AL,80 ADC AL,AL AL=0A0H7MOV DX,OFFFH NEG DXDX=0001H8MOV BL,OB8H ROR BL,1BL=5CH,CF=09SUB AX,AX AND DX,DXDX=010MOV CL,3 MOV AH,42H SHR AH,XLAH=08H,CF011MOV AX,34EBH MOV CL,5FH DIV CL12MOV AL,08HMOV BL,09MUL BLAAMAX=0702H13MOV BL,9MOV AX,0702HADDDIV BL,AX=0008H14MOV AL98HCBWBX=0FF98H15MOV AH,2MOV DL,`W`INT 21H结果=执行DOS的2号功能调用,在屏幕上显示字母W第五章存储器原理与接口1．按存储器在计算机中的作用,存储器可分为哪向类简述其特点;答：存储器分：主存储器内存,辅助存储器外存,高压缓冲存储器;主存储器用来存放活动的程序和数据,其速度高,容量较少、每位价格高;辅助存储器用于存放当前不活跃的程序和数据,其速度慢、容量大、每位价格低;缓冲存储器在两个不同工作速度的部件之间起缓冲作用;2．什么是RAM和ROM RAM和ROM各有什么特点答：RAM是随机存储器,指计算机可以随机地、个别地对各个存储单元进行访问,访问所需时间基本固定,与存储单元的地址无关;ROM是只读存储器,对其内容只能读,不能写入;与RAM相比,其信息具有非易失性,即掉电后,ROM中的信息仍会保留;3．什么是多层次存储结构它有什么作用答：存储器的性能是计算机性能的最主要指标之一,其目标是大容量、高速度和低成本,因此应该在系统结构的设计上扬长避短,采用多层存储结构构成一个较为合理的存储系统;多层存储结构是一个金字塔的结构,距塔尖即CPU越近速度越快,容量越小,单位价格也较贵；反之速度较慢,容量较大,单位价格也较便宜;其作用是获得最佳性价比;5．主存储器的主要技术指标有哪些答：主存储器的主要技术指标有主存容量、存储器存取时间、存储周期和可靠性;7．若用1K×1位的RAM芯片组成16K×8位的存储器,需要多少片芯片在CPU的地址线中有多少位参与片内寻址多少位用做芯片组选择信号答：要128片;A1～A9共10位参与片内寻址,其余可用于片选信号;8．在8086系统中,若要从存储器奇地址体中读1个字节数据,列出存储器有关的控制信号和它们的有效逻辑电平信号;答：RD=0 WD=1 CS=0 M IO=1 BHE=0第六章微型计算机的输入输出1．CPU与外部设备通信为什么使用接口答：存储器与CPU交换信息时,它们在数据格式、存取速度等方面基本上是匹配的,,也就是说,CPU要从存储器读入指令、数据或向存储器写入新的结果和数据,只要一条存储器访问就可以完成；在硬件连接方面,只需芯片与芯片之间的管脚直接连接;但CPU要与外部设备通信至少有两方面的困难：第一,CPU的运行速度要比外设的处理速度高得多,通常简单地用一条输入输出的指令是无法完成CPU 与外设之间的信息交换的；第二,外设的数据线和控制线也不可能与CPU直接连接;CPU与外设通信具有如下特点：需要接口作为CPU与外设通信的桥梁;需要有数据传送之前的“联络”;要传递的信息有三方面内容：状态、数据和控制信息;CPU 与外设通信必须借助于必要的电路来实现,这样的电路称为接口或I/O接口; １．什么是接口为什么需要接口接口有哪些作用答：而介于主机和外设之间用于完成某些控制功能、速度匹配、信号转换的一种缓冲电路称为I/O接口电路,简称I/O接口Interface;I/O接口在CPU与外设之间建立一个缓冲区,解决CPU与外设之间在数据形式、数据的传递方式以及传递速率上存在很大差异的矛盾;接口作用主要包括信号暂存、数据格式转换、传送路径的切换控制和状态信号的交换、通讯控制、设备动作、定时控制、中断管理及错误检测等功能;.答：CPU和外设之间的信息交换存在以下一些问题：速度不匹配；信号电平不匹配；信号格式不匹配；时序不匹配;I/O接口电路是专门为解决CPU与外设之间的不匹配、不能协调工作而设置的,处于总线和外设之间,一般应具有以下基本功能：⑴设置数据缓冲以解决两者速度差异所带来的不协调问题；⑵设置信号电平转换电路,如可采用MC1488、MC1489、MAX232、MZX233芯片来实现电平转换;⑶设置信息转换逻辑,如模拟量必须经 A/D变换成数字量后,才能送到计算机去处理,而计算机送出的数字信号也必须经D/A变成模拟信号后,才能驱动某些外设工作; ⑷设置时序控制电路；⑸提供地址译码电路;2.I/O接口有什么用途1进行地址译码或设备选择,以便使CPU能与某一指令的外部设备通信;2状态信息的应答,以协调数据传送之前的准备工作;3进行中断管理,提供中断信号;4进行数据格式转换,如正负逻辑的转换、串行与并行数据转换等;5进行电平转换,如TTL电平与MOS电平间的转换;6协调速度,如采用锁存、缓冲、驱动等;7时序控制,提供实时时钟信号;3.I/O端口有哪两种寻址方式各有何优缼点答：存储器的映像I/O寻址和Ｉ／Ｏ映像的Ｉ／Ｏ寻址存储器映射的I/O寻址方式优缺点⏹优点：由于I/O和存储器在地址上没有区别,在程序设计时可以使用丰富的指令对端口进行操作,甚至包括对端口数据的运算;⏹缺点： I/O端口需要占用部分处理器的地址空间;◆由于存储器和I/O端口地址在形式上没有区别,相对增加了程序设计和阅读的难度;I/O映射的I/O寻址方式优缺点优点：程序阅读方便,使用IN或OUT指令就一定是对外设的通信；◆由于I/O端口有自己的地址,使系统存储器地址范围扩大,适合大系统使用;缺点：指令少,编程相对灵活性减少；◆硬件上需要I/O端口的译码芯片,增加了硬件开支5.微机系统的输入输出指什么输入输出有什么不同常用的打印机有：击打式、喷墨式和激光打印机;输入与输出的不同输入是指从被控设备到计算机的物理信号的传输和变换通道,其主要实现被控设备和计算机之间原始参数和信号的变换;输出是指从计算机到被控设备的控制信号和参数的传输通道,其与输入一样都有模拟与数字之分,都是用以实现数据采集现场与计算机的连接6.输入输出有哪几种方式各有何优缼点答：两种方式：程序控制方式和直接存储器存取方式DMA方式优缼点：程序控制方式：速度慢,但程序简单;DMA：速度快,但程序复杂;7.在输入输出的电路中,为什么常常要用锁存器和缓冲器因为I/O速度非常快,利用锁存器和缓存器解决同步问题9．8086CPU在执行输入输出指令时,CPU有哪些控制管脚的作用,什么样的电平有效答：RD WD CS MI0 BHE 除了BHE高电平有效,其它均低电平有效;10.8086CPU分配的端口地址有何限制为什么8086CPU 与外设交换数据可按字节进行;当按字节进行时,偶地址端品的字节数据由低8位数据线D 7~D 0位传输,奇地址端口的字节数据由高8位数据线D15~D8传输;当用户在安排外设的端口地址时,如果外设是以8位方式与CPU 连接,就只能将其数据线与CPU 的低8位连接,或者只能与CPU 的高8位方式连接;这样,同一台外设的所有寄存器端口地址都只能是偶地址或者奇地址,所以设备的端口地址往往是不连续的;例：设计一ROM 扩展电路,容量为32K 字,地址从00000H 开始;EPROM 芯片取27256解：a 、确定芯片个数32K ×16=64K ×8 64 K ×8/32 K ×8=2片例: 设计一RAM 扩展电路,容量为32K 字,地址从10000H 开始;芯片采用6225627256EPROM A 14—A 0D 7—D 0CS OE 27256EPROMA 14—A 0D 7—D 0CS OE ＋M/IO A 19A 18A 17A 1615|A 115|D 8D 7|D 0RD解：a 、计算所需要的芯片个数32K ×16=64K ×864 K ×8/32 K ×8=2片 62256RAM A 14—A 0D 7—D 0CS OE WR 62256RAM A 14—A 0D 7—D 0CS OE WR 15|A 115|D 8D 7|D 0RDWR++A ＋M/IO A 19A 18A 17A 16BHE。
第5章_课后习题答案word版本
第5章习题解答5-1由与非门组成的基本RS触发器的R d,S d之间为什么要有约束？当违反约束条件时，输出端Q、Q 会出现什么情况？试举例说明。
解：由与非门组成的基本RS触发器的R d和S d之间的约束条件是：不允许R d和S d同时为0。
当违反约束条件即当R d = S d =0时，Q、Q端将同时为1,作为基本存储单元来说，这既不是0状态，又不是1状态，没有意义。
5-2 试列出或非门组成的基本RS触发器的真值表，它的输入端R d和S d之间是否也要有约束？为什么?解：真值表如右表所示、Rd、Sd之同也要有约束条件，即不允许Rd=Sd=1，否则Q、Q端会同时出现低电平。
5-3画出图5-33由与非门组成的基本RS触发器输出端Q、Q的电压波形，输入端R D、S D的电压波形如图中所示。
解：见下图:5-4画出图5-34由或非门组成的基本RS触发器输出端Q、Q的电压波形，输入端S D、R D的电压波形如图中所示。
廟人1 ■0 0—-r--■ '■ »■'0 10 1\ 001 ）」不定图5-335-5图5-35所示为一个防抖动输出的开关电路。
当拨动开关S时，由于开关触点接通瞬间发生振颤，R D、S D的电压波形如图中所示。
试画出Q、Q端对应的电压波形。
图5-35解：见下图:图5-34解：见下图:5-6 在图5-36电路中、若CP、S、R的电压波形如图中所示，试画出Q、Q端与之对应的电压波形。
假定触发器的初始状态为Q = 0。
图解：见下图:5-7在图5-37(a)所示的主从RS触发器中，CP、R、S的波形如图5-37(b)所示，试画出相应的Q m、Q m、Q和Q的波形图。
图5-37解：主从RS触发器的工作过程是：在CP= I期间主触发器接收输入信号，但输出端并不改变状态，只有当CP下降沿到来时从触发器甚才翻转，称为下降沿触发。
根据主从RS 触发器状态转换图可画出波形图如下图所示。
课后习题答案5
第5章思考与习题参考答案5-1名词解释(1) Cache (2) Shadow RAM (3) CMOS (4) Flash Memory (5) BIOS(6) SIMM (7) DIMM (8) FRAM (9) MRAM (10)DDR答：(1) Cache高速缓冲存储器(2) 影子内存(3) 带后备电池的存放设置信息和配置信息的RAM，CMOS本身的含义是互补金属氧化物半导体(4) 闪速存储器(5)基本输入输出系统(6)单边接触式存储器模块(7)双边接触式存储器模块(8)铁电存储器(9)磁性存储器(10)DDR= Dual Data Rate,是一种内存标准之一5-2简述半导体存储器的分类及主要性能指标。
半导体存储器RAMROM SRAM－静态随机存取存储器，主要用于CacheDRAM－动态随机存取存储器，主要用于内存模块MROM－掩膜型只读存储器PROM－一次可编程只读存储器EPROM－紫外线可擦除可编程只读存储器，早期ROM BIOS E2PROM-电可擦除可编程只读存储器Flash－闪速存储器，现代ROM BIOS答：（1）分类(2)主要性能指标：存储容量、存取速度和带宽（带宽=存储器总线频率×数据宽度/8 （单位：字节/S））5-3 说明SRAM、DRAM、MROM、PROM、EPROM及FRAM的特点及简单工作原理。
答：SRAM靠双稳态触发器的两个稳定状态存储信息的；DRAM靠极间电容的充放电来存储信息的；MROM靠光刻技术确定是否保留MOS管决定信息的，跨接MOS管，信息为0,没有跨接MOS管，信息为1；PROM是靠熔丝的通断决定信息的，没有熔断，则信息为1,熔断信息为1；EPROM是靠雪崩注入式场效应管（FAMOS管）的浮置栅是否积累足够的电荷来存储信息的，有足够的电荷积累，则记录信息0,没有足够的电荷积累信息记录；FRAM是靠铁电电容来存储信息的。
5-4 已知一个SRAM芯片的容量为4M×8，该芯片有一个片选信号引脚和一个读/写控制引脚，问该芯片至少有多少个引脚？解：SRAM的引脚的确定从地址线、数据线、控制线及电源线四方面考虑，地址线m决定字数，2m=4M,因此m=22,容量4M×8，所以n=8，片选一条，读写控制一个，电源线2条，芯片共有引脚＝22＋8＋1＋1＋2＝34条。
《计算机原理学习指导》第五章 存储系统 综合练习题参考答案
《计算机原理学习指导》第五章存储系统综合练习题参考答案一、填空题1 、计算机硬件由控制器、运算器、存储器、输入设备和输出设备 5 大部件组成。
2 、根据目前常用的存储介质可以把存储器分为半导体存储器、磁表面存储器和光存储器3 种。
3 、 ROM 可分为掩模式只读存储器（ MROM ）、可编程只读存储器（ PROM ）、可擦除可编程只读存储器（ EPROM ）和电擦除可编程只读存储器（ EEPROM ）4 种。
4 、采用 4K × 4 位规格的静态 RAM 存储芯片扩展为 32K × 16 位的存储器，需要这种规模的存储芯片 32 片。
5 、要组成容量为 4K × 8 位的存储器，需要 8 片 4K × 1 位的静态 RAM 芯片并联，或者需要 4 片 1K × 8 位的静态 RAM 芯片串联。
6 、 Cache 的地址映射方式有直接映射、全相联映射和组相联映射 3 种。
二、单项选择题1 、内存储器用来存放（ C ）A ．程序B ．数据C ．程序和数据D ．微程序2 、某一静态 RAM 存储芯片，其容量是 64K × 1 位，则其地址线有（ C ）A ． 64 条B ． 64000 条C ． 16 条D ． 65536 条3 、下列存储器中，存取速度最慢的是（ D ）A ．光盘存储器B ．半导体存储器C ．硬盘存储器D ．磁带存储器4 、下列部件（设备）中，存取速度最快的是（ A ）A ． CPU 中的寄存器B ．硬盘存储器C ．光盘存储器D ．软盘存储器5 、在主存储器与 CPU 之间增加 Cache 的主要目的是（ C ）A ．降低整机系统的成本B ．扩大主存之间的速度匹配问题C ．解决 CPU 和主存之间的速度匹配问题D ．代替 CPU 中的寄存器工作6 、在 ROM 存储器中必须有（ C ）电路。
A ．数据写入B ．再生C ．地址译码D ．刷新7 、在多级存储体系中，“ Cache —主存”结构的作用是解决（ D ）的问题。
第5章 内存储器及其接口习题解答
(1)64K×1位 × 位 256KB 32片 4根 片 根 64K×8位 8片 → 64K ×8位 ×4=256KB→8片× 4=32片 × 位 片 位 片 片
片内地址寻址64K=216,片内地址寻址将用去 根线 片外译码线 片内地址寻址将用去16根线 片外译码线20-16=4 片内地址寻址 片内地址寻址将用去 根线,片外译码线
解答: 解答
芯片 片外译码线(20根地址 根地址) 存储系统容量 多少芯片 片外译码线 根地址 (1)512×4位 × 位 16KB 64片 11根 片 根 512×8位 2片 → 1K ×8位 4片→16 ×4片=64片 × 位 片 位 片 片 片
片内地址寻址将用去9根线 片外译码线20-9= 11根 片内地址寻址512=29,片内地址寻址将用去 根线 片外译码线 片内地址寻址 片内地址寻址将用去 根线,片外译码线 根
2716
CS
&
∶ A19
Y6 Y7
&
解答: 解答 地址范围：A19… A16 地址范围：
A13 A12 A11 1 1 1 1 1 0
A15 … A12 A11 A10 A9 A8 A7 … A4 A3 … A0 1 111 1 1 1 1 0 0 0 0 0 000 0000 1 111 1 1 1 1 1 1 1 1 1 111 1111 范围： 范围：(A11=0) FF000H—FF7FFH (A11=1) FF800H—FFFFFH
第5章 内存储器及其接口习题 章 解答
Hale Waihona Puke 习题5.1 习题• 用下列芯片构成存储系统 需要多少RAM 用下列芯片构成存储系统,需要多少 需要多少 芯片?需要多少位地址作为片外地址译码 需要多少位地址作为片外地址译码? 芯片 需要多少位地址作为片外地址译码 设系统为20位地址线 采用全译码。 位地址线,采用全译码 设系统为 位地址线 采用全译码。 (1)512×4位RAM构成 构成16KB的存储系统 的存储系统; × 位 构成 的存储系统 (2)1024×1位RAM构成 构成128KB的存储系统 的存储系统; × 位 构成 的存储系统 (3)2K×4位RAM构成 构成64KB的存储系统 的存储系统; × 位 构成 的存储系统 (1)64K×1位RAM构成 构成256KB的存储系统 的存储系统; × 位 构成 的存储系统
第5章习题讲评(清)
A11～A0
__ R/W
2008.10
北京理工大学计算机科学技术学院
习题讲评
计算机组成原理
5-17 用容量为 用容量为16K×1的DRAM芯片构成 芯片构成64KB × 的 芯片构成 的存储器。要求： 的存储器。要求： 画出该存储器的结构框图。 ⑴ 画出该存储器的结构框图。 设存储器的读、写周期均为0.5µ ， ⑵ 设存储器的读、写周期均为 µs，CPU 内至少要访存一次。 在1µs内至少要访存一次。试问采用哪种刷 µ 内至少要访存一次 新方式比较合理？ 新方式比较合理？相邻两行之间的刷新间隔 是多少？ 是多少？对全部存储单元刷新一遍所需的实 际刷新时间是多少？ 际刷新时间是多少？
2008.10
北京理工大学计算机科学技术学院
习题讲评
计算机组成原理
现有如下存储芯片： × 的 现有如下存储芯片：8K×8的ROM； ； 16K×1、2K×8、4K×8、8K×8的SRAM。 × 、 × 、 × 、 × 的 。 请从上述规格中选用芯片设计该机主存储器， 请从上述规格中选用芯片设计该机主存储器， 画出主存的连接框图， 画出主存的连接框图，并请注意画出片选逻 辑及与CPU的连接。 的连接。 辑及与 的连接 根据CPU的地址线、数据线，可确定整个 的地址线、数据线， 根据 的地址线 主存空间为 主存空间为64K×8。系统程序区由ROM芯 × 。系统程序区由 芯 空间为 片组成；用户程序区和系统程序工作区均由 片组成；用户程序区和系统程序工作区均由 RAM芯片组成。 芯片组成。 芯片组成
. 。 . 。 . 。
2
。 . 。 .
1K×4 ×
1K×4 ×
。
1K×4 ×
1K×4 ×
。
A9～ A0 ___ WE
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
A19A18 A17A16 A15 A14 A13 A12 0 0 0 0 0 0 0 0 0 0 0 0
第1片2K 第2片2K 第3片2K 第4片2K
1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0
Y0
0 0 0
00800 H
00FFFH 01000 H 017FFH 01800 H 01FFFH
A B C
Y0 Y1
I/O1~I/O8
138
＆
O1~O8
OE
…
Y5 Y6 Y7
G2a
G2b G1
IO/M
WR
G
1 1 1 1
G2A
1 1 RD A11 1 1 1 1
C B A
1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 FD000 H FDFFFH
A19A18 A17A16 A15 A14 A13 A12 A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
Y1
2K
RAM存储容量： RAM片内地址A0~A10对应容量211=2048所以其容量为2KB。 RAM地址范围：
A11=0时 F9000H~F97FFH
A11=1时 F9800H~F9FFFH
第5章 内存储器及其接口_习题课 例1 设有若干片256K×8位的SRAM芯片，问： (1) 采用字扩展方法构成1024KB的存储器需要多少片SRAM 芯片？ (2) 该存储器需要多少位地址线？片内地址线和片选地址线 各多少位？ (3) 画出该存储器与8088CPU连接的结构图。 解： (1) 该存储器需要1024K/256K = 4片SRAM芯片； (2) 220=1024K，需要20条地址线。 每片为一组，22=4，需2位片选地址，218=256K，需18位 片内地址。 (3) 该存储器与8088CPU连接的结构图如下。
A０～ A10 A０ ～ A11
2732
D０ ～ D7
CS OE
2732 2732
CS OE CS OE
6116
6116
6116
6116
CS OE WE CS OE WE CS OE WE CS OE WE
RD WE A12 A13 A14 A15 A16 A17 A18 IO/M A19 A B C Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
A19A18 A17A16 A15 A14 A13 A12
Y3 Y4 Y5
0 0 0 0
0 0 0 0
0 0 0 0
第1片4K
第2片4K
第3片4K
0 0 0 0 0
0 0 0 0 0
1
1
0
0
1
1
0
1
0 0 0 0 0 0 0 0 0 0 0
1 1 1 1 1 1 1 1 1 1 1
例5
解：
6116地址:
A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 03000 H 03FFFH 04000 H 04FFFH 05000 H 05FFFH 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0
0 0 0 0 0
0
0 0
0
0 0
1
1 1
0
1 1
1 1 1 1 1 1 1 1 1 1 1
0 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
Y1
0 0
0 0
0 0
0 0
0 0
例5 使用6116、2732和74LS138译码器构成一存储器容量为12KB ROM （03000H~05FFFH） 8KB RAM （00000H~01FFFH）的存储系统。系统地址线 为20位，数据总线为8位。
A０ ～ A17
CS OE WE
A０ ～ A17
CS OE WE
A０ ～ A17
CS OE WE
256 ×8
256 ×8
256 ×8
256 ×8
D０ ～ D7
D０ ～ D7
D０ ～ D7
D０ ～ D7
138
G2a IO/M VCC G2b G1
第5章 内存储器及其接口_习题课 例2 现有一种存储芯片容量为512×4位，若要组成4KB的存储容 量，需要多少这样的存储芯片？每块芯片需多少寻址线？而4KB 存储系统最少需多少寻址线？ 字扩展 位扩展
地址范围为F9000H ~F9FFFH 为4KB
例5 使用6116、2732和74LS138译码器构成一存储器容量为12KB ROM （03000H~05FFFH） 8KB RAM （00000H~01FFFH）的存储系统。系统地址线 为20位，数据总线为8位。 解： 2732片内地址线:212=4K，地址线为A0~A11， 6116片内地址线:211=2K，地址 线为A0~A10，用同一138译码器片内地址应为A0~A11，所有高位作片选地址。 2732地址: 0000 第1片:03000H~03FFFH 第2片:04000H~04FFFH 第3片:05000H~05FFFH C B A
A19A18 A17A16 A15 A14 A13 A12 A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
Y5
4K
A０ ～ A10 D０ ～ D7
A０ ～ A10
CS
A11 A０ ～ A10
RAM
WE
OE
EPROM
CE
A12 A13 A14 A15 A16 A17 A18
A19 IO/M WR
解：
(1) 该存储器需要(4K÷0.5K)×(8 ÷ 4)= 8 × 2=16(片) (2) 29=512，每片需要9条地址线。（片内地址） (3) 212=4KB=4096，最少需要12条地址线。
例 有一2732EPROM芯片的译码电 路，如图习5-1所示，请计算该芯片的 地址范围及存储容量。 解：
A B C
Y0 Y1
I/O1~I/O8
138
＆
O1~O8
OE
…
Y5 Y6 Y7
G2a G2b G1
例4
解：
Y5
G
1 1 1 1
G2A
1 1 1 1 1 1
C B A
1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
A19A18 A17A16 A15 A14 A13 A12 A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
例3 某一存储器系统如图习5-2所示，回答它们的存储容量各是多 少？RAM和EPROM存储器的地址分配范围各是多少？
RD A11 A０ ～ A10 D０ ～ D7 A０ ～ A10
CS OE
A11 A０ ～ A10
RAM
WE
EPROM
CE
A12 A13 A14 A15 A16 A17 A18
A19
Y6 Y7
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
2K
4K
FF800 H FFFFFH
2K
址范围：FF000H~FFFFFH为4KB 存储容量：由于译码器的输出Y6Y7对应同一片选的同一物理内存 其地址是重叠的。或者说片内地址A0~A10对应容量211=2048所以其 容量为2KB。
138
G1 G2b G2a
A11
课后作业：
G2b G C B A
A15
A11 A12 A13 A14
A B C G1 G2a
Y0 Y1
138
2732
CS
＆
G2b
Y6
Y7
……
A19
…
＆
A19A18 A17A16 A15 A14 A13 A12
A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 1 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 FF000 H FF7FFH
FD000 H
FDFFFH
4K
EPROM存储容量： 片内地址A0~A11对应容量212=4096所以其容量为4KB。 EPROM地址范围： FD000H~FDFFFH为4KB
G
1 1 1 1 1 1
G2A
1 1 1 1
C B A
0 0 0 0 1 1 1 ? 0 1 ? 0 0 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 F9?00 H F9?FFH
A19A18 A17A16 A15 A14 A13 A12 A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
Y1
2K
A０ ～ A10 D０ ～ D7
A０ ～ A10
CS
A11 A０ ～ A10
RAM
WE
OE
EPROM
CE
A12 A13 A14 A15 A16 A17 A18
A19 IO/M WR
A B C
Y0 Y1
I/O1~I/O8