直接数字频率合成器(DDS)的改进设计
基于DDS数字频率合成信号发生器的设计
S(n) S(t)
DDS基本原理
相位累 加器
相位地址 寄存器
参考信号fc
正弦查 表(ROM)
D/A
LPF
图一
典型DDS的原理框图
频 率 控 制 字 K
N位
S(n)
S(t)
相位累 加器
相位地址 寄存器
参考信号fc
正弦查 表(ROM)
D/A
LPF
工作过程为: 3 、最后经 D/A转换和滤波将波形数据转换成所需要的波 12 、 根据参考信号 fc的时钟脉冲,N位累加器将频率 、波形表根据这个地址值输出相应的波形数据 S(n) 形。 K循环累加，把相加后的结果通过相位寄存 控制字
+5V
入
端
+5V
VCC
3.9K
R
1
10uF/10V
EC02
1
1
1
1
1
0.1uF
C
4
3
2
1
0
9
8
7
6
5
4
3
2
1
2
AD9850
U
Q
QOUTB
RSET
A
A
CLK_IN
FQ_UD
W_CLK
D
D
D
D
D
D
1
O
V
G
V
G
0
1
2
3
U
D
N
D
N
T
D
D
DDBiblioteka 0.1uFC3
0.1uF
C
G
4 N DACBL IOUTB A A RESET
DDS信号发生器设计
DDS信号发生器设计DDS（直接数字频率合成）信号发生器是一种数字技术制造高质量频率合成信号的装备。
本文将介绍DDS信号发生器的设计原理、关键技术和性能评估。
一、设计原理：DDS信号发生器的设计原理基于数字频率合成技术，其核心是数字信号处理器（DSP）和数字锁相环（PLL）。
DDS信号发生器通过频率控制字（FTW）和相位控制字（PTW）控制DDS芯片的输出频率、波形和相位。
在DDS芯片中，数字频率合成器通过数模转换器将较高的待合成信号转换为模拟信号，进而通过滤波器、放大器等模拟电路产生高质量的输出信号。
二、关键技术：1.高精度的频率合成：DDS信号发生器需要具备高精度的频率合成能力。
此需求需要DDS芯片具备较高的分辨率和较低的相位噪声。
分辨率是DDS芯片产生频率变化最小步进的能力，通常用位数来表示。
较高的分辨率可以确保DDS信号发生器输出的频率表现更加连续平滑。
相位噪声则与DDS芯片的时钟抖动、量化噪声等因素有关，较低的相位噪声能够保证信号在频谱中的纯净度。
2.高动态范围的输出：DDS信号发生器通常需要提供广泛的频率范围和大范围内的输出功率调节。
此需求需要DDS芯片具备高动态范围的输出能力。
动态范围包括频率动态范围和幅度动态范围。
频率动态范围是指DDS信号发生器能够合成的频率范围，幅度动态范围则指DDS信号发生器能够调节的输出功率范围。
通过优化DDS芯片的设计，可以提高输出的动态范围。
3.高速的输出信号更新：DDS信号发生器需要具备快速更新输出信号的能力。
通常，DDS芯片具备更高的时钟频率和更大的内存储存能力可以实现更高的输出信号更新速率。
高速更新输出信号可以保证DDS信号发生器能够满足实时调节信号的需求。
三、性能评估：DDS信号发生器的性能评估包括频率稳定度、相位噪声、调制信号质量等几个方面。
频率稳定度是指DDS信号发生器输出频率的稳定性，通常通过测量短期和长期的频率漂移来评估。
相位噪声则是度量DDS信号发生器输出信号相位纯净度的参数，使用杂散频谱测量方法和相位噪声密度谱评估。
DDS（DirectDigitalSynthesizer）直接数字式频率合成器
DDS（DirectDigitalSynthesizer）直接数字式频率合成器1. 什么叫DDS直接数字式频率器DDS（Direct Digital Synthesizer），实际上是⼀种分频器：通过编程频率控制字来分频系统（SYSM CLOCK）以产⽣所需要的频率。
DDS 有两个突出的特点，⼀⽅⾯，DDS⼯作在数字域，⼀旦更新频率控制字，输出的频率就相应改变，其跳频速率⾼；另⼀⽅⾯，由于频率控制字的宽度宽（48bit 或者更⾼），频率分辨率⾼。
2. DDS⼯作原理图1 是DDS 的内部结构图，它主要分成3 部分：相位累加器，相位幅度转换，（）。
图 1，DDS的结构（1）相位累加器⼀个正弦波，虽然它的幅度不是线性的，但是它的相位却是线性增加的。
DDS 正是利⽤了这⼀特点来产⽣正弦信号。
如图 2，根据DDS 的频率控制字的位数N，把360° 平均分成了2的N次等份。
图2，相位累加器原理假设系统时钟为Fc，输出频率为Fout。
每次转动⼀个⾓度360°/2N，则可以产⽣⼀个频率为Fc/2N的正弦波的相位递增量。
那么只要选择恰当的频率控制字M，使得 Fout / Fc= M / 2N,就可以得到所需要的输出频率Fout，Fout = Fc*M / 2N。
（2）相位幅度转换通过相位累加器，我们已经得到了合成Fout 频率所对应的相位信息，然后相位幅度转换器把0°~360°的相位转换成相应相位的幅度值。
⽐如当DDS 选择为2V p-p 的输出时，45°对应的幅度值为0.707V，这个数值以⼆进制的形式被送⼊DAC。
这个相位到幅度的转换是通过查表完成的。
（3）DAC输出代表幅度的⼆进制数字信号被送⼊DAC 中，并转换成为模拟信号输出。
注意DAC 的位数并不影响输出频率的分辨率。
输出频率的分辨率是由频率控制字的位数决定的。
直接数字式频率合成技术（DDS）是⼀种先进的全数字频率合成技术，它具有多种数字式调制能⼒（如相位调制、频率调制、幅度调制以及I/Q正交调制等），在通信、导航、雷达、电⼦战等领域获得了⼴泛的应⽤。
直接数字频率合成技术DDS
幅
位
度
码
码
数模变换器 DAC
时 钟
低通滤波器 LPF 输出
图3-11 相位/幅度变换装置
假设DAC的输入幅度码是四位，则它的输出幅度与输 入幅度码之间的关系是按线性变化的，如表3-1所示。
二进制幅度码 0000 0001 0010 0011 0100 0101 0110 0111
表 3-1
十进制幅度 二进制幅度码
0.1875
0 +1.1875
续表 3 - 4
8 1000 17π/16 -0.1951 0011 0.1875 1 9 1001 19π/16 - 0.5556 1001 0.5625 1 10 1010 21π/16 - 0.8316 1101 0.8125 1 11 1011 23π/16 -0.9808 1111 0.9375 1 12 1100 25π/16 -0.9808 1111 0.9375 1 13 1101 27π/16 -0.8316 1101 0.8125 1 14 1110 29π/16 -0.5556 1001 0.5625 1 15 1111 31π/16 -0.1951 0011 0.8175 1
② 将模2π的累加相位变换成相应的正弦函数值的幅度， 这里幅度可先用代码表示，这可以用一只读存储器ROM来 存储一个正弦函数表的幅值代码；
③ 用幅度代码变换成模拟电压，这可由数模变换器 DAC来完成；
④ 相位累加器输出的累加相位在两次采样的间隔时间 内是保持的，最终从DAC输出的电压是经保持的阶梯波。
2. 相位与幅度的变换
累加器输出的相位码，需先经过一个相位码/幅度码变换 装置之后，再经数/模变换生成阶梯波，最后通过低通滤波 器才能得到所需的模拟电压。
直接数字频率合成的优缺点
直接数字频率合成的优缺点什么是直接数字频率合成？直接数字频率合成（Direct Digital Frequency Synthesis，DDFS）是一种基于数字信号处理技术的频率合成方法。
它通过数字信号产生器（Digital Signal Generator，DSG）的输出，实现对任何频率和任何波形的生成。
DDFS的原理是将相位累计器作为计数器，将其输出作为一个带宽窄的方波信号，再通过低通滤波器将其转换为连续的正弦波信号，以实现目标波形的合成。
直接数字频率合成的优点精度高DDFS是一种准确的频率合成方法。
因为它是以数字信号的方式输出波形，消除了模拟电路中产生的误差和漂移。
另外，DDFS在频率和相位的控制上，具有高精度的输出能力，提高了合成波形的质量和准确性。
范围广DDFS的输出范围非常广，它可以产生任何频率的波形信号。
而且不同于模拟频率合成器，DDFS的频率可由外部控制，输出频率可以实现广范围内的变化调节。
这种灵活性帮助工程师在频率范围需要变化的应用中，更轻松地调节输出信号。
稳定性好DDFS是一种基于数字信号的频率合成方法，它的信号源压缩了使用模拟电路时容易出现的波动、漂移等不稳定性，所以它具有较高的稳定性。
在多种温度和电压变化的应用中，DDFS可以提供相同的性能，这意味着在设计过程中不需要太多的环境测试与调试。
直接数字频率合成的缺点抗干扰能力差DDFS在抗干扰方面相对较差。
接收到使相位累计器发生错误计数的干扰信号，会导致输出波形的失真或异常。
这可能限制DDS的应用范围，特别是在高强度干扰环境下的应用中，DDFS可能会出现输出失真现象。
噪声高DDFS在合成信号时，会引入噪声，特别是在比较低的频率下噪声会非常明显。
噪声来自于相位计数器的数字量化以及DDS输出的工作频率和时钟相互种衍生的问题，对某些高精度应用造成质量上的影响。
售价较高相比于模拟信号发生器和频率合成器而言，DDFS的售价更高。
其内含的高精度时钟与数字量化模块、COSS/FOSS转换器以及快速控制电路等，使其在调制精度、计算速度、同时售价等方面相对更高。
基于FPGA直接数字频率合成器DDS的设计
量， 相位增加量 的大ｄ Ｅ频率控制字确定 。信号波形 的数据 表包 含待 ， ｈ 产生信号一个周期 的幅度一相位信息 。 从数据表中读出相位累加器输 出相位信号值对应 的幅度 数据 ．通过 Ｄ Ｃ 该数据转换成所需 的模 Ａ 将 拟信号波形输 出。相位累加器 的相位 累加 为循 环迭加 ． 这样使得输 出 信号 的相位是 连续的 直接数字合 成器 Ｄ Ｓ Ｄ 就是 根据上述原理 而设 计的数字控制频率合成器
ｋ ｙ ｐ ｒ ｆｔ ｕ ｌａ ｅ ａｔｏ ｈｅｎ ｃｅ ｒＤＤＳ ，ＤＤＳ ｄ ｓｇ ｅ ｕ ｌａ ，ｂ ｈ ｈ ｓ ｃ ｕ ｌｔｒａ ｄ ｔｅ ｗａ ｅｏｌ ａａｔｂｅ ｔａ ａ ｅ ｒｔ ｂｔａｙｗａ ｅｏｉ Ｏ ｅ ｉｎ ｄ ｎ ｃｅ ｒ ｙ ｔ ｅｐ ａ ｅ ａ ｃ ｍｕａｏ ｎ ｈ ｖ ｆＹｎ ｄ ｔ ａ ｌ ｈ ｔｃ ｎ ｇｎｅａｅａ ｉｒｒ ｖ ｆｒｌｔ ｒ Ｔ
生任意波形。Ｆ Ｇ Ｐ Ａ器件 作为 系统控制 的核 心 ， 其灵活的现 场可更改性 ， 可再配置能力 ， 系统的各种改进非常方便 ， 对 在不更改硬件 电路的基础 上进一步提 高系统的性能 【 关键词 】 直接数字频率合成 ； 相位 累加器 ；Ｐ Ａ ＦＧ
Ｄｉ ｅ ｔＤｉ ｉ ｅ ｕ ｎｃ ｙ ｔ ｅ ｓｇ Ｂｅ ｓ ｄ ｏ ｒ ｃ ｇ ｔ Ｆｒ ｑ ｅ ｙ Ｓ ｎ ｈ ￣ｓ Ｄｅ ｉ ｎ ａ ｅ ｎ ＦＰＧＡ ａｌ
Ｆ ＰＧＡ ｅ ｉｅａ ｈ ｏ ｅｓｓｅ ｃ ｎｒ １Ｔａ ｌｏｆｒｈ ｒｉ ｒｖ ｈ ｅｆｒ ｎ ｅ ｏ ｅｓ ｓｅ ｄ ｖｃ ｓｔｅｃ ｒ ｙｔｍ ｏ ｔｏ． ｎａｓ ｕ ｔｅ ｍｐ ｏ ｅｔｅｐ ｒｏｍａ ｃ ｆｔ ｙ ｔｍ． ｈ
【 ｅ ｏｄ］ ｉｃｄｇａＦｅｕｎｙ ｙｔｅｓＦ Ｇ Ｐａｅ ｃｕ ｕ ｔ Ｋ ｙｗ ｒｓＤｒ ｔ ｉｔ ｒｑｅｃ ｎ ｓ ；Ｐ Ａ；ｈｓ ａｃｍ ｌｏ ｅ ｉｌ ｓ ｈｉ ａｒ
基于FPGA的DDS直接数字频率合成器设计与实现
图 ５
期只采样 ２点，难 以保证输出精度 。为了保证输 出精度 ，规 定最低每 周期采样 ８ 点，此时 Ｋ ２／ ＝ ２ ，则 ：ｆ ＝ ＝ ８ １８ … Ｋ×
ｆ／ １ ． ２ Ｈ ｃ２＝ ６ ５ Ｍ ｚ ５
（ ）最 小步长的正弦波 （ ６ １ 图 ）
频 率 控 制 字 ： ００ ０ ０ ０ ００００１ 相 位 控 制 字 ： ００ ０ ０ ０ ０００００
ｒ — Ｖ ｖ＼ １ ／ 厂 八 八八 ／ ／ ＾厂 ｒ ｕ 厂 九 ＼ ＾＼ 、
图７
仿 真测得正弦波频率为：２ ２ ． ８ ８ ７ ｓ２ ．６ ｓ ／（ ０ ３ ７６ ｕ 一 ０ ２ ｕ ）≈ １． ４ ３ Ｈ ，与计算参 数相 近，误差来 自于仿真测量时的显 ５ ６ １Ｍ ｚ
２ 波形存储 ．
本设计 中波形存储 为连续存储 ，对正 弦波进行采样 利用 Ｏ ａ ｔｓ制造 一个 Ｒ Ｍ ，进 行 查值 操 作 ， 波 形 的 存 储 方 法 ｕｒ ｕ Ｏ表 在 上可 以有两种 方案 ，一个是对正弦波从 ０到 ２ 进行采样 ，在 兀 这 次 设计 和 以上 的 参 数 选 取 上 均 基 于 这 种 方 案 ，这 个 方 案 的
示 误差 。
正弦波幅值的获得 ，可通过 Ｃ语言编程得到，将 Ｃ程序
所 得 结 果 导 出 到一 个 文 件 中 便 可 得 到 正 弦波 幅 值 。 ３ 系 统 设计 ． 由波 形 存 储 模 式 ，设 计 系统 模 型 框 图 ４ ：
（ ）最 大 步 长 的 正 弦波 （ ７ ２ 图 ） 频 率 控 制 字 ： ０ １０ ０ ０ ０００００ 相 位 控 制 字 ：０ ０ ０ ０ ０ ０ ０ ０ ００
优 点 是 实现 简 单 ，思 路 清 晰 ；另一 种 方 案 是 对 正 弦波 从 ０到
基于DDS技术的信号发生器的设计与实现_毕业设计(论文)
毕业设计设计题目：基于DDS技术的信号发生器的设计与实现基于DDS技术的信号发生器的设计与实现摘要DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。
与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。
本设计采用单片机为核心处理器，利用键盘输入信号的参数，控制DDS的AD9850模块产生信号，信号的参数在LCD1602上显示，完成正弦信号和方波信号的输出，用示波器输出验证。
DDS是一种全数字化的频率合成器，由相位累加器、波形ROM、D/A转换器和低通滤波器构成。
时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。
与传统的频率合成方法相比，DDS合成信号具有频率切换时间短、频率分辨率高、相位变化连续等诸多优点。
使用单片机灵活的控制能力与AD9850的高性能、高集成度相结合，可以克服传统DDS设计中的不足，从而设计开发出性能优良的信号发生器系统。
关键词：单片机直接数字频率合成AD9850 DDSDesign and Implementation of the SignalGenerator Based on DDS TechnologyAbstractDDS is Direct Digital frequency Synthesizer (Direct Digital Synthesizer) English abbreviations. Compared with the traditional frequency synthesizer, with low cost, DDS low power consumption, high resolution and fast converting speed time and so on, widely used in telecommunications and electronic instruments field, is to realize equipment full digital a key technology.This design uses the single chip processor as the core, using a keyboard input signal parameters, control of DDS AD9850 module produce signals, the signal parameters in LCD1602 show that the complete sine signal and square wave signal output, the output with an oscilloscope validation.DDS is A full digital frequency synthesizer, by phase accumulators, waveform ROM, D/A converter and low pass filter composition. The clock frequency after A given, the output depends on the frequency of the signal frequency control word, the frequency resolution depends on accumulators digits, phase resolution depends on the ROM address line digits, amplitude quantization noise depends on the ROM data A word length and D/A converter digits. And the frequency of the traditional method than the synthesis, DDS synthesis signal has a frequency switching frequency of short time, high resolution and continuous phase changes, and many other advantages. Using single chip microcomputer control of the flexible ability and high performance, high level of integration of the AD9850 combination, can overcome the disadvantage of the traditional DDS design, to design the developed good performance of signal generator system.Key word:MCU; direct digital frequency synthesis;AD9850;DDS目录1 引言 (1)2DDS概要 (2)2.1DDS介绍 (2)2.1.1 DDS结构 (2)2.1.2典型的DDS函数发生器 (3)2.2DDS数学原理 (5)3 总体设计方案 (8)3.1系统设计原理 (8)3.2总体设计框图 (8)4 系统硬件模块的组成 (9)4.1单片机控制模块 (9)4.1.1 STC89C52主要性能 (9)4.1.2 STC89C52功能特性描述 (9)4.1.3 时钟电路 (11)4.1.4复位电路 (11)4.2AD9850模块 (12)4.2.1 AD9850简介 (12)4.2.2 AD9850的控制字与控制时序 (14)4.2.3单片机与AD9850的接口 (15)4.3滤波电路设计 (15)4.4键盘控制模块 (16)4.5LCD显示模块 (16)4.5.1液晶显示器显示原理 (16)4.5.2 1602LCD引脚与时序 (17)4.6A/D转换模块 (20)5 软件设计与调试 (21)5.1程序流程图 (21)5.2软件调试 (22)5.2.1 keil编程工具介绍 (22)5.2.2 STC-ISP下载工具介绍 (23)6 硬件电路制作 (24)6.1原理图的绘制 (24)6.2电路实现的基本步骤 (24)6.3硬件测试波形图 (25)7 结论 (27)谢辞 .............................................................................................. 错误！未定义书签。
EDA课程设计直接数字频率合成器(DDS)
,a click to unlimited possibilities
汇报人：
目录
01 添 加 目 录 项 标 题
02 D D S 的 原 理
03 D D S 的 硬 件 实 现
04 D D S 的 应 用
05 D D S 的 软 件 仿 真 与实现
06 D D S 的 优 化 与 改 进
医疗领域：用于 医疗设备的信号 处理和传输
军事领域：用于 雷达、通信、电 子对抗等设备的 信号处理
工业领域：用于 工业自动化设备 的信号处理和控 制
Part Five
DDS的软件仿真与 实现
软件仿真工具介绍
MATL AB：强大的数学计算和图形处理 能力，适合进行信号处理和仿真
Simulink：MATL AB的扩展工具，可以 进行系统级仿真，支持DDS模块
DDS的动态范围扩展
动态范围扩展原理：通过调整DDS的输出电压和频率，实现动态范围的 扩展 动态范围扩展方法：采用数字信号处理技术，如滤波、放大、压缩等
动态范围扩展效果：提高DDS的输出信号质量，降低噪声和失真
动态范围扩展应用：在通信、雷达、电子对抗等领域具有广泛应用
THANKS
汇报人：
DDS的频率分辨率优化
频率分辨率定义：衡 量DDS性能的重要参 数，表示输出信号的 频率精度和稳定度。
优化方法1：采用高 精度的参考时钟源， 提高时钟频率，减小 DDS的相位截断误差。
优化方法2：增加相 位累加器的位数，扩 大频率调制的范围， 提高频率分辨率。
优化方法3：采用数 字滤波技术，对DDS 输出信号进行滤波处 理，减小杂散分量， 提高频率分辨率。
实际应用：通过对DDS的相位噪声 进行降低，可以提高信号的纯度， 减小干扰和失真，从而提高通信、 雷达、电子对抗等系统的性能。
用于数字频率合成器的nco实现与优化
用于数字频率合成器的nco实现与优化数字频率合成器（DFC）是一种可以精确控制信号和信息的设备，是构建数字电路的核心组件，在时钟电路、移相电路、调频电路和信号合成领域有着广泛应用。
要想达到这些目的，必须实现一种能够精确控制正弦波频率和幅度的设备，用于在给定情况下生成特定频率正弦波。
这就是NCO（数字控制频率）发挥作用的原因。
NCO可以被视为一个频率发生器，用来控制正弦波频率，它能够准确地产生频率为n的正弦波，使用累加器实现循环操作，最大的优点是可以用于各种电路，并且可以提供很高的精度。
NCO在数字频率合成器中的实现有多种形式，如基于DSM和DDS，这些实现有不同的优缺点。
DSM（数字混频器），它是一种高速数字混频器，能够精确产生正弦波，精度比DDS（数字直接频率合成器）高，但在实现中会存在噪声。
DDS（数字直接频率合成器），它是一种高精度的数字频率合成器，能够高效的产生不同的频率正弦波，在系统提供的时钟频率范围内可以提供任意的频率。
NCO在实现过程中，有多种优化方法可以用于提高效率，降低噪声，提高精度和稳定性。
首先，使用可变步长算法来改善结构的效率，其次，使用更高精度的累加器，以及更高的时钟频率，以便提高计算精度，还可以使用调制器和高级算法来减少噪声和干扰，保证信号的质量。
此外，使用可编程逻辑模块进行NCO实施将有助于进一步提升系统性能。
NCO在数字频率合成器中的实现具有重要意义，它是用于实施整个系统的核心组件。
针对其实现，可以采取多种优化策略，比如改善结构效率、提高精度和稳定性、减少噪声和干扰等，从而使系统更加高效。
最后，使用可编程的逻辑模块来进行实施，更有利于提升系统的整体性能和可靠性。
总之，NCO是数字频率合成器的核心组件，它能够精确控制正弦波的频率和幅度，因此它在各个领域都有着非常重要的应用。
实现NCO的过程中，可以采取多种优化策略，以便提高系统性能，使系统更加完善和可靠。
dds课程设计报告 数字频率合成器DDS
DDS信号发生器设计设计实验报告摘要本篇报告主要介绍了用EDA设计完成直接数字频率合成器DDS 的过程。
该直接数字频率合成器输出的频率及相位均可控制，且能输出正弦、余弦、三角波、锯齿波、方波五种波形，经过转换之后还能在示波器上显示，在控制电路的作用下能实现保持、清零功能，另外还能同时显示输出频率、相位控制字、频率控制字。
本设计利用QuartusII 5.0软件进行DDS的设计，最后下载到SmartSOPC实验系统中进行硬件测试。
AbstractThis report introduces the EDA design is completed with Direct Digital Synthesis DDS process. The direct digital frequency synthesis of the output frequency and phase can control, and can output sine, cosine, triangle wave, sawtooth, square waveform five, after conversion after also displayed on the oscilloscope, in the role of the control circuit can be Implementation maintained cleared function, and also shows the output frequency, phase control characters, frequency control word. This design uses DDS QuartusII 5.0 software design, the final download SmartSOPC experimental system hardware testing.关键词EDA设计、直接数字频率合成器DDS、QuartusII 5.0软件、SmartSOPC 实验系统Key wordsEDA design,Direct Digital Synthesizer DDS, QuartusII 5.0software, SmartSOPC experiment system目录摘要关键词第1篇多直接数字频率合成器DDS设计要求说明1.1 设计基本要求¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第4页1.2 设计提高部分要求¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第4页第2篇对整体电路工作原理的方案论证¨¨¨¨¨¨¨第5页第3篇各子模块设计原理说明3.1频率预置与调节电路¨¨¨¨¨¨¨¨¨¨¨¨¨¨第6页3.2相位累加器模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第6页3.3波形存储器模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第7页3.4相位调节器¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第9页3.5波形输出模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第9页3.6频率测定模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第11页3.7显示模块模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第13页第4篇调试、仿真、编程下载过程¨¨¨¨¨¨¨¨¨¨第14页第5篇实验总结5.1 对本设计的一些改进方案¨¨¨¨¨¨¨¨¨¨¨第15页 5.2 实验感想¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第15页参考文献第1篇直接数字频率合成器DDS设计要求说明1.1 设计基本要求1)利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；2)DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的ROM实现，ROM结构配置成4096×10类型；3)具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统时钟分频得到；4)系统具有清零和使能的功能；5)利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；6)通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证；1.2 设计提高部分要求1)通过按键（实验箱上的Si）输入DDS的频率和相位控制字，以扩大频率控制和相位控制的范围(注意：按键后有消颤电路)；2)能够同时输出正余弦两路正交信号；3)在数码管上显示生成的波形频率；4)充分考虑ROM结构及正弦函数的特点，进行合理的配置，提高计算精度；5)设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；第2篇对整体电路工作原理的方案论证DDS 即Direct Digital Synthesizer 数字频率合成器，是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术，是一种新型的数字频率合成技术。
直接数字频率合成器DDS的优化设计
直接数字频率合成器DDS的优化设计
蓝天;张金林
【期刊名称】《电子技术应用》
【年(卷),期】2007(33)5
【摘要】在深入理解DDS基本原理的基础上,采用多级流水线控制技术对DDS的VHDL语言实现进行了优化,并进行了异步接口的同步化设计,给出了DDS系统的时序仿真结果及其在FPGA中的资源占有率.
【总页数】3页(P42-44)
【作者】蓝天;张金林
【作者单位】华中科技大学,电子信息工程学院,湖北,武汉,430074;华中科技大学,电子信息工程学院,湖北,武汉,430074
【正文语种】中文
【中图分类】TN74
【相关文献】
1.基于FPGA直接数字频率合成器DDS的设计 [J], 王静
2.直接数字频率合成器(DDS)测试方法研究 [J], 蔡志刚;王晓晗;魏建中
3.基于FPGA的DDS直接数字频率合成器设计与实现 [J], 赵翰林
4.基于FPGA的直接数字频率合成器(DDS)的设计 [J], 杨清
5.基于DSP-Builder的直接数字频率合成器(DDS)的设计 [J], 孙敦艳
因版权原因，仅展示原文概要，查看原文内容请购买。
DDS实验报告南理工优秀
DDS实验报告-南理工-优秀电子线路课程设计——DDS直接频率合成器学院：电子信息与光电技术学院学号：姓名：指导老师：谭雪琴摘要本次实验利用DDS技术原理，设计了一个基于QuartusII7.1软件和SmartSOPC实验系统的直接数字频率合成器，能够输出多种波形：正弦波、余弦波、方波、三角波、锯齿波。
并且可以通过开关输入四位的频率控制字来改变采样频率和输入四位的相位控制字来改变波形的相位。
添加测频和译码显示模块，可以将测得输出波形的频率、频率控制字及相位控制字通过数码管显示出来。
然后利用正弦信号的对称性质，实现ROM的空间节省。
最后利用AM调制原理设计实现基于DDS的AM调制功能。
在利用QuartusⅡ进行相应的设计、仿真、调试后下载到SmartSOPC实验实现D/A转换，验证实验的准确性，并用示波器观察输出波形。
关键词：直接数字频率合成器频率控制相位控制测频节省空间ROM AM调制AbstractA direct digital frequency synthesizer(DDS) based on QuartusII software and SmartSOPC experimental system which can output a variety of waveforms: sine, cosine wave, square wave, triangle wave，sawtooth wave was designed. And it can input four-width frequency control word using switch to change the sampling frequency and four-width phase control word to change the phase of the waveform. Also the frequency measuring and display decoding module are added,so the frequency of the output waveform，frequency control word and phase control word can be measured and displayed by the digital display. Based on the basic design,I also design extra functions,including ROM memory saving by utilizing the symmetry of sine and AM modulation based on DDS .A fter all the work finished on computer, I downloaded the final circuit to SmartSOPC experiment system to realize the transformation of D/A ,and thentest the accuracy of the design by meansof oscilloscope observing the wave forms.Key words:DDS Frequency-controlling Phase-controlling Frequency-measuringROM memory saving AM modulation目录一、设计要求说明 (4)二、方案论证 (5)三、基础电路子模块设计原理 (7)3.1 分频电路 (7)3.2频率（相位）预置与调节电路的设计 (10)3.3累加器的设计 (11)3.4相位控制电路 (12)3.5波形存储器ROM的设计 (13)3.6节省ROM电路 (14)3.7测频电路 (16)3.8不同波形选择电路 (17)3.9 模16控制电路 (18)3.10译码显示电路 (19)3.11总电路图 (20)四、基于DDS的AM调制电路 (20)4.1AM 调制原理 (20)4.2AM调制电路设计 (21)4.3子模块设计1）有符号波形存储ROM (21)2）调制模块 (22)3）调制度mA设置电路 (23)4）测频及译码显示 (24)5）载波和调制信号频率控制 (24)6）调制波形选择 (25)4.4基于DDS的AM调制总电路图 (25)五、程序的下载和调试 (25)六、示波器结果 (26)参考文献 (29)附：实验感想一、设计要求说明1.设计完成内容设计了一个直接数字频率合成器（DDS）能够输出多种波形：正弦波、余弦波、方波、三角波、锯齿波。
基于Verilog语言的DDS设计与仿真
基于Verilog语言的DDS设计与仿真一、本文概述随着数字信号处理技术的快速发展，直接数字频率合成器（DDS）在现代通信、雷达、电子对抗等领域的应用越来越广泛。
DDS技术以其高精度、高速度、高稳定性等优点，成为了现代电子设备中实现频率合成的首选方法。
Verilog语言作为一种高效、灵活的硬件描述语言，为DDS的设计与实现提供了强大的支持。
本文旨在探讨基于Verilog语言的DDS设计与仿真方法。
我们将简要介绍DDS的基本原理和关键技术，包括相位累加器、波形存储器、D/A转换器等核心组件的作用与实现方式。
我们将详细阐述如何使用Verilog语言实现DDS的各个模块，包括相位累加器、波形存储器等关键部分的设计思路和代码实现。
我们将通过仿真实验验证设计的正确性，分析DDS的性能指标，如频率分辨率、相位连续性等，并探讨优化设计的方法。
通过本文的研究，读者可以深入了解DDS的设计原理和实现方法，掌握基于Verilog语言的DDS设计与仿真技术，为实际应用中的DDS 设计提供参考和借鉴。
本文的研究成果也可以为其他数字信号处理系统的设计和实现提供有益的启示和借鉴。
二、DDS基本原理直接数字频率合成（Direct Digital Synthesizer，简称DDS）是一种先进的频率合成技术，它使用数字信号处理技术生成所需频率的模拟信号。
DDS主要由相位累加器、正弦查找表（ROM）、D/A转换器和低通滤波器（LPF）组成。
DDS的基本工作原理是：在相位累加器中，每一步都会将频率控制字（Frequency Control Word，FCW）与相位寄存器中的值相加，生成新的相位值。
这个相位值随后被用作查找表（通常是正弦查找表）的地址，从而得到对应相位值的正弦波幅度。
查找表输出的数字信号然后被D/A转换器转换为模拟信号。
通过低通滤波器滤除高频分量，得到平滑的模拟正弦波。
DDS的频率分辨率和频率转换时间主要由查找表的大小和相位累加器的位数决定。
DDS设计提高与改进(精读)
FPGA 实现 DDS 的设计 随着科技的发展,对信号发生器各方面的要求越来越高.传统的信号发生器由于波形精度低,频率稳定性差等缺点,已经不能满足 许多实际应用的需要,所以必须研究新的信号发生器以满足实际应用的要求.近年来,直接数字频率合成器(DDS)由于其具有频率分辨率高,频率变换速度快,相位可连续变化等特点,在数字通信系统中已被 广泛采用.随着微电子技术的发展,现场可编程门阵列( FPGA)器件得到了飞速发展.由于该器件具有速度快,集成度高和现场可 编程的优点,因而在数字处理中得到广泛应用,越来越得到硬件电路设计工程师的青睐. 1 DDS 的基本原理DDS 的主要思想是从相位的概念出发合成所需的波形,其结构由相位累加器,相位—幅值转换器, D/A 转换器和低通滤波器组成,是 Tierney, Rader 和 Gold 于 1971 年提出.它的基本原理框图如图 1 所示.图 1 DDS 的原理框图图 1 中, fc 为时钟频率, K 为频率控制字, N 为相位累加器的字长, m 为 ROM 地址线位数, n 为 ROM 的数据线宽度(一般也为 D/A 转换器的位数) , fo 为输出频率, 输出频率 fo 由 fC 和 K 共同决定: fo = fC×K/2N .又因为 DDS 遵循奈奎斯特(Nyquist)取样定 律:即最高的输出频率是时钟频率的一半,即 fo = fC/2.实际中 DDS 的最高输出频率由允许输出的杂散水平决定,一般取值为 fo ≤40% fC.对 DDS 进行优化设计,目的是在保持 DDS 原有优点的基础上,尽量减少硬件复杂性,降低芯片面积和功耗,提高芯片速度等.2 优化构想 为了减小 DDS 的设计成本, 对其结构进行优化,优化后 DDS 的核心结构框图如下所示.图 2 优化后的 DDS 核心框图其中的地址转换器是根据 adri[14]的数值判断数值是增长(0～π/2)或减少(π/2～π) ,数据转换器是根据 adri[15]的数值判断生成 波形的前半个周期(0～π)或者后半个周期(π～2π) .2. 1 流水线结构将 32 位累加器分成 4 条流水线,每条流水线完成 8 位的加法运算,流水线的进位进行级联, 运用流水线结构可以提高累加器的运 算速度 3 倍多.为了提高运算速度,加法器采用的是目前速度最快的预先进位算法;为了避免因预先进位传输链过长而影响速度, 每 8 位加法器由两个 4 位加法器实现.如图 3 所示:图 3 流水线加法器框图采用流水线结构可以提高器件的运算速度.但是缺点是数据需要保持 4 个时钟周期,降低了系统跳频的跳变频率.2. 2 加法器最低位的修正提取相位累加器的高 16 位输出作为 ROM 的查找地址,输出截位减少了 ROM 的容量,损失的低 16 位对生成波精度造成的误差可 以忽略不计;但因此产生的截位误差却会对频谱纯度和输出带宽产生影响.实验表明当频率控制字 K 和截位误差 2(32-16) 在为 互质数的情况下可以将影响减到最小.解决的办法是在相位累加器的最低位加入 c0,相位累加器的字长变为 32 +1 位,截位误差 为 2(32-16)+1 ,即频率控制字(奇数)和截位误差(偶数)之间互质.这样带来地址上 1/2LSB 的误差影响,但是在实际应用中可以忽 略.2. 3 ROM 的压缩:三角近似法三角近似法是利用三角恒等式近似的方法对 ROM 容量进行压缩:因为 sin(A+B+C) = sin(A+B)cosC + cosAcosBsinC + sinAsinBsinC,当 A 远大于 B 和 C 时,则利用三角近似 cosB≈1, sinC≈0 ,上式可以简化为: sin(A+B+C) = sin(A+B) + cosAsinC . 这样可以将 ROM 转化为两个较小的 ROM,分别存储 sin (A+B)和 cosAsinC 的值,这两个 ROM 的总容量为 2A(2B+2C) . 从频谱和 ROM 容量两方面进行考虑,对于 14 位地址的最佳分割是: A=5,B=4,C=5.对 ROM 表的压缩,是利用相位累加器的次高位来判断象限,将正弦合成波合成到 0～π 范围;最高位作为符号位, 将正弦波合成到 0～2π 范围.对于余弦波,符号位是由最高位与次高位异或得到,因为余弦波形比正弦波形提前 π/2 相位.但是因为正弦函数和余 弦函数关于 π/4 对称,因此可以只存储(0～π/4)的正弦和余弦函数值,这样存储器大小将减小一半.相位累加器的次次高位可以在 0～π/4 和 π/4～π/2 之间选择.实际电路实现时,次次高位是与次高位异或产生这个信号.另外,为了完成正交输出,还要增加两个 2:1 多路选择器电路.3 DDS 的 Verilog HDL 实现Verilog HDL 语言专门面向硬件与系统设计,可以在芯片算法,功能模块,结构层次,测试向量等方面进行描述,是当前 ASIC 设计 的主要语言之一.3. 1 四位超前进位加法器的主要源程序:g[j] = a[j]&b[j]; p[j] = a[j] | b[j]; always@ ( a or b or gnd or g or p ) begin carrychain[0] = g[0] | p[0]&cin; sum[0] = p[0] ^cin; for (j= 4'1;j<4;j=j+4'b1) begin carrychain[j] = g[j] | p[j]&carrychain[j-1]; sum[j] = p[j] ^carrychain[j-1]; end cout = carrychain[3]; end3. 2 流水线加法器阵列及最低位修正的实现claadd8s U_add1 (pipe1, SYNCFREQ[7:0], gnd,add1,c1); claadd8s U_add2 (pipe2, SYNCFREQ[15:8],pipec1,add2,c2);claadd8s U_add3 (pipe3, SYNCFREQ[23:16],pipec2,add3,c3); claadd8s U_add4 (pipe4, SYNCFREQ[31:24],pipec3,add4,c4);在此调用了 8 位超前进位加法器,用 VerilogHDL 的结构描述方法实现,对应于用电路图输入逻辑.四个加法器在不同的时钟控制 下工作,实现流水线结构; pipe1,pipe2,pipe3,pipe4 分别为各自加法器的和; SYNCFREQ 是 32 位频率控制字, gnd,pipec1, pipec2,pipec3 是加法器的输入进位位, c1,c2,c3,c4 是加法器的输出进位位.3. 3 波形折叠和抬高算法3.3.1 波形折叠(地址转换器)always@ (adri) if (adri[14] ) adro = 14'h1ff^adri[13:0]; else adro = adri; end endmodule3.3.2 抬高算法(数据转换器)always@ ( data or adri[15] )beginif (!adri[15] ) sindata = 9'h1ff^data; else end result = {!adri[15] , sindata}; end sindata= data - 9'h001;根据 adri[14]的数值判断地址码是否需对 π/2 进行折叠.用^(按位异或) 实现对地址码对 π/2 的折叠:用全 1 减去 adri 的数值, 因为被减数是确定的而且是全 1,所以用异或实现减法,比用减法器节省门数.根据 adri[15]的数值判断波形的正负:若是正,则用全 1 和从 ROM 中取出的值相加,相当于原数据减 1 后再在最高位拼接 1,以 1LSB 的偏移量为代价,省略减法器;若是负,则用按位异或实现减法,得到经过抬高处理的数据.抬高处理是为了使 DAC 的输入全为正 数.3. 4 压缩 sin 值 ROM 查值表rom1 U_rom1 (QWAVESIN , MODPHASE , SYSCLK , RESETN) ; rom2 U_rom2 (product , QWAVESIN2 , QWAVESIN1 , SYSCLK , RESETN) ;其中 rom1 是 sin(A+B) 值的存储表 rom2 是 cosAsinC 值的存储表.QWAVESIN 是 rom1 表的输出,MODEPHASE 是从累加器输 出的量化正弦值. roduct 是 rom2 的输出, QWAVESIN2 , QWAVESIN1 分别是 cosA 和 sinC 的值. p 再由 9 位加法器将 rom1 和 rom2 的输出相加,就可得到正弦查值表的完整输出.在 MAX + PLUSII 下的正弦查值表的输出如下图所示.图 4 DDS 在 k = 02 时的仿真时序图实验表明,所设计的 DDS 在满足性能的条件下,提高了芯片工作速度,节约了芯片面积,改善了频谱性能.4 结束语本文给出了利用 Altera 公司的 FLEX10K 设计 DDS 的方法,并得到了一些改进:使用流水线算法和输入寄存器可以在不过多增加门 数的条件下,大幅度提高芯片的工作速度;修正加法器最低位带来 3dB 左右的频谱性能提高,提高了输出波形的频谱纯度;压缩 ROM 的容量,可以使芯片在满足性能的基础上节约了芯片资源.。
直接数字频率合成知识点汇总(原理_组成_优缺点_实现)
直接数字频率合成知识点汇总（原理_组成_优缺点_实现）直接数字频率合概述DDS同DSP（数字信号处理）一样，也是一项关键的数字化技术。
DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。
DDS 是从相位概念出发直接合成所需要波形的一种新的频率合成技术。
直接数字频率合成是一种新的频率合成技术和信号产生的方法，具有超高速的频率转换时间、极高的频率分辨率分辨率和较低的相位噪声，在频率改变与调频时，DDS能够保持相位的连续，因此很容易实现频率、相位和幅度调制。
此外，DDS技术大部分是基于数字电路技术的，具有可编程控制的突出优点。
因此，这种信号产生技术得到了越来越广泛的应用，很多厂家已经生产出了DDS专用芯片，这种器件成为当今电子系统及设各中频率源的首选器件。
直接数字频率合成原理工作过程为：1、将存于数表中的数字波形，经数模转换器D/A，形成模拟量波形。
2、两种方法可以改变输出信号的频率：（1）改变查表寻址的时钟CLOCK的频率，可以改变输出波形的频率。
（2）、改变寻址的步长来改变输出信号的频率.DDS即采用此法。
步长即为对数字波形查表的相位增量。
由累加器对相位增量进行累加，累加器的值作为查表地址。
3、D/A输出的阶梯形波形，经低通（带通）滤波，成为质量符合需要的模拟波形。
直接数字频率合成系统的构成直接数字频率合成主要由标准参考频率源、相位累加器、波形存储器、数/模转换器、低通平滑滤波器等构成。
其中，参考频率源一般是一个高稳定度的晶体振荡器，其输出信号用于DDS中各部件同步工作。
DDS的实质是对相位进行可控等间隔的采样。
直接数字频率合成优缺点优点：（1）输出频率相对带宽较宽输出频率带宽为50%fs（理论值）。
但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%fs。
（2）频率转换时间短DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。
基于DDS的中波广播频率合成器的设计
１ ２４
１ ＤＤ Ｓ芯片的连接电路
对 于频 率合 成模 块 而言 ，其作 为该
本 频 率 合 成 器 中，采 用 了 单 端 时 能超过 ２ ５ Ｍ Ｈ ｚ 。Ｓ Ｄ Ｉ Ｏ 为 串行数据输入 ／ 输
系统电路设计 中的一个 核心 内容 ，对 于系 钟 模 式 ，其 中 Ｇ Ｐ Ｓ模 块 输 出 １ ０ ＭＨ ｚ时 出 口。Ａ Ｄ ９ ８ ５ ９ 通 常通 过这个 引脚 写入数 统要求频率输 出功能进行升迁 。本文根据 钟 ，在 ０ ． １ Ｆ范 围左 右 ；电容 的输 入 以 据。地址为 ０ ×０ ０ 寄存器 的 ｂ ｉ ｔ ９控制这个
度。Ａ Ｄ ９ ８ ５ ９ 能够 产生 高稳 定频率 、相 位 各种引脚 、Ｄ Ｄ Ｓ 控制板之 间的的接 口相互
而且 其分 辨率 也非 常的 高 ，基本 上可达 和振幅可编程 ，最高 ２ ０ ０ Ｍ Ｈｚ 的正弦输 出 链接线 ，最终将其 连接 Ａ Ｒ Ｍ微处理 设备 到 Ｈ ｚ的量级 ，而且当频率值 出现变动 或余 弦输 出。Ａ Ｄ ９ ８ ５ ９创新 的高速 Ｄ Ｄ Ｓ内 之中，器的主控制板的接 口线。Ａ Ｄ ９ ８ ５ ９通 时，相位保 持着 非 常密切 的连续 性 ；一 核可提供 快速跳频和精密调谐分辨率，如 过 Ｓ Ｐ Ｉ 通信方式控制寄存器。Ｓ Ｃ Ｌ Ｋ为串行
量分析 仪器 和扫 描防雷 雷达 和扫描 系统
的线性 跳频 源 、数 字信 号处 理、跳频 及
本地振 荡频 率合 成 、工 业控 制 中，已在
通信设 备 、雷 达 以及 仪器 仪表 得 电子 领
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
直接数字频率合成器（DDS）的改进设计【摘要】本文介绍了一种改进的直接数字频率合成器的设计原理，详细讨论了dds频率合成技术及系统软件、硬件的设计。
【关键词】dds；可控分频器；单片机
频率源是雷达、通信、电子对抗等电子系统实现高性能指标的关键。
在现代电子学的各个领域常常需要高精度且频率可方便调节的信号源。
传统的频率合成器已不能适应技术发展的需要，直接数字式频率合成器（direct digital frequency synthesis）简称dds 或ddfs，是随之发展起来的一种新的频率合成技术，它是从相位概念出发直接合成所需波形的一种频率合成技术。
一般采用相位累加器和幅码编址器对存储器进行寻址，过于复杂并且电路调试有一定难度，滤波器精确度要求很高，频率很高时波形不光滑且容易失真。
本文针对这一不足进行了改进。
一、改进的直接数字频率合成器设计框图
该系统全面采用数字电路方案，因而工作稳定可靠，利用单片机控制管理，使频率预置和占空比调整等操作可用键盘输入，十分方便，数字频率合成技术使输出频率准确度和稳定度得到提高，频率分辨率为1hz。
二、系统的总体设计思路
该系统分为单片机处理与控制部分两大部分，单片机采用
89c51，通过一块接口芯片8255与键盘和显示器连在一起，因显示的位数只四位，故采用数码管动态显示，软件译码，采用2*8的键
盘进行预置数输入，控制，键盘上共有0—9个数字键、6个功能键；利用单片机的输出来控制可控分频器，然后通过计数器对可控分频器的输出脉冲进行计数，把8位计数器的输出作为一个地址码，将这个地址码作为存储器的读写地址，从存储器中取出预先存放的各种量化数据，经dac0832进行d/a转换，最后通过滤波器输出一个频率受键盘控制的正弦波。
经过对dds的改进后，该系统能产生1hz —9999hz的频率，频率可由键盘进行预制，并且输出频率可通过显示器进行数码显示。
1、单片机控制部分的设计：
1）显示器部分的设计
显示器采用数码管进行显示，数码管成本低、性能稳定。
采用四个共阴极的数码管，将四个数码管的8个段码端全部并联到一起，然后分别将四个数码管的位控制器接到pc口，当显示千位时，pc 口输出位码7fh；pb口输出经过译码后的显示数的段码，从而在千位上显示一个千位数，能后依次百位，十位，个位，这样一个周期下来，四个数码管依次被点亮了一次，根据人眼的视觉暂留特性，动态显示数据，通过控制不同的位码来显示不同的数据位，在程序延时等其他情况下，都调用显示程序，尽可能减少显烁感，不影响整个的视觉效果。
利用伟幅仿真器仿真，下图为显示器的流程图。
2）键盘部分的设计
采用8255动态扫描键盘，2*8键盘，有16个按键，0—9个数字键，+1，-1，+10，-10，清零键，确认等6个功能键。
8255的pa口作为扫描口，从8255pa口输出高电平，逐列进行扫描，在p2口的第4、5位为输入脚，通过p2口接收电平的高低和8225pa口8位输出的状态，综合起来判定是哪个按键按下，在程序中间加一个消抖电路，然后将扫描回来的键值，通过处理子程序进行处理从而根据按键的不同功能实现不同的控制。
仿真扫描部分流程图如下。
2、频率合成部分的设计
1）可控分频器的设计
可控分频器主要利用mc14527系列集成来实现，其基本工作原理如下图所示，高位置数k1，低位置数k2，在10个cp脉冲内，14527（1）q端输出k1个脉冲，同时由其inhout断禁止低位14527（2）对cp进行比例分配，这样k1个脉冲通过14527（2）从fout 直通输出，10个cp脉冲结束时，14527（1）的inhout端发出一个使能脉冲，则可以有一个脉冲从14527（2）cp端进入。
那么在100个脉冲内，有10*k1个脉冲在fout处直通输出，有10个脉冲从14527（2）的cp端进入。
按k2值比例分配后有k2个脉冲在fout处输出，fout共送出10*k1+k2个脉冲，即fout=（10k1+k2）fin/100。
四级14527级联，预置k1、k2、k3、k4后，其级联输出频率为fout=（1000k1+100k2+10k3+k4）fin/10000晶振电路输出频率
fin=10khz，则fout=[10000（1000k1+100k2+10k3+k4）]/10000hz，即级联输出为预置频率的（1000*k1+100*k2+10k3+k4）倍频，rom 数据表中100个采样点代表一个周期，这样就可以实现数控输出频
率。
输出频率的稳定度与精度完全取决于晶振精度，频率极稳定，无跳频现象。
两级14527的级联
2）计数器的设计
如下图所示采用2片74ls161作为一个8位的100进制计数器，对mc14527输出的脉冲进行计数，当计到100的时候的计数器清零，然后又重新开始新一轮计数，同时8位计数器的输出值作为一个位地址对存储器2716进行寻址。
3）存储器
在存储器中存储了100个采样点127sin（nψ+1）（其中ψ=2π/100），这100个采样点以1v、1hz频率为基准，将这100个采样点存入2716，最终在2716的9-17脚输出一连串的数据信号，然后通过da0832进行转换。
4） d/a转换和低通滤波
da0832把2716输出的二进制数据转换为模拟信号。
用示波器可以看出这些模拟信号中有一些锯齿，波形不够光滑，因此增加一个低通滤波器从而在输出端得到一系列频率不同的正弦波。
因为我们采用了100个取样点，所以只要用一个很简单的低通滤波器就可以得到比较光滑的波形。
三、直接数字频率合成器电路图（见附图）
四、结论
本设计直接数字频率合成器采用可控分频器和计数器取代了采
用相位累加器的直接数字频率合成器中的幅码编址，累加器，降低了系统实现的难度，同时也方便了系统的调试，降低整个系统成本。
参考文献：
[1] 清华大学电子教研组编，阎石主编：《数字电子技术基础》（第四版），北京，高等教育出版社，1998年.
[2] 滨州学院学报，李建磊等编《直接数字频率合成器（dds）精度提高方法研究》，2006年6月.
[3] 王家礼等编著《频率合成技术》，西安电子科技大学出版社，2009年.
附图：直接数字频率合成器电路图。