数字时钟电路
时钟电路设计概述-数字电路设计
时钟电路设计概述-数字电路设计本⽂⼀般性地讲解了数字电路设计中的时钟电路设计，包括有源晶振，⽆源晶振，时钟缓冲器，并探讨了有关EMC，端接电阻和信号完整性的设计要点，设计经验来⾃于⽣花通信（Signalsky）的数字电路设计⼯程师。
时钟信号产⽣电路先看图1中的两个时钟电路，不⽤我说，相信读者⼀眼就可以看得出来，左边的那个是有源晶振电路，右边的是⽆源晶振电路。
图1 两个时钟电路振荡器就是可以产⽣⼀定频率的交变电流信号的电路晶体振荡器，简称晶振，是利⽤了晶体的压电效应制造的，当在晶⽚的两⾯上加交变电压时，晶⽚会反复的机械变形⽽产⽣振动，⽽这种机械振动⼜会反过来产⽣交变电压。
当外加交变电压的频率为某⼀特定值时，振幅明显加⼤，⽐其它频率下的振幅⼤得附加外部时钟电路，⼀般是⼀个放⼤反馈电路，只有⼀⽚晶振是不能实现震荡的多，产⽣共振，这种现象称为压电谐。
晶振相对于钟振⽽⾔其缺陷是信号质量较差，通常需要精确匹配外围电路（⽤于信号匹配的电容、电感、电阻等），更换不同频率的晶体时周边配置电路需要做相应的调整。
如果把完整的带晶体的振荡电路集成在⼀块，可能再加点其它控制功能集成到⼀起，封装好，引⼏个脚出来，这就是有源晶振，时钟振荡器，或简称钟振。
英⽂叫Oscillator，⽽晶体则是Crystal。
可以说Oscillator是Crystal经过深加⼯的产品，⽽Crystal是原材料。
好多钟振⼀般还要做⼀些温度补偿电路在⾥⾯。
让振荡频率能更加准确。
相对于⽆源晶体，有源晶振的缺陷是其信号电平是固定的，需要选择好合适输出电平，灵活性较差，⽽且价格⾼。
典型⽆源晶振电路图2是典型的⽆源晶振电路。
图2 典型的⽆源晶振电路与晶振并联的电阻的作⽤与晶振并联的电阻R4是反馈电阻，是为了保证反相器输⼊端的⼯作点电压在VDD/2，这样在振荡信号反馈在输⼊端时，能保证反相器⼯作在适当的⼯作区。
虽然去掉该电阻时，振荡电路仍⼯作了。
但是如果从⽰波器看振荡波形就会不⼀致了，⽽且可能会造成振荡电路因⼯作点不合适⽽停振。
数字电路数字时钟课程实验报告
数字时钟设计实验报告一、设计要求：设计一个24小时制的数字时钟。
要求：计时、显示精度到秒；有校时功能。
采用中小规模集成电路设计。
发挥：增加闹钟功能。
二、设计方案：由秒时钟信号发生器、计时电路和校时电路构成电路。
秒时钟信号发生器可由振荡器和分频器构成。
计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。
校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。
三、电路框图：图一数字时钟电路框图四、电路原理图：（一）秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。
由振荡器与分频器组合产生秒脉冲信号。
振荡器: 通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲。
分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。
其电路图如下：译码器译码器译码器时计数器分计数器秒计数器校时电路秒信号发生器图二秒脉冲信号发生器（二）秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。
60进制——秒计数器秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。
当计数到59时清零并重新开始计数。
秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。
个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。
利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。
其电路图如下：图三 60进制--秒计数电路60进制——分计数电路分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。
多功能数字钟电路设计
多功能数字钟电路设计1设计内容简介数字钟是一个简单的时序组合逻辑电路，数字钟的电路系统主要包括时间显示，脉冲产生，报时，闹钟四部分。
脉冲产生部分包括振荡器、分频器；时间显示部分包括计数器、译码器、显示器；报时和闹钟部分主要由门电路构成，用来驱动蜂鸣器。
2设计任务与要求Ⅰ以十进制数字形式显示时、分、秒的时间。
Ⅱ小时计数器的计时要求为“24翻1”，分钟和秒的时间要求为60进位。
Ⅲ能实现手动快速校时、校分；Ⅳ具有整点报时功能，报时声响为四低一高，最后一响为整点。
Ⅴ具有定制控制（定小时）的闹钟功能。
Ⅵ画出完整的电路原理图3主要集成电路器件计数器74LS162六只；74LS90三只；CD4511六只；CD4060六只；三极管74LS191一只；555定时器1只；七段式数码显示器六只，74LS00 若干；74LS03(OC) 若干；74LS20 若干；电阻若干，等4设计方案数字电子钟的原理方框图如图（1）所示。
该电路由秒信号发生器、“时，分，秒”计数器、译码器及显示器、校时电路、整点报时电路、闹钟定时等电路组成。
秒信号产生器决定了整个计时系统的精度，故用石英晶体振荡器加分频器来实现。
将秒信号送入“秒计时器”，“秒计时器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用六十进制计数器，每60分钟，发出一个“时脉冲”，该信号经被送到“时计数器”作为“时计数器”的时钟脉冲，而“时计数器”采用二十四进制计数器，实现“24翻1”的计数方式，可实现对一天二十四小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态通过七段式显示译码器译码，通过刘伟LED 七段显示器显示出来。
整点报时电路是根据计时系统的输出状态产生一脉冲信号，然后触发一音频发生器实现整点报时，定时电路与此类似。
校时电路是用“时”、“分”、“秒”显示数5电路设计5.1秒信号发生器秒信号发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体整荡器产生的脉冲经过整形、分频获得1 Hz的秒脉冲。
数字电路时钟脉冲
数字电路时钟脉冲数字电路中的时钟脉冲是电子设备中非常关键的信号之一。
它用于同步和驱动各个模块的工作，确保电路的正常运行。
本文将详细介绍数字电路中的时钟脉冲的定义、特性、应用及其相关设计注意事项。
一、时钟脉冲的定义与特性时钟脉冲是指数字电路中周期性变化的信号，通常表现为方波或脉冲波形。
其周期性变化特性使得时钟脉冲在数字系统中具有重要的角色，它决定了各个部件的工作时间及数据传输的时间间隔。
时钟脉冲的频率可以决定系统的响应速度和处理能力。
在数字电路中，时钟脉冲的频率由一个名为振荡器的电路产生。
振荡器通常由晶体振荡器或者是集线器构成。
它们能够产生稳定且具有一定频率的振荡信号，将其输出作为时钟信号。
二、时钟脉冲的应用时钟脉冲在数字电路中有多种应用，下面将分别介绍其中的几个应用场景。
1. 同步器件时钟脉冲可以用于同步不同模块之间的工作。
通过时钟信号的控制，各个模块能够按照同步的节奏进行数据传输或处理。
这对于保证数据的准确性和系统的正常运行非常重要。
2. 时序控制时钟脉冲可以用于控制数字电路中的时序操作。
比如，时钟脉冲可以用于电脑的CPU中，控制指令的执行和数据的读写。
它确保了指令按照正确的时间顺序执行，避免数据错误或者系统崩溃。
3. 脉冲计数器时钟脉冲还可以用于实现脉冲计数器。
脉冲计数器是一种数字电路，用于计数输入脉冲的数量。
通过时钟脉冲的触发，计数器可以精确地计数脉冲的次数，并输出相关的计数结果。
脉冲计数器在电子设备中的计数、计时和测量等方面有着广泛的应用。
三、设计注意事项在设计数字电路时，时钟脉冲的合理设计非常关键。
下面列举几个设计时需要注意的事项。
1. 时钟信号的频率要合适时钟信号的频率过高或过低都会对数字电路的性能造成影响。
过高的频率可能导致信号传输速度不够快，过低的频率则可能引起系统响应慢。
因此，设计时需要根据具体的应用场景选择合适的频率。
2. 时钟信号的稳定性要保证时钟信号的稳定性对于数字电路的正常工作至关重要。
数字时钟各单元电路的设计方案及原理说明
数字时钟各单元电路的设计方案及原理说明数字时钟是现代生活中常见的时间显示工具，它通过使用数字来表示小时和分钟。
而数字时钟的核心组成部分则是由各个数字显示单元电路组成的。
在本文中，我将为您介绍数字时钟各单元电路的设计方案及原理说明，希望能帮助您更深入地了解数字时钟的工作原理。
我们需要了解数字时钟的基本原理。
数字时钟使用了七段显示器来显示数字，每个数字由七个LED（Light Emitting Diode）组成，分别表示了该数字的不同线条。
为了控制七段显示器显示特定的数字，我们需要设计相应的驱动电路。
1. 数字时钟的驱动电路设计方案a. 时钟信号生成器：数字时钟需要一个稳定的时钟信号来驱动各个单元电路，通常使用晶振电路来生成精确的时钟信号。
b. 时分秒计数器：用于计数时间，并将计数结果转化为可以驱动七段显示器的信号。
时分秒计数器可以使用计数逻辑电路来实现，其中包括触发器和计数器芯片等。
c. 译码器：译码器用于将计数器输出的二进制数据转换为可以驱动七段显示器的控制信号。
根据不同的数字，译码器会选通对应的七段LED。
2. 数字时钟的各单元电路原理说明a. 时钟信号生成器的原理：晶振电路通过将晶振与逻辑电路相连，通过振荡来生成稳定的时钟信号。
晶振的振荡频率决定了时钟的精确度，一般使用32.768kHz的晶振来实现。
b. 时分秒计数器的原理：时分秒计数器使用触发器和计数器芯片来实现，触发器可以保存二进制的计数值，并在时钟信号的作用下进行状态切换。
计数器芯片可以根据触发器的状态进行计数和重置操作。
c. 译码器的原理：译码器根据计数器输出的二进制数据选择对应的七段LED。
七段LED通过加电来显示数字的不同线条，然后通过译码器的工作，将二进制数据转换为驱动七段LED的信号。
通过以上的设计方案和原理说明，我们可以更好地理解数字时钟各单元电路的工作原理。
数字时钟通过时钟信号生成器来提供稳定的时钟信号，时分秒计数器记录并计算时间，译码器将计数结果转化为可以驱动七段显示器的信号。
数字电子钟逻辑电路设计
数字电子钟逻辑电路设计一、简述数字电子钟是一种用数字显示秒、分、时、日的计时装置,与传统的机械钟相比,它具有走时准确,显示直观、无机械传动装置等优点,因而得到了广泛的应用;小到人们日常生活中的电子手表,大到车站、码头、机场等公共场所的大型数显电子钟;数字电子钟的电路组成方框图如图所示;图数字电子钟框图由图可见,数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒、分计数器,二十四进制或十二进制计时计数器；秒、分、时的译码显示部分等;二、设计任务和要求用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟,要求如下：1.由晶振电路产生1Hz标准秒信号;2.秒、分为00～59六十进制计数器;3. 时为00～23二十四进制计数器;4. 周显示从1～日为七进制计数器;5. 可手动校时：能分别进行秒、分、时、日的校时;只要将开关置于手动位置,可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正;6. 整点报时;整点报时电路要求在每个整点前呜叫五次低音500Hz,整点时再呜叫一次高音1000Hz;三、可选用器材1. 通用实验底板2. 直流稳压电源3. 集成电路：CD4060、74LS74、74LS161、74LS248及门电路4. 晶振：32768 Hz5. 电容：100μF/16V 、22pF 、3～22pF 之间6. 电阻：200Ω、10K Ω、22M Ω7. 电位器：Ω或Ω8. 数显：共阴显示器LC5011-119. 开关：单次按键10. 三极管：805011. 喇叭：1 W /4,8Ω四、设计方案提示根据设计任务和要求,对照数字电子钟的框图,可以分以下几部分进行模块化设计;1. 秒脉冲发生器脉冲发生器是数字钟的核心部分,它的精度和稳定度决定了数字钟的质量,通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz 的秒脉冲;如晶振为32768 Hz,通过15次二分频后可获得1Hz 的脉冲输出,电路图如图所示;74LS741Hz图 秒脉冲发生器2. 计数译码显示秒、分、时、日分别为60、60、24、7进制计数器、秒、分均为60进制,即显示00～59,它们的个位为十进制,十位为六进制;时为二十四进制计数器,显示为00～23,个位仍为十进制,而十位为三进制,但当十进位计到2,而个位计到4时清零,就为二十四进制了;周为七进制数,按人们一般的概念一周的显示日期“日、1、2、3、4、5、6”,所以我们设计这个七进制计数器,应根据译码显示器的状态表来进行,如表所示;按表状态表不难设计出“日”计数器的电路日用数字8代替;所有计数器的译码显示均采用BCD—七段译码器,显示器采用共阴或共阳的显示器;表状态表3.校时电路在刚刚开机接通电源时,由于日、时、分、秒为任意值,所以,需要进行调整;置开关在手动位置,分别对时、分、秒、日进行单独计数,计数脉冲由单次脉冲或连续脉冲输入;4.整点报时电路当时计数器在每次计到整点前六秒时,需要报时,这可用译码电路来解决;即当分为59时,则秒在计数计到54时,输出一延时高电平去打开低音与门,使报时声按500Hz频率呜叫5声,直至秒计数器计到58时,结束这高电平脉冲；当秒计数到59时,则去驱动高音1KHz频率输出而鸣叫1声;五、参考电路数字电子钟逻辑电路参考图如图所示;图数字电子钟逻辑电路参考图六、参考电路简要说明1. 秒脉冲电路由晶振32768Hz经14分频器分频为2Hz,再经一次分频,即得1Hz标准秒脉冲,供时钟计数器用;2. 单次脉冲、连续脉冲这主要是供手动校时用;若开关K1打在单次端,要调整日、时、分、秒即可按单次脉冲进行校正;如K1在单次,K2在手动,则此时按动单次脉冲键,使周计数器从星期1到星期日计数;若开关K1处于连续端,则校正时,不需要按动单次脉冲,即可进行校正;单次、连续脉冲均由门电路构成;3. 秒、分、时、日计数器这一部分电路均使用中规模集成电路74LS161实现秒、分、时的计数,其中秒、分为六十进制,时为二十四进制;从图3中可以发现秒、分两组计数器完全相同;当计数到59时,再来一个脉冲变成00,然后再重新开始计数;图中利用“异步清零”反馈到/CR端,而实现个位十进制,十位六进制的功能;时计数器为二十四进制,当开始计数时,个位按十进制计数,当计到23时,这时再来一个脉冲,应该回到“零”;所以,这里必须使个位既能完成十进制计数,又能在高低位满足“23”这一数字后,时计数器清零,图中采用了十位的“2”和个位的“4”相与非后再清零;对于日计数器电路,它是由四个D触发器组成的也可以用JK触发器,其逻辑功能满足了表1,即当计数器计到6后,再来一个脉冲,用7的瞬态将Q4、Q3、Q2、Q1置数,即为“1000”,从而显示“日”8;4．译码、显示译码、显示很简单,采用共阴极LED数码管LC5011-11和译码器74LS248,当然也可用共阳数码管和译码器;5.整点报时当计数到整点的前6秒钟,此时应该准备报时;图3中,当分计到59分时,将分触发器QH置1,而等到秒计数到54秒时,将秒触发器QL置1,然后通过QL与QH相与后再和1s标准秒信号相与而去控制低音喇叭呜叫,直至59秒时,产生一个复位信号,使QL清0,停止低音呜叫,同时59秒信号的反相又和QH相与后去控制高音喇叭呜叫;当计到分、秒从59：59—00：00时,呜叫结束,完成整点报时;6.呜叫电路呜叫电路由高、低两种频率通过或门去驱动一个三极管,带动喇叭呜叫;1KHz和500Hz从晶振分频器近似获得;如图中CD4060分频器的输出端Q5和Q6;Q5输出频率为1024Hz,Q6输出频率为512Hz;。
纯数字电路数字时钟原理图(免费)
做成时钟,并不难,把十进改成6进就行了如下:1,震荡电路的电容用晶震,记时准确.2, 时:用2块计数器,十位的用1和2(记时脚)两个脚.分:用2块计数器,十位的用1,2,3,4,5,6,(记时脚)6个脚.秒:同分.评论:74系列的集成块不如40系列的,如:用CD4069产生震荡,CD4017记数,译码外加.电压5V.比74LS160 74LS112 74LS00好的.而且CD4069外围元件及少.如有需要我可以做给你.首先需要产生1hz的信号，一般采用CD4060对32768hz进行14分频得到2hz，然后再进行一次分频。
（关于此类内容请参考数字电路书中同步计数器一章）(原文件名:4060.JPG)一种分频电路：(原文件名:秒信号1.JPG)采用cd4518进行第二次分频另一种可以采用cd4040进行第二次分频第三种比较麻烦，是对1mhz进行的分频(原文件名:秒信号2.JPG)介绍一下cd4518：CD4518，该IC是一种同步加计数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别为1～7和9～{15}。
该计数器是单路系列脉冲输入（1脚或2脚；9脚或10脚），4路BCD码信号输出（3脚～6脚；{11}脚～{14}脚）。
此外还必须掌握其控制功能，否则无法工作。
手册中给有控制功能的真值（又称功能表），即集成块的使用条件，如表2所示。
从表2看出，CD4518有两个时钟输入端CP和EN，若用时钟上升沿触发，信号由CP输入，此时EN端应接高电平“1”，若用时钟下降沿触发，信号由EN端输入，此时CP端应接低电平“0”，不仅如此，清零（又称复位）端Cr也应保持低电平“0”，只有满足了这些条件时，电路才会处于计数状态，若不满足则IC不工作。
计数时，其电路的输入输出状态如表3所示。
值得注意，因表3输出是二/十进制的BCD码，所以输入端的记数脉冲到第十个时，电路自动复位0000状态（参看连载五）。
另外，该CD4518无进位功能的引脚，但从表3看出，电路在第十个脉冲作用下，会自动复位，同时，第6脚或第{14}脚将输出下降沿的脉冲，利用该脉冲和EN端功能，就可作为计数的电路进位脉冲和进位功能端供多位数显用。
数字电路时钟脉冲技术
数字电路时钟脉冲技术时钟脉冲技术在数字电路中起着至关重要的作用，它控制着信号的同步和数据的传输。
在本文中，我们将探讨数字电路中常用的时钟脉冲技术以及其原理和应用。
一、脉冲信号与时钟信号在数字电路中，脉冲信号是指持续时间较短的信号，通常用高电平和低电平表示。
时钟信号是指周期性重复的信号，用于同步各个部分的操作。
脉冲信号可以通过时钟信号的上升沿或下降沿来触发。
二、时钟脉冲的生成和分频技术时钟脉冲的生成是数字电路中的基本技术之一。
其中，晶振是常用的时钟信号源，它通过振荡器电路产生一个稳定的频率信号。
然后，通过分频电路将其分频得到所需的时钟频率。
分频电路根据输入时钟频率和所需要的输出时钟频率进行设计。
常见的分频电路有二分频、四分频和八分频等。
例如，如果输入的时钟频率为10MHz，而需要的输出时钟频率为1MHz，那么可以使用十分频电路将其分频得到所需的频率。
三、时钟脉冲的传输和同步技术时钟脉冲的传输是数字电路中常用的技术之一。
时钟脉冲可以通过导线或者信号线传输到不同的电路模块中，用于触发操作或者同步数据传输。
同步技术在数字电路设计中起着重要的作用。
同步传输是指根据时钟脉冲的上升沿或下降沿进行数据传输的方式。
例如，在时钟脉冲上升沿时，数据从发送端传输到接收端；而在时钟脉冲下降沿时，数据则保持不变。
这样可以确保数据的稳定性和正确性。
四、时钟脉冲的应用领域时钟脉冲技术在数字电路中广泛应用于各种领域。
它在微处理器、通信系统、存储器、计数器等电子设备中起着关键的作用。
在微处理器中，时钟脉冲用于同步指令和数据的执行，确保整个系统的稳定性和正确性。
在通信系统中，时钟脉冲用于同步发送和接收数据的速率，以避免数据丢失或错误。
在存储器中，时钟脉冲用于同步读写操作，确保数据的可靠性和一致性。
在计数器中，时钟脉冲用于控制计数的速率，实现精确计数功能。
总结：时钟脉冲技术在数字电路中是一项重要的技术，它控制着信号的同步和数据的传输。
数字电路时钟信号优化
数字电路时钟信号优化数字电路中的时钟信号是系统运行的基准，它同步着各个部件的工作。
良好的时钟信号质量直接影响着系统的性能和可靠性。
因此，进行数字电路时钟信号优化是非常重要的。
本文将介绍数字电路时钟信号优化的一些常见方法和技巧。
一、时钟信号的稳定性时钟信号的稳定性是指时钟信号的频率和相位偏移对系统功能的影响程度。
为了优化时钟信号的稳定性，我们可以采取以下一些措施：1. 时钟信号源的选择：选择频率稳定性高的时钟源是很关键的一步。
常见的时钟源有晶振和时钟发生器，可以根据系统的要求选择适合的时钟源。
2. 时钟信号布线：良好的布线可以减小时钟信号的传输延迟和抖动。
布线时需要避免时钟信号与其他信号线的干扰，避免长距离走线和弯曲的线路设计。
3. 时钟信号缓冲：引入时钟缓冲器可以增强时钟信号的驱动能力，减小时钟信号的抖动和失真。
选择适合的时钟缓冲器能够提高系统性能。
二、时钟信号的噪声和抖动时钟信号的噪声和抖动会导致系统的时序偏移和误差。
为了优化时钟信号的噪声和抖动，我们可以采取以下一些方法：1. 时钟信号的滤波：通过设计滤波器来滤除时钟信号中的噪声成分。
滤波器的设计需要考虑响应时间和抗干扰能力，以满足系统的要求。
2. 时钟信号的增益控制：合理地控制时钟信号的增益可以减小信号的抖动，提高信号质量。
可以通过引入放大器或使用可变增益控制电路来实现。
3. 时钟信号的同步：在系统中引入同步电路可以将多个时钟信号同步为一个时钟信号。
同步后的时钟信号具有更好的稳定性和一致性。
三、时钟信号的频率优化时钟信号的频率与系统性能和功耗有着密切的关系。
为了优化时钟信号的频率，我们可以采取以下一些策略：1. 功耗管理：通过控制时钟频率的方式来管理系统的功耗。
对于低功耗要求的应用，可以降低时钟频率；对于高性能要求的应用，可以提高时钟频率。
2. 频率合成器：引入频率合成器可以根据系统需求生成不同频率的时钟信号。
频率合成器一般采用锁相环（PLL）或者延时锁定环（DLL）等技术实现。
数字时钟设计完全数字电路
数字时钟设计完全数字电路Modified by JEEP on December 26th, 2020.数字时钟设计姓名学号专业电子信息技术指导教师成绩日期基于555的数字时钟显示摘要：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，通过555定时器改装的多谐震荡器发出的脉冲频率具有一定的准确性。
在这次设计中对分频器、计数器、、译码器和显示器进行研究编译，并完成了各种器件的编译工作，实现数字钟的功能。
有准确计时，以数字形式显示时、分、秒的时间和校时功能。
秒和校时功能都有一个共同特点就是它们都要用到振荡电路提供的1Hz脉冲信号。
在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。
并且要用数码管显示时、分、秒，各位均为两位显示。
1引言随着科技的快速发展，数字电子钟在实际生活中的应用越来越广泛，小到普通的电子表，大到航天器等高科技电子产品中的计时设备。
数字钟是一个将“时”，“分”,“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有整点报时附加功能。
因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、报时电路和振荡器组成。
作为电子技术的一名学生掌握并能够独立自主设计一个数字电子钟是必要和必须的，既可以加深对课本上理论知识的理解又能锻炼自己的思考和解决问题的能力。
于是，经过查阅许多相关书籍和浏览许多网络未找到目录项。
资源，我做了这款简单数字电子钟的设计。
2 方案论证原理设计和功能描述2.1.1 数字计时器的设计思想要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。
而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。
数字钟时钟电路图
目录前言： (4)1.设计目的 (6)2.设计功能要求 (6)3.电路设计1111111111 (6)3.1设计方案 (6)3.2单元电路的设计 (7)3.2.1 主体电路部分 (7)3.2.1.1 振荡电路 (8)3.2.1.2 计数电路 (12)3.2.1.3 校时电路 (17)3.2.1.4 译码与显示电路 (19)3.2.2扩展功功能电路的设计 (21)3.2.2.1定时控制电路 (21)3.2.2.2 仿广播电台正点报时电路 (23)3.2.2.3 自动报整点时数电路 (24)3.2.2.4 触摸报整点时数电路 (26)4.调试 (27)4.1主体电路部分 (27)4.2 扩展电路部分 (29)5.总结 (31)致 (32)参考文献 (33)附录 (34)1.设计目的设计一种多功能数字钟，该数字钟具有基本功能和扩展功能两部分。
其中，基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。
扩展功能部分则具有：定时控制、仿广播电台正点报时、自动报整点时数和触摸报正点的功能。
数字钟的电路也是由主体电路和扩展电路两部分构成，在电路中，基本功能部分由主体电路实现，而扩展功能部电路实现。
这两部分都有一个共同特点就是它们都要用到振荡电路提供的1Hz脉冲信号。
在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。
并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。
分则由扩展2.设计功能要求基本功能：（1）时的计时要求为“12翻1”，分和秒的计时要求为60进制（2）准确计时，以数字形式显示时，分，秒的时间（3）校正时间扩展功能：（1）定时控制；（2）仿广播电台报时功能；（3）自动报整点时数；（4）触摸报整点时数；3.电路设计3.1设计方案根据设计要求首先建立了一个多功能数字钟电路系统的组成框图，框图如图1所示。
主体电路扩展电路图1由图1可知，电路的工作原理是：多功能数字钟电路由主体电路和扩展电路两大部分组成。
数字时钟电路设计
EDA课程设计报告系别：电子通信工程系专业：电子信息工程姓名：孙进宝学号： 070608119指导教师：马鹏阁张松炜王春彦目录1 任务书 (1)2 设计方案 (1)2.1 时钟电路 (2)2.2 按键电路 (3)2.3 显示电路 (3)2.4 芯片EPM7064简介 (4)2.5 JTAG接口电路 (4)2.6 软件设计流程图 (5)2.7 引脚配置 (6)2.8 工程创建流程图 (7)3 实验仪器 (8)4 测试步骤 (8)5 测设结果 (8)6 遇到的问题和解决方法 (8)7 总结 (9)参考文献： (9)附件一：电路图 (10)附录二：源程序 (11)基于EPM7064的数字时钟电路设计1 任务书1、设计一个数字时钟，4位数码管显示“分（2位）”，“秒（2位）”,带复位功能和暂停功能。
2、用中小规模集成电路组成电子钟；电源5V，系统时钟12MHz，带JTAG下载电路；3.核心芯片Altera，EPM7064，PLCC44封装。
2 设计方案本设计由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。
振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。
秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位。
设计原理框图如下：图1. 电路设计框图此次设计的多功能数字钟主要有五部分组成:（1）有源晶振部分：主要产生时钟频率为12MHZ的输入信号脉冲（2）开关控制部分：主要实现数字钟的暂停、复位。
（3）EPM7064芯片部分：是整个数字钟的核心部分。
主要是程序写入以及对输入脉冲的接收与转换输出工作。
芯片采用ATERA EPM7064，PLCC44封装（4）下载电路部分：使用JTAG下载电路（5）数码管显示部分：4位数码管显示分(2位)、秒(2位)2.1 时钟电路晶体振荡器电路给数字钟提供一个品种稳定准确的方波信号，可保证数字钟的走私准确及稳定。
与晶振并联的电阻的作用——与晶振并联的电阻R17是反馈电阻，是为了保证反相器输入端的工作点电压在VDD/2，这样在振荡信号反馈在输入端时，能保证反相器工作在适当的工作区。
数字电路时钟同步优化
数字电路时钟同步优化时钟同步在数字电路设计中起着至关重要的作用，它决定了数据在电路中的传输速度和准确性。
本文将探讨数字电路时钟同步优化的方法和技巧，以提高电路性能和可靠性。
一、时钟同步的重要性及问题分析时钟同步是指多个数字电路中的时钟信号保持一致，以确保数据在电路中正常传输和处理。
时钟同步的重要性在于避免数据的乱序和不同步，从而确保电路的稳定性和正确性。
然而，在实际应用中，时钟同步面临着一系列问题。
首先，长线传输过程中的时钟抖动、延迟和噪声会导致时钟信号的不稳定和失真。
其次，不同芯片之间的制造差异也会导致时钟同步问题，特别是在多芯片系统中。
二、时钟同步优化方法和技巧为了解决时钟同步问题，以下是几种常用的时钟同步优化方法和技巧。
1. 时钟缓冲技术时钟缓冲技术是一种常见的时钟同步方法，通过在信号路径上添加时钟缓冲器来减少时钟延迟和抖动。
时钟缓冲器可以提供较强的驱动能力，从而降低传输时钟信号的失真和保持同步。
2. 时钟路由规划合理的时钟路由规划是时钟同步优化的关键。
通过合理规划时钟信号的传输路径，可以减少时钟信号传输过程中的干扰和损耗。
在设计过程中，应尽量避免时钟信号的交叉和并联，以减少互相之间的影响。
3. 时钟缓存同步在多芯片系统中，由于芯片制造差异，时钟信号的频率和相位可能存在偏移。
时钟缓存同步技术通过在接收端添加缓存来对时钟信号进行同步和调整，以消除误差和偏移，确保各芯片间的时钟同步。
4. 时钟周期校准时钟周期校准是一种基于反馈的自适应时钟同步方法。
该方法通过监测和调整电路中的时钟信号周期，以匹配不同芯片之间的时钟频率差异，从而实现时钟同步和校准。
三、时钟同步优化实践案例下面介绍一个基于以上方法和技巧的时钟同步优化实践案例。
在一个多芯片系统中，由于不同芯片的制造差异和长线传输的干扰，导致芯片间时钟信号不同步，从而影响了系统的性能和可靠性。
为解决这一问题，我们采取以下措施进行时钟同步优化。
首先，使用时钟缓冲技术对时钟信号进行驱动和增强，以减少传输过程中的失真和抖动。
数字电子钟的设计电路图pcb图
数字电子钟的设计与制作一、设计概述1.设计任务➢时钟脉冲电路设计➢60进制计数器设计➢24进制计数器设计➢“秒”，“分”，“小时”脉冲逻辑电路设计➢“秒”，“分”，“小时”显示电路设计➢“分”，“小时”校时电路➢整点报时电路2.功能特性➢设计的数字钟能直接显示“时”，“分”，“秒”，并以24小时为一计时周期。
➢当电路发生走时误差时，要求电路具有校时功能。
➢要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点。
3.原理框图图 1 原理框图二、设计原理数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。
因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。
干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。
将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计时器，可实现对一天24小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过六位LED七段显示器显示出来。
整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。
校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。
三、设计步骤1.计数器电路根据计数周期分别组成两个60进制（秒、分）和一个24进制（时）的计数器。
把它们适当连接就可以构成秒、分、时的计数，实现计时功能。
CC4518的符号如图，一个芯片集成了两个完全相同的十进制计数器，其异步清零信号CR是高电平有效。
数字钟时钟电路图
3.2.1.2计数电路
计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。
数字钟的计数电路是用两个六十进制计数电路和“12翻1”计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01，02，……，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。
1.设计目的
设计一种多功能数字钟，该数字钟具有基本功能和扩展功能两部分。其中，基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。扩展功能部分则具有：定时控制、仿广播电台正点报时、自动报整点时数和触摸报正点的功能。数字钟的电路也是由主体电路和扩展电路两部分构成，在电路中，基本功能部分由主体电路实现，而扩展功能部电路实现。这两部分都有一个共同特点就是它们都要用到振荡电路提供的1Hz脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。分则由扩展
输入输出
输入输入输出
清零
图4图5
图6
输入
输出
CK
CR
EN
上升沿
L
H
加计数
L
L
上升沿
加计数
下降沿
L
X
保持
X
L
上升沿
上升沿
L
L
H
L
下降沿
数字钟电路原理
数字钟电路原理
数字钟电路原理:
数字钟电路是一种基于集成电路的时钟系统，用于显示当前时间并提供时间计数功能。
该电路基于二进制计数原理，使用数字信号和时钟信号来实现时间的计数和显示。
数字钟电路的基本原理如下：
1. 时钟信号生成器: 数字钟电路需要一个精确且稳定的时钟信号来驱动计数器和显示器。
时钟信号生成器通常使用晶体振荡器来提供稳定的频率信号。
2. 二进制计数器: 数字钟电路使用二进制计数器来实现时间的计数。
计数器由若干个触发器组成，每个触发器可以存储一个二进制位。
计数器的位数决定了可以表示的最大时间范围。
3. 分频器: 为了将计数器的输出映射到实际的时间单位，数字钟电路通常使用分频器来将计数器的输出频率减小到合适的范围。
例如，将计数器的输出频率分频到1赫兹，即每秒钟产生一个脉冲。
4. 时分秒显示器: 数字钟电路使用时分秒显示器来展示当前时间。
每个时间单位通常由一个数码管来表示，该数码管可以根据输入的数字信号的不同状态显示不同的数字。
通过连接多个数码管，可以实现显示时、分、秒等时间单位。
5. 锁存器: 为了防止计数器计数过快导致显示器无法跟上，数字钟电路通常使用锁存器来在时钟信号的上升沿将当前计数值锁存，然后再将存储的值送给显示器去显示。
锁存器通常由触发器和逻辑门组成。
通过上述原理，数字钟电路可以实现精确、稳定地显示当前时间，并具备时间计数功能。
这使得数字钟成为了现代生活中不可或缺的设备。
如何设计简单的数字时钟电路
如何设计简单的数字时钟电路数字时钟电路是一种常见的电子电路，用于显示时间并具备时间计时功能。
设计一个简单的数字时钟电路可以通过以下步骤实现。
第一步：确定数字时钟的显示方式常见的数字时钟电路可以采用七段数码管进行显示，每个数码管由七个LED灯组成，用于显示数字0-9。
可以根据需要选择合适的数码管来完成数字时钟的显示。
第二步：确定时钟的计时器数字时钟电路需要一个计时器来跟踪时间。
常见的计时器可以使用555定时器或者基于微控制器的计时器模块。
选择适合自己的计时器并连接到电路中。
第三步：连接七段数码管将选定的七段数码管连接到电路中。
每个数码管的七个LED灯分别对应数码管的a、b、c、d、e、f、g引脚，根据数码管的型号和引脚布局进行正确连接。
例如，将数码管的a引脚连接到计时器的输出引脚，b引脚连接到计时器的另一个引脚，以此类推。
第四步：设计时钟功能根据需要设计时钟功能，包括显示当前时间、设置闹钟、调节亮度等。
可以通过增加按钮开关、旋转编码器或者完成基于微控制器的编程来实现这些功能。
第五步：连接电源和调试将数字时钟电路与合适的电源连接，并进行必要的调试。
确保电路中的元件连接正确并正常工作。
如果有需要，可以使用示波器或多用途测试仪来辅助调试。
总结：通过以上步骤，我们可以设计一个简单的数字时钟电路。
根据需求选择合适的数码管和计时器，连接七段数码管，设计时钟功能并连接电源进行调试。
这样就可以得到一个能够准确显示时间并具备计时功能的数字时钟电路。
需要注意的是，以上步骤只是设计一个简单的数字时钟电路的基本流程，具体的实现可能因项目需求和硬件平台的差异而有所不同。
在实际应用中，还需要考虑电路的稳定性、精度和可靠性等因素，并根据实际情况进行细节调整和优化。
数字时钟ad纯数字电路
数字时钟的AD纯数字电路设计需要使用数字逻辑元件来实现。
以下是一个简单的数字时钟AD纯数字电路设计步骤：
1. 产生频率为1Hz的矩形波：使用一个频率为1Hz的振荡器，可以采用RC振荡电路或石英晶体振荡器来实现。
2. 数字钟的“时”设计：使用一个24进制计数器来实现，计数器的计数序列从00、01、…、23、00循环。
当计数到23小时59分59秒时，再来一个秒脉冲，重新开始启动。
可以采用反馈置数或反馈清零法进行24进制计数。
3. 分、秒的设计：使用一个60进制计数器来实现，计数器的模是60，个位是十进制，十位是六进制。
计数器的计数规律是从00、01、…、59、00循环。
4. 译码显示：使用一个译码器将计数器的输出转换成七段数码管的信号，从而在数码管上显示时间。
5. 校时电路：使用一个比较器将当前时间与设定时间进行比较，当两者相同时，输出一个校时信号，使时钟自动调整到设定时间。
可以通过10s脉冲进行校正，也能手动产生单次脉冲校正至时/分计数器。
可以设置一变量来控制实现校正或正常计数。
以上是一个简单的数字时钟AD纯数字电路设计步骤，可以根据需要进行修改和优化。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
概述：加入世贸组织以后，中国会面临激烈的竞争。
这种竞争将是一场科技实力、管理水平和人才素质的较量，风险和机遇共存。
于是老师在单片机理论课程学习的基础上，为我们安排了一个涉及MCS—51单片机多种资源应用及具有综合功能的电子时钟设计。
1引言《单片原理及应用》是一门技术性、应用性很强的学科，实践教学是它的一个极为重要的环节。
不论是硬件扩展、接口应用还是编程方法、程序调试，都离不开实验教学。
如果不在切实认真地抓好学生的实践技能的锻炼上下功夫，单凭课堂理论课学习，势必出现理论与实践脱节的局面。
任随书本上把单片机技术介绍得多么重要、多么实用多么好用，同学们仍然会感到那只是空中楼阁，离自己十分遥远，或者会感到对它失去兴趣，或者会感到它高深莫测无从下手，这些情况都会令课堂教学的效果大打折扣。
本次仿真设计的目的就是让同学们在理论学习的基础上，通过完成一个涉及MCS—51单片机都种资源应用并具有综合功能的小系统目标板的设计与编程应用，使学生不但能够将课堂上学到的理论知识与实际应用结合起来，而且能够对电子电路、电子元器件、印制电路板等方面的知识进一步加深认识，同时在软件编程、排版调试、焊接技术、相关仪器设备的使用技能等方面得到较全面的锻炼和提高，为今后能够独立进行某些单片机应用系统的开发设计工作打下一定的基础。
该电子时钟不但具有定时作用还有温度采集作用。
定时部分可以显示时、分、秒，而且用按键还可以实现时间的调整和闹铃的设定。
温度采集部分实现环境温度数据的采集。
在上一学期进行的EDA课程设计中，同学们完成了单片机数据采集与定时系统的硬件电路设计。
本次综合实践是在此基础上，焊接制作电路板，完成该系统的软件设计与调试。
待仿真成功后，再将程序烧写入单片机中。
一、设计目的：1、熟悉集成电路的引脚安排。
2、掌握各芯片的逻辑功能及使用方法。
3、了解数字钟的组成及工作原理。
4、熟悉数字钟的设计与制作。
二、设计要求：1、时间以24小时为一个周期。
2、显示时、分、秒。
3、有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。
4、为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
5、做完电路原理图的设计、印刷电路板的设计到3D图的全过程。
元器件清单实验中所需的器材5V电源。
面包板1块。
示波器。
万用表。
镊子1把。
剪刀1把。
拨线铨1把。
导线若干。
蜂鸣器。
89s52三系统结构整个电子时钟系统电路可分为五大部分：中央处理单元（CPU）、电源电路部分、显示部分、键盘输入部分、温度采集部分。
1 中央处理单元CPU选用A T89C—2051对整个系统进行控制：1）它将定时数据输出到LED，实现时间的显示；2）根据键盘输入调用相应键处理子程序，实现时间的调整和闹铃的设定；3）接收温度传感器输入的温度数据，进行一定的转换，然后输出到2位的LED显示器显示出来。
2电源电路部分在各种电子设备中，直流稳压电源是必不可少的组成部分，它是电子设备唯一能量来源，它的设计思路是根据我们以前学过的模电电子技术，要想得到我们所要的+6V输出电压，就需将交流220V的电压经过变压器、整流电路、滤波电路和稳压电路四个部分。
3 显示部分显示部分是整个电子时钟最为重要的部分，它分为时间的显示和温度的显示两部分，共需要8位LED显示器。
采用动态显示方式，所谓动态显示方式是时间（或温度）数字在LED 上一个一个逐个显示，它是通过位选端控制在哪个LED上显示数字，由于这些LED数字显示之间的时间非常的短，使的人眼看来它们是一起显示时间数字的，并且动态显示方式所用的接口少，节省了CPU的管脚。
由于端口的问题以及动态显示方式的优越性，在此设计的连接方式上采用共阴级接法。
显示器LED有段选和位选两个端口，首先说段选端，它由LED 八个端口构成，通过对这八个端口输入的不同的二进制数据使得它的时间（或温度）显示也不同，从而可以得到我们所要的时间显示和温度。
但对于二十个管脚的A T89C2051来说，LED八个段选管脚太多，于是我选用74LS164芯片来扩展主芯片的管脚，74LS164是数据移位寄存器，还选用了74LS244作为数据缓存器。
4 键盘部分它是整个系统中最简单的部分，根据功能要求，本系统共需四个按键：功能移位键、功能加键、功能减键、定闹键。
并采用独立式按键。
四、数字时钟的构成框图及其设计原理：1、数字钟的构成框图数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。
由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的1HZ时间号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
数字时钟由晶体振荡器电路、分频器电路、时间计数器电路、译码显示驱动电路组成。
下图为数字钟的一般构成框图。
2、数字钟的工作原理数字时钟的工作原路是各部分电路的工作原理的总和。
（1）晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。
如图一所示电路，通过CMOS非门构成的输出为方波的数字式晶体振荡电路，这个电路中，CMOS非门U15与晶体、电容和电阻构成晶体振荡器电路，输出反馈电阻R5为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。
电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。
由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
晶体XTAL的频率选为32768HZ。
该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。
C1、C2均选用56pF。
当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。
由于CMOS电路的输入阻抗极高，因此反馈电阻R5可选为10 MΩ。
较高的反馈电阻有利于提高振荡频率的稳定性。
（2）分频器电路分频器电路将32768Hz的高频方波信号经32768(215)次分频后得到1Hz的方波信号供秒计数器进行计数。
分频器实际上也就是计数器。
通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。
如上图一所示，通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。
例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768(215)，即实现该分频功能的计数器相当于15极2进制计数器。
常用的2进制计数器有74HC393等。
本实验中采用CD4060来构成分频电路。
CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。
CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为2HZ。
CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。
（3)校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正。
通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。
校时电路如下所示：（4）时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。
时间计数单元有时计数、分计数和秒计数等几个部分。
时计数单元一般为12进制计数器计数器，其输出为两位8421BCD码形式;分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。
一般采用10进制计数器74LS290来实现时间计数单元的计数功能。
为减少器件使用数量，可选74LS290。
该器件为双2—5-10异步计数器，并且每一计数器均提供一个异步清零端(高电平有效)。
秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB(下降沿有效)相连即可。
CPA(下降没效)与1HZ秒输入信号相连，Q3可作为向上的进位信号与十位计数单元的CPA相连。
秒十位计数单元为6进制计数器，需要进制转换。
将10进制计数器转换为6进制计数器的电路连接方法如图3-5所示，其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连。
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连，分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CPA相连。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行12进制转换。
另外，尚余-2进制计数单元，正好可作为分频器2HZ输出信号转化为1HZ信号之用。
时间计数器电路如下：（5）译码显示驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用CD4511作为显示译码电路，选用LED 数码管作为显示单元电路。
译码显示驱动电路图如下：五．软件仿真1仿真器介绍仿真器采用伟福仿真器系统，该仿真器介绍如下：系统的特点介绍本仿真器系统由仿真主机+仿真头、MULTIA用户板、实验板、开关电源等组成。
本系统的特点是：1．主机+仿真头的组合，通过更换不同型号的仿真头即可对各种不同类型的单片机进行仿真，是一种灵活的多CPU仿真系统。
采用主机+POD组合方式，更换POD，可以对各种CPU 进行仿真。
本仿真器主机型号为E2000/S，仿真头型号为POD8X5X（可仿真系列8X5X单片机）。
2．双平台，具有DOS版本和WINDOWS版本，后者功能强大，中/英文界面任选，用户源程序的大小不再有任何限制，支持ASM，C,PLM语言混合编程，具有项目管理功能，为用户的资源共享、课题重组提供强有力的手段。
支持点屏显示，用鼠标左键点一下源程序中的某一变量，即可显示该变量的数值。
有丰富的窗口显示方式，多方位，动态地显示仿真的各种过程，使用极为便利。
本操作系统一经推出，立即被广大用户所喜爱。