数字电路第二章_逻辑门与组合逻辑电路(lecture4)
合集下载
门电路及组合逻辑电路ppt课件.ppt
二-十进制代码：用4位二进制数b3b2b1b0来表示十进 制数中的 0 ~ 9 十个数码。简称BCD码。
用四位自然二进制码中的前十个码字来表示十进制数码， 因各位的权值依次为8、4、2、1，故称8421码。
2421码的权值依次为2、4、2、1；余3码由8421码加0011 得到；格雷码是一种循环码，其特点是任何相邻的两个码字， 仅有一位代码不同，其它位相同。
即：(5555)10＝5×103 ＋5×102＋5×101＋5×100 又如：(209.04)10＝ 2×102 ＋0×101＋9×100＋0×10－1＋4 ×10－2
（1）数制：二进制
数码为：0、1；基数是2。 运算规律：逢二进一，即：1＋1＝10。 二进制数的权展开式： 如：(101.01)2＝ 1×22 ＋0×21＋1×20＋0×2－1＋1 ×2－2
A
&
B
≥1 &
C
&
D
(a) 与或非门的构成
A
FB C
& ≥1 F
D
(b) 与或非门的符号
F AB CD
4、异或
异或是一种二变量逻辑运算，当两个变量取值相同时， 逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。
异或的逻辑表达式为： L A B
“异或”真值
表 输入
输出
A
B
L
A
=1
0
0
0
0
常用 BCD 码
十进制数 8421 码 余 3 码 格雷码 2421 码
0
0000 0011 0000 0000
1
0001 0100 0001 0001
2
0010 0101 0011 0010
用四位自然二进制码中的前十个码字来表示十进制数码， 因各位的权值依次为8、4、2、1，故称8421码。
2421码的权值依次为2、4、2、1；余3码由8421码加0011 得到；格雷码是一种循环码，其特点是任何相邻的两个码字， 仅有一位代码不同，其它位相同。
即：(5555)10＝5×103 ＋5×102＋5×101＋5×100 又如：(209.04)10＝ 2×102 ＋0×101＋9×100＋0×10－1＋4 ×10－2
（1）数制：二进制
数码为：0、1；基数是2。 运算规律：逢二进一，即：1＋1＝10。 二进制数的权展开式： 如：(101.01)2＝ 1×22 ＋0×21＋1×20＋0×2－1＋1 ×2－2
A
&
B
≥1 &
C
&
D
(a) 与或非门的构成
A
FB C
& ≥1 F
D
(b) 与或非门的符号
F AB CD
4、异或
异或是一种二变量逻辑运算，当两个变量取值相同时， 逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。
异或的逻辑表达式为： L A B
“异或”真值
表 输入
输出
A
B
L
A
=1
0
0
0
0
常用 BCD 码
十进制数 8421 码 余 3 码 格雷码 2421 码
0
0000 0011 0000 0000
1
0001 0100 0001 0001
2
0010 0101 0011 0010
数字电路第二章 逻辑门与组合逻辑电路(lecture4)
异或门能实现模为2的加法，因此，异或门可 以实现计算机中的二进制加法。
半加器就是由异或门和与门组成的。
1、半加器
不考虑低位来的进位的加法，称为半加。 完成半加功能的电路为半加器。
方框图
A B Co S 0000 0101 1001 1110
真值表
1、半加器
函数表达式
S AB AB A B C0 AB
二极管或门 电路真值表
例3、非门电路（ BJT反相器）
或门电路：输入与输出量之间能满足或逻辑 关系时，则称这样的门电路为或门电路。
例3、非门电路（ BJT反相器）
BJT的三个工作区域。对于饱和型反相器来 说 ，输入信号必须满足下列条件：逻辑0： Vi<V1 逻辑1：Vi>V2
（Transistor-Transistor-Logic，简称为TTL） TTL集成逻辑门是目前应用最广泛的集成电路
1） TTL集成电路
以TTL与非门电路为例，分析TTL电路的特点 ，特别是输出级的结构。
大多数TTL门电路的输出级都是这种结构
2）TTL与非门
2）TTL与非门
2）TTL与非门
3、编码器
能实现把某种特定信息转换为机器识别的二进制代 码的组合逻辑电路称为编码器
3、编码器
n位二进制有2n种组合，可以用来表 示2n个信息
二进制编码在电路上较容易实现
3、编码器
（1）10线-4线优先编码器
3、编码器
（1）10线-4线优先编码器74LS147
3、编码器
（1）10线-4线 优先编码器
En
1
S0
1
1
S1
1
1
S2
半加器就是由异或门和与门组成的。
1、半加器
不考虑低位来的进位的加法，称为半加。 完成半加功能的电路为半加器。
方框图
A B Co S 0000 0101 1001 1110
真值表
1、半加器
函数表达式
S AB AB A B C0 AB
二极管或门 电路真值表
例3、非门电路（ BJT反相器）
或门电路：输入与输出量之间能满足或逻辑 关系时，则称这样的门电路为或门电路。
例3、非门电路（ BJT反相器）
BJT的三个工作区域。对于饱和型反相器来 说 ，输入信号必须满足下列条件：逻辑0： Vi<V1 逻辑1：Vi>V2
（Transistor-Transistor-Logic，简称为TTL） TTL集成逻辑门是目前应用最广泛的集成电路
1） TTL集成电路
以TTL与非门电路为例，分析TTL电路的特点 ，特别是输出级的结构。
大多数TTL门电路的输出级都是这种结构
2）TTL与非门
2）TTL与非门
2）TTL与非门
3、编码器
能实现把某种特定信息转换为机器识别的二进制代 码的组合逻辑电路称为编码器
3、编码器
n位二进制有2n种组合，可以用来表 示2n个信息
二进制编码在电路上较容易实现
3、编码器
（1）10线-4线优先编码器
3、编码器
（1）10线-4线优先编码器74LS147
3、编码器
（1）10线-4线 优先编码器
En
1
S0
1
1
S1
1
1
S2
第2章组合逻辑电路优秀课件
源负极）时，形成较大的正向电流，PN结呈现较小 的正向电阻；
外加反偏电压时，反向电流很小，PN结呈现很大 的反向电阻。
3. 二极管等效电路
图 二极管伏安特性的几种等效电路
导通电压VON 硅管取0.7V 锗管取0.2V
结论： 1. 只有当外加正向电压（P极电压大于N极电压）大于
VON时，二极管才导通。 2. 二极管导通后具有电压箝位作用。
3V 0V 0.7V 1
0
0
3V 3V 3.7V 1
1
1
所以：
YA B
2. 二极管的或门 2.1 电路组成
2.2 工作原理 1）当uA=uB=0V，D1和D2都导通，所以:uO=-0.7V
2）当uA=0V，uB=3V，D1截止，D2导通 所以: uO=2.3V
3）当uA=3V，uB=0V，D1导通，D2截止 所以: uO=2.3V
5. 半导体二极管的开关特性
VCC=5V 当vI为高电平（取VCC）时， VD截止，vO为高电平。 当vI为低电平（取0V）时， VD导通，vO=0.7V，为低电平。
二、 分立元件逻辑门电路 1. 二极管的与门 1.1 电路组成
1.2 工作原理 1）当uA=uB=0V，D1和D2都导通，所以:uO=0.7V
一、 半导体二极管的开关特性
1. 二极管的符号
正极-P极
负极-N极
2. 二极管的伏安特性
I/mA
反向特性 600
400
200 –100 –50
0 0.4 0.7
– 0.1
反向击穿
特性
– 0.2
正向特性
V/V
死区电压
二极管/硅管的伏安特性
2. 二极管的伏安特性-二极管的单向导电性
外加反偏电压时，反向电流很小，PN结呈现很大 的反向电阻。
3. 二极管等效电路
图 二极管伏安特性的几种等效电路
导通电压VON 硅管取0.7V 锗管取0.2V
结论： 1. 只有当外加正向电压（P极电压大于N极电压）大于
VON时，二极管才导通。 2. 二极管导通后具有电压箝位作用。
3V 0V 0.7V 1
0
0
3V 3V 3.7V 1
1
1
所以：
YA B
2. 二极管的或门 2.1 电路组成
2.2 工作原理 1）当uA=uB=0V，D1和D2都导通，所以:uO=-0.7V
2）当uA=0V，uB=3V，D1截止，D2导通 所以: uO=2.3V
3）当uA=3V，uB=0V，D1导通，D2截止 所以: uO=2.3V
5. 半导体二极管的开关特性
VCC=5V 当vI为高电平（取VCC）时， VD截止，vO为高电平。 当vI为低电平（取0V）时， VD导通，vO=0.7V，为低电平。
二、 分立元件逻辑门电路 1. 二极管的与门 1.1 电路组成
1.2 工作原理 1）当uA=uB=0V，D1和D2都导通，所以:uO=0.7V
一、 半导体二极管的开关特性
1. 二极管的符号
正极-P极
负极-N极
2. 二极管的伏安特性
I/mA
反向特性 600
400
200 –100 –50
0 0.4 0.7
– 0.1
反向击穿
特性
– 0.2
正向特性
V/V
死区电压
二极管/硅管的伏安特性
2. 二极管的伏安特性-二极管的单向导电性
第二章 逻辑门电路【PPT课件】
NPN、NMOS 管,采用正电源,用正逻辑分析。
PNP、CMOS 管,采用负电源,用负逻辑分析。
(1)、逻辑非的概念:条件具备了,结果不会发生。条件 不具备,结果却发生。
~ 220V A
开关闭合为 1
开关断开为 0
F
灯亮为 1
灯不亮为 0
工作波形:
逻辑符号:
AF 01 10
逻辑表达式:
FA
VCC(12V) VCL(+3V)
AB F 00 0 01 0 10 0 11 1
特点: 二极管正极接输出。
实现逻辑与运算的电路叫做与门
有输0为出F0和, 输入A、B之间
0V
3V
A
的全电1压为和真1。值关系:
3V 0V
B
F
ABF ABF
R
0V 0V 0V 0 0 0 工作波形:
0V 3V 0V 0 1 0 3V 0V 0V 1 0 0
R
C1
RC
D
F
FABAB
R1 R2
即:当输入A、B中,只要
-VBB(-12V)
有一个0,输出就是1,只有输
入全为1时,输出才是0。
A
A
B
&
FB
F
或非门由二极管或门及反相器组成。
或非门有运1算为顺序0,是: 先或后非
或运算全:有01为为11, 。全0为0。 A
反相器输入是0, 输出为1。
B
即:当输入A、B中,只要有
F
A
C1
&
F
R1
AA
(2)、非门 反相器就是非门
R2
RC
D
T
VBB(-12V)
数字电子技术基础第二章门电路PPT课件
或门
实现逻辑或运算，当至少 一个输入为高电平时，输 出为高电平；否则输出为 低电平。
非门
实现逻辑非运算，当输入 为高电平时，输出为低电 平；当输入为低电平时， 输出为高电平。
门电路的分类
按功能分类
可分为与门、或门、非门、 与非门、或非门等。
按结构分类
可分为晶体管-晶体管逻辑 门（TTL）、金属氧化物 半导体逻辑门（MOS）等。
实践能力。
02 门电路的基本概念
逻辑门电路
逻辑门电路是数字电路的基本 单元，用于实现逻辑运算。
常见的逻辑门电路有与门、或 门、非门、与非门、或非门等。
逻辑门电路通常由晶体管、电 阻、电容等元件组成，具有高 电平、低电平和高阻态三种输 出状态。
常用逻辑门电路
01
02
03
与门
实现逻辑与运算，当所有 输入都为高电平时，输出 为高电平；否则输出为低 电平。
门电路在其他领域的应用
自动化控制
门电路可以用于实现自动化控制中的逻辑控制、 顺序控制等功能。
电子游戏
门电路可以用于实现电子游戏中的逻辑运算、状 态检测等功能。
智能家居
门电路可以用于实现智能家居中的控制逻辑、传 感器检测等功能。
05 门电路的实例分析
实例一：基本逻辑门电路的应用
基本逻辑门电路
包括与门、或门、非门等，是数字电路中最基本的逻辑单 元。
06 总结与展望
门电路的重要性和作用
门电路是数字电子技术的核心组件，它在数字电路中起到逻辑运算和信号控制的作 用。
门电路能够实现逻辑函数的运算，从而实现各种复杂的逻辑功能，是构成各种数字 系统和电子设备的基础。
门电路在计算机、通信、自动化等领域中有着广泛的应用，对现代科技的发展起着 至关重要的作用。
第2章逻辑门电路-PPT精选
第2章 逻辑门电路
逻辑门：完成一些基本逻辑功能的电子电路。现使用的 主要为集成逻辑门。
首先介绍晶体管的开关特性 着重讨论的TTL和CMOS门电路的
逻辑功能和电气特性
简要介绍其他类型的双极型和MOS门电路
2.1 晶体管的开关特性 在数字电路中,常将半导体二极管,三极管和场效应管
作 为开关元件使用。 理想开关: 接通时阻抗为零;断开时阻抗为无穷大;
1
VO
1
VI
VO 1输出 VOHmin
VNH VIHmin
0输出
VILman VNL
VOLman
VI
1输入 1输入
2.3.3 TTL与非门的静态输入与输出特性
1. 输入特性
1)输入伏安特性( II=f(Vi) ) 定义：电流流入T1的发射极
方向为正方向。
II(mA)
高电平输入
0.5 1.0 1.5 2.1 0
1.0
-15 -10 -5 0 5 10 15 I0(mA)
负载门的管脚的个数,即
IH=NIIH (IIH为负载门高电平输入电流,约为40μA左
右)
从曲线上看，当IO大于5mA时，VO才开始出现下降趋势， 但决定IOHmax值的并不是VOHmax,而是器件的功耗。在上 面讨论的电路中, IOHmax约为400mA。
在门输入端和地之间接电阻Ri,当电阻从0Ω逐步增加
时，由于电阻内部有电流流过,会使电阻两端电压Vi逐步
增加。
VCC
当T1管饱和导通时: Vi R1R iRi(VCC VB1E)
R1
4kΩ
T1
Roff≈0.9kΩ, Ron≈3kΩ。
Vi
Ri
当Ri小于R0ff时,输入为低 电平;当Ri高于Ron时,输入 为高电平。
逻辑门：完成一些基本逻辑功能的电子电路。现使用的 主要为集成逻辑门。
首先介绍晶体管的开关特性 着重讨论的TTL和CMOS门电路的
逻辑功能和电气特性
简要介绍其他类型的双极型和MOS门电路
2.1 晶体管的开关特性 在数字电路中,常将半导体二极管,三极管和场效应管
作 为开关元件使用。 理想开关: 接通时阻抗为零;断开时阻抗为无穷大;
1
VO
1
VI
VO 1输出 VOHmin
VNH VIHmin
0输出
VILman VNL
VOLman
VI
1输入 1输入
2.3.3 TTL与非门的静态输入与输出特性
1. 输入特性
1)输入伏安特性( II=f(Vi) ) 定义：电流流入T1的发射极
方向为正方向。
II(mA)
高电平输入
0.5 1.0 1.5 2.1 0
1.0
-15 -10 -5 0 5 10 15 I0(mA)
负载门的管脚的个数,即
IH=NIIH (IIH为负载门高电平输入电流,约为40μA左
右)
从曲线上看，当IO大于5mA时，VO才开始出现下降趋势， 但决定IOHmax值的并不是VOHmax,而是器件的功耗。在上 面讨论的电路中, IOHmax约为400mA。
在门输入端和地之间接电阻Ri,当电阻从0Ω逐步增加
时，由于电阻内部有电流流过,会使电阻两端电压Vi逐步
增加。
VCC
当T1管饱和导通时: Vi R1R iRi(VCC VB1E)
R1
4kΩ
T1
Roff≈0.9kΩ, Ron≈3kΩ。
Vi
Ri
当Ri小于R0ff时,输入为低 电平;当Ri高于Ron时,输入 为高电平。
数字电子技术_第2章_逻辑门
第2章逻辑门内容提要：本章系统地介绍数字电路的基本逻辑单元—门电路，及其对应的逻辑运算与图形描述符号，并针对实际应用介绍了三态逻辑门和集电极开路输出门，最后简要介绍TTL集成门和CMOS集成门的逻辑功能、外特性和性能参数。
2.1 基本逻辑门导读:在这一节中，你将学习：⏹与、或、非三种基本逻辑运算⏹与、或、非三种基本逻辑门的逻辑功能⏹逻辑门真值表的列法⏹画各种逻辑门电路的输出波形在逻辑代数中，最基本的逻辑运算有与、或、非三种。
每种逻辑运算代表一种函数关系，这种函数关系可用逻辑符号写成逻辑表达式来描述，也可用文字来描述，还可用表格或图形的方式来描述。
最基本的逻辑关系有三种：与逻辑关系、或逻辑关系、非逻辑关系。
实现基本逻辑运算和常用复合逻辑运算的单元电路称为逻辑门电路。
例如：实现“与”运算的电路称为与逻辑门，简称与门；实现“与非”运算的电路称为与非门。
逻辑门电路是设计数字系统的最小单元。
2.1.1 与门“与”运算是一种二元运算，它定义了两个变量A和B的一种函数关系。
用语句来描述它，这就是：当且仅当变量A和B都为1时，函数F为1；或者可用另一种方式来描述数字电子技术2它，这就是：只要变量A 或B 中有一个为0，则函数F 为0。
“与”运算又称为逻辑乘运算，也叫逻辑积运算。
“与”运算的逻辑表达式为： F A B =⋅ 式中，乘号“．”表示与运算，在不至于引起混淆的前提下，乘号“．”经常被省略。
该式可读作：F 等于A 乘B ，也可读作：F 等于A 与B 。
逻辑与运算可用开关电路中两个开关相串联的例子来说明，如图2-1所示。
开关A 、B 所有可能的动作方式如表2-1a 所示，此表称为功能表。
如果用1表示开关闭合，0表示开关断开，灯亮时F =1，灯灭时F =0。
则上述功能表可表示为表2-1b 。
这种表格叫做真值表。
它将输入变量所有可能的取值组合与其对应的输出变量的值逐个列举出来。
它是描述逻辑功能的一种重要方法。
表2-1a 功能表由“与”运算关系的真值表可知“与”逻辑的运算规律为：00001100111⋅=⋅=⋅=⋅= 表2-1b “与”运算真值表图2-1 与运算电路第二章 逻辑门 3简单地记为：有0出0，全1出1。
门电路与组合逻辑电路(ppt)
则A、B、C与灯F的关系 为“与”逻辑
灯亮为“1” 不亮为“0”
二极管与门电路
逻辑符号
+5V
R
VD1
A
F
VD2
B
A
&F
B
C
输入：A、B ： 3V 输入：A、B ： 0V
逻辑“1” 逻辑“0”
输出：F ： 3V 逻辑“1”；0V 逻辑“0”
逻辑式
F=A•B•C
A BC F 00 0 0 00 1 0 01 0 0 01 1 0 10 0 0 10 1 0 11 0 0 11 1 1
（1001）B= 1 2 3 0 2 2 0 2 1 1 2 0
=(9)D
用电路的两个状态---开、关来表示二 进制数，数码的存储和传输简单、可 靠。
位数较多，使用不便；不合人们的习 惯，输入时将二进制转换成二进制， 运算结果输出时再转换成十进制数。
二进制与十进制之间的转换
二进制转换为十进制
0V
输出：F
3V
0V
逻辑“1” 逻辑“0”
逻辑“1” 逻辑“0”
或逻辑式 F=A+B+C
A BC F 00 0 0 00 1 1 01 0 1 01 1 1 10 0 1 10 1 1 11 0 1 11 1 1
逻辑或 (逻辑加)
逻辑状态表 全0出0 有1出1
（3）“非”逻辑运算和非门
非逻辑
A具备时 ，事件F不发生；A不具备时，事件 F发生。
脉冲频率：f=1/T
0.9 A
A
tW
tr
tf
0.5 A 0.1 A
T
正、负脉冲信号
跃变后的
（0V） （-3V）3V
数字逻辑电路教程PPT第2章逻辑门电路
TTL与非门的电压传输特性及 抗干扰能力
CD段（过渡区）：
1始也、.3导都TV5管＜通处有v， 于I＜一T导21、 小通.4V段T状3，、时态TT间，54管管同T开4 时导通，故有很大电流
流TT，电平52管、过T压vO4=T管很RvO054管急电 趋大.3V趋剧阻 于的。于下， 截基饱降止极T2和管到，电导提低输流通供电出，
TTL与非门的电压传输特性及 抗干扰能力
AB段（截止区）： vI＜0.6V，输出电压vO不
随输入电压vI变化，保持 在高电平VH。 VC1＜0.7V，T2和T5管截 止，T3、T4管导通，输出 为高电平，VOH=3.6V。 由于这段T2和T5管截止， 故称截止区。
TTL与非门的电压传输特性及 抗干扰能力
⒉工作原理
当输入端A、B、C中有任一
个输入信号为低电平 (VIL=0.3V)时，相应的发射结 导通，T1工作在深度负饱和 状态，使T1管的基极电位VB1 被箝制在 VB1=VIL+VBE1=0.3+0.7=1V， 集电极电位 VC1=VCES1+VIL=0.1+0.3=0.4V 使T2管截止，IC2=0， VE2=VB5=0V，故T5管截止。
TTL与非门的电压传输特性及 抗干扰能力
CD段（过渡区）： 由于vI的微小变化而
引起输出电压vO的急 剧下降，故此段称为 过渡区或转折区。
TTL与非门的电压传输特性及 抗干扰能力
CD段中点对应的输入电压 ，既是T5管截止和导通的分 界线，又是输出高、低电平 的分界线，故此电压称阈值 电压VT（门槛电压）， VT=1.4V。
第二章 集成逻辑门电路
集成逻辑门电路，是把门电路的所 有元器件及连接导线制作在同一块 半导体基片上构成的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
≥1
I0
0/Z10 10
I1
1/Z11 11
I2
2/Z12 12
I3
3/Z13 13 18
EX
I4
4/Z14 14
I5
5/Z15 15 a
Ys
I6
6/Z16 16
I7
7/Z17 17
&≥1
1a
Y0
Y2
S
ENa/V18
2a
Y1
或关联
4a
Y2
8－3优先编码器的真值表
s
I7 I6 I5 I4 I3 I2 I1 I0
方框图
真值表
2、全加器
全加器结构（用与非门）
Co1
&
Co2
Co
&
A
&
&
B
&
&
&
&
S
&
Ci
两个半加器的组合：
加数1＋加数2＋进位＝和，进位1 “或” 进位2＝进 位
全加器
全加器结构：用与非门和异或门 函数表达式
逻辑电路图
2、全加器
全加器结构：用与或非门及非门实现
采用与或非门构成的全加器具有 使用器件少、速度快的特点，目 前集成全加器广泛采用此种形式。
全加器
具有最短延时的全加器电路
A
=1
B Ci
=1
S
& ≥1
Co
迭代设计原理
主输入
辅助
辅助
输出
输入
单元电路
主输出
具有串行进位的4位二进制加法器
S0
S1
S2
S3 CO3
Σ
Ci0
Ci Co
Σ
Ci Co
Σ
Ci Co
Σ
Ci Co
A0 B0
A1 B1
A2 B2
A3 B3
加法器的超前进位
Ci Ai Bi AiCi1 BiCi1 Ai Bi ( Ai Bi )Ci1 Gi PiCi1 其中Gi Ai Bi，称为进位产生信号
0 0XXXXXXX
0 1 0XXXXXX
0 1 1 0XXXXX
0 1 1 1 0XXXX
0 1 1 1 1 0XXX
0 1 1 1 1 1 0XX
0 1 1 1 1 1 1 0X
0 11111110
1 XXXXXXXX
Y2Y1Y0 111 110 101 100 011 010 001 000 111
Pi Ai Bi，称为进位传播信号 C0 G0 P0C1 C1 G1 P1C0
G1 P1G0 P1P0C1 C2 G2 P2C1
G2 P2G1 P2 P1G0 P2 P1P0C1 C3 G3 P3C2
G3 P3G2 P3P2G1 P3P2 P1G0 P3P2 P1P0C1
2.2 组合逻辑电路的分析与设计
基于门电路的设计 基本的设计方法。
基于组合逻辑模块的设计 利用组合电路模块实现主要功能，辅以
门电路，结构比较简单。 运算电路设计
需要熟悉二进制运算的特点，采用迭代 设计。
2.3 常用的组合逻辑电路器件
1、加法器（半加器，全加器） 2、编码器 3、译码器 4、数值比较器 5、数据选择器
3、编码器
（1）10线-4线优先编码器
3、编码器
（1）10线-4线优先编码器74LS147
3、编码器
（1）10线-4线 优先编码器
3、编码器
（1）10线-4线 优先编码器
8-3优先编码器
I0
&
EX
互连关联
I1
1
&
Ys
I2
1
1
I3
1
I4
1
1
I5
1
1
I6
1
1
I7
1
S
1
&≥1
HPR/BIN
Y0
& ≥1 Y1
半加器就是由异或门和与门组成的。
1、半加器
不考虑低位来的进位的加法，称为半加。 完成半加功能的电路为半加器。
方框图
A B Co S 0000 0101 1001 1110
真值表
1、半加器
函数表达式
S AB AB A B C0 AB
逻辑电路图
1 Co
&
A
&
&
S
B
&
2、全加器
考虑低位来的进位的加法，称为全加。 完成全加功能的电路为全加器。
& CP4
&1
4位超前进位电路
CG4 CP3 CG3
&1
CO2
CP2
CPG
CG2
CP3 CP4 CG3 CG4
&1
CP2
CG2 CO2
CP1
CO1
CP1
CG1
CG1 CO1 CP0
CP0
&1
CG0 CO0
CO0
CG0
CI-1
CI-1
配合超前进位电路的全加器迭代单元
A
1
& B C
CP
CG
& =1 S
A0 B0
A1 B1
A2 B2
A3 B3
1
全加器 迭代单元
全加器 迭代单元
全加器 迭代单元
全加器 迭代单元
S0 C-1 G0 P0
S1
S2
C0 G1 P1
C1 G2 P2
超前进位产生电路
S3 C2 G3 P3
G4 P4
Σ
0
CP
P CG
3
0
0Σ
Q3 3
CI
带超前进位的4位加法器
3、编码器
能实现把某种特定信息转换为机器识别的二进制代 码的组合逻辑电路称为编码器
常见的译码器：
转换为事件输出的译码器：3-8译码器、4-16译码器等 转换为另一种代码输出的译码器：（LED）七段译码器 、BCD译码器、等等。
4、译码器
* 通过译码可将输入的二进制代码按编码时的原 意译成对应的特定信息或十进制数码输出。 *译码器是一个多输入、多输出的组合逻辑电路 *译码器的作用是把机器识别的、给定的二进制 代码“翻译”成为人们识别的特定信息，使其输 出端具有某种特定的状态，而且在输出通道中相 应的一路有信号输出。 *译码器在数字系统中得到广泛的应用，不仅用 于代码的转换、终端的数字显示，还用于数据分 配、存储器寻址和组合控制信号等。
3、编码器
（2）8线-3线优先编码器 74LS148
3、编码器
（2）8线-3线优先编码器74LS148
3、编码器
（2）8线-3线优先编码器74LS148
4、译码器
将输入的某种代码（通常为二进制码），转换为事件或 另一种代码输出的过程，称为译码。
转换为事件输出的译码器，是编码器的逆过程。
转换为另一种代码输出的译码器，根据两个代码之间的 关系，可以有各种不同的译码器。
3、编码器
n位二进制有2n种组合，可以用来表 示2n个信息
二进制编码在电路上较容易实现
编码器
将输入信号（事件），用一个代码表示（输 出）的过程，称为编码。 编码器有普通编码器和优先编码器两种。 普通编码器在同一个时刻只能允许有一个输 入（单个事件）。 优先编码器允许多个事件同时发生，按照事 先设定的优先级，确定输出代码。
组合逻辑的例子：两种异或门结构
A
≥1 Y1
B ≥1 Y
A
≥1 Y2
B
& Y2
A
& Y1
&
Y
B
& Y3
异或电路是算术逻辑单元和比较判别电路中 非常重要的单元电路，已经被广泛应用于半 加器、全加器、奇偶校验和逻辑比较等电路 中。
异或门能实现模为2的加法，因此，异或门可 以实现计算机中的二进制加法。
第二章 逻辑门与组合逻辑电路
本章要求
无记忆的逻辑电路：组合逻辑电路 有记忆的逻辑电路：触发器及时序逻辑
电路（同步和异步）
2
主要内容：
2.1 门电路 2.2 组合逻辑电路的分析与设计 2.3 常用的组合逻辑电路器件 2.4 基于组合逻辑模块的设计方法
2.1 门电路
基本逻辑门电路（分立元件门电路） 复合门电路 集成电路