北邮数字逻辑期中试题与参考答案
《数字逻辑》期中试卷
《数字逻辑》期中试卷姓名_______ 学号__________ 成绩_______一、是非题(下列各题你认为正确的，请在题干的括号内打“√”，错的打“×”。
每题2分)1、直接对模拟量进行处理的电子线路称为数字电路。
（）2、进位计数制中允许使用的基本数字符号的个数为它的基数。
（）3、正数的原码就等于真值。
（）4、定点机能完成浮点运算。
（）5、所谓多项式替代法，是将R进制数按多项式表示法展开，然后按十进制的运算规则求和，即得到与R进制数等值的十进制数。
（）6、不因条件变化，表示事物状态的逻辑状态变化的“0”和“l”称为逻辑变量。
( )7、设A=1，B=1，则AB=0。
( )8、实现一个确定逻辑功能的逻辑电路是唯一的。
（）9、最简与或式的标准是：或项的数目最少；每个或项的变量数量最少。
( )10、若函数的一个蕴涵项不是该函数中其它蕴涵项的子集，则此蕴涵项称为质蕴涵项(Prime Implicant)，简称为质项。
（）11、逻辑代数中，若x十y＝x十z且x·y＝x·z，则y＝z。
（）12、对一个给定的逻辑函数来说，无关最小项是否出现在函数表达式中，并不影响该函数原来的逻辑功能。
（）13、由门电路组成的电路就是组合电路。
（）14、寻找最大等效类的关键是要找出原始状态表中所有等效状态对。
（）15、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路。
（）二、选择题：（每题2分）1、( )是数字系统功能实现的物质基础。
A、模拟集成电路B、数字集成电路C、连续信号D、离散信号2、在数字电路中要采用( )A、十进制B、八进制C、二进制D、十六进制3、5位二进制数的最大值对应的十进制数是( )A、32B、64C、31D、164、下列四个不同进制的数中,其值最小的是（）A. 十六进制数 CAB. 八进制数 310C. 十进制数 201D. 二进制数 110010115、（27.25）10转换成十六进制数为（）A．(B1.4)16 B.(1B.19)16 C. (1B.4)16 D.(33.4)166、定点8位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围（）A -128 ~ +127B -127 ~ +127C -129 ~ +128D -128 ~ +1287、浮点表示范围由浮点数的（）部分决定。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8=（10.BC）162、(63.25)10=(111111.01)23、（FF）16=(255)104、[X]原=1.1101，真值X=-0.1101，[X]补=1.0011。
5、[X]反=0.1111，[X]补=0.1111。
6、-9/16的补码为1.0111，反码为1.0110。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为110001018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_、_或__、_非_。
10、FAB1，其最小项之和形式为_。
FA B AB11、RS触发器的状态方程为_Q n1SRQ n_，约束条件为SR0。
12、已知F1AB、F2ABAB，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简FABABCA(BAB)（5分）答：F03、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添*，设计出FAB函数。
（5分）15分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解：XY m(3,5,6,7)m(1,2,4,7)2分ABCiXY0000000101010010111010001101101101011111该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
（10分）解：FXA B C XABCXABCXABCXABCXABC4分FX(ABC)X(A B C ABC)4分所以：X=0完成判奇功能。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分） 答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0110 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1该组合逻辑电路是全加器。
数字逻辑题目及其答案和解析(1)一共60道题
第一部分：1.在二进制系统中，下列哪种运算符表示逻辑与操作？A) amp;B) |C) ^D) ~解析：正确答案是 A。
在二进制系统中，amp; 表示逻辑与操作，它仅在两个位都为1时返回1。
2.在数字逻辑中，Karnaugh 地图通常用于简化哪种类型的逻辑表达式？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是B。
Karnaugh 地图通常用于简化或门的逻辑表达式，以减少门电路的复杂性。
3.一个全加器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 C。
一个全加器有三个输入：两个加数位和一个进位位。
4.下列哪种逻辑门可以实现 NOT 操作？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 D。
与非门可以实现 NOT 操作，当且仅当输入为0时输出为1，输入为1时输出为0。
5.在数字逻辑中，Mux 是指什么？A) 多路复用器B) 解码器C) 编码器D) 多路分配器解析：正确答案是 A。
Mux 是指多路复用器，它可以选择输入中的一个，并将其发送到输出。
6.在二进制加法中，下列哪个条件表示进位？A) 0 + 0B) 0 + 1C) 1 + 0D) 1 + 1解析：正确答案是 D。
在二进制加法中，当两个位都为1时，会产生进位。
7.在数字逻辑中，一个 JK 触发器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 B。
一个 JK 触发器有两个输入：J 和 K。
8.下列哪种逻辑门具有两个输入，且输出为两个输入的逻辑与？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 A。
与门具有两个输入，只有当两个输入都为1时，输出才为1。
9.在数字逻辑中，下列哪种元件可用于存储单个位？A) 寄存器B) 计数器C) 锁存器D) 可编程逻辑门阵列解析：正确答案是 C。
锁存器可用于存储单个位，它可以保持输入信号的状态。
10.一个带有三个输入的逻辑门，每个输入可以是0或1，一共有多少种可能的输入组合？A) 3B) 6C) 8D) 12解析：正确答案是 C。
数字逻辑试题及答案
数字逻辑试题及答案# 数字逻辑试题及答案一、选择题（每题2分，共20分）1. 在数字逻辑中，逻辑“与”操作的特点是：- A. 只要有一个输入为0，输出就为0- B. 所有输入为1时，输出才为1- C. 至少有一个输入为1，输出就为1- D. 所有选项都不正确答案：A2. 下列哪个不是组合逻辑电路的特点？- A. 输出只依赖于当前的输入- B. 输出可以延迟- C. 没有记忆功能- D. 具有固定的输出响应时间答案：B3. 触发器的主要用途是：- A. 存储一位二进制信息- B. 作为逻辑门使用- C. 进行算术运算- D. 以上都不是答案：A4. 以下哪个不是数字逻辑中的布尔代数基本运算？- A. 与（AND）- B. 或（OR）- C. 非（NOT）- D. 加（ADD）答案：D5. 一个4位二进制计数器在计数到15后，下一个状态是：- A. 0- B. 1- C. 16- D. 不确定答案：A...（此处省略其他选择题，以保持总字数约1000字）二、简答题（每题10分，共30分）1. 解释什么是“异或”（XOR）逻辑门，并给出其真值表。
答案：“异或”（XOR）逻辑门是一种二输入逻辑门，其输出仅当输入不相等时为1。
如果两个输入相同，输出为0。
其真值表如下：```A |B | Y--0 | 0 | 00 | 1 | 11 | 0 | 11 | 1 | 02. 什么是同步时序逻辑电路，与异步时序逻辑电路有何不同？答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，状态转换是同步进行的。
而异步时序逻辑电路中，触发器的状态转换不是由统一的时钟信号控制，可能存在不同的延迟，导致状态转换可能不同步。
3. 描述一个简单的数字逻辑电路设计，实现2位二进制加法器的功能。
答案：一个2位二进制加法器可以由两个全加器和一个进位逻辑构成。
每个全加器接收两个输入位和一个进位输入，产生一个和位和一个进位输出。
北邮数字逻辑期中试题评分及答案
北京邮电大学《数字电路与逻辑设计》期中考试试卷2012.3.24班级 姓名班内序号注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。
一、（每题1分，共20分）判断（填√或×）、选择（单项选择）题 （请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。
） 1．组合逻辑电路中不存在记忆单元。
（ √ ）2．晶体管的饱和越深，其对灌电流负载的驱动能力越强，但工作速度越慢。
( √ )3．TTL 门的某输入端通过100K Ω电阻接电源端时，可认为该输入是逻辑“1”。
（ √ ）4．为了增加驱动能力，相同输入时的相同逻辑门输出可以互连在一起使用。
（ √ ）5．当两个或两个以上输入信号同时变化，变化前后输出相同，而在输入信号变化时可能出现输出瞬间逻辑错误，称为静态逻辑冒险。
（ × ） 6．正逻辑的或非门，对应负逻辑的与非门。
（ √）7.TTL 与非门的关门电平V OFF 越接近阈值电压V T ，其噪声容限越大。
（ √ ） 8.当i j ≠时，必有两个最大项之积0i j M M ⋅=。
（ × ）9. 用最简与或式表示一个函数时，其表达式可能不是唯一的。
（ √ ） 10.反相器的拉电流负载电阻过小时，主要对输出的高电平产生影响。
（ √ ） 11．逻辑项ABCD 的相邻项有：C 。
A.ABCD B.BCD A C.ABC D ⋅ D.C A B D ⋅12．判断下列两个函数式中，是否存在逻辑冒险。
B 。
1(,,)Y A B C A BC =+2(,,)Y A B C ABC ABC =+A.不存在，存在B. 不存在,不存在C.存在，不存在D. 存在，存在 13．通过适当连接和控制，可以实现数据双向传输的门电路是 D 。
A. 集电极开路输出的TTL 门电路； B. 互补式输出的TTL 门电路； C. ECL 门电路；D. 三态输出的门电路。
北邮数电考试题及答案
北邮数电考试题及答案一、单项选择题（每题2分，共10题）1. 在数字电路中，逻辑“与”运算的输出为高电平的条件是：A. 所有输入均为高电平B. 至少一个输入为低电平C. 所有输入均为低电平D. 至少一个输入为高电平答案：A2. 下列哪个逻辑门可以实现非门的功能？A. 与门B. 或门C. 异或门D. 非门答案：D3. 一个D触发器在时钟信号上升沿时，其输出状态会：A. 保持不变B. 翻转C. 变为高电平D. 变为低电平答案：B4. 在数字电路中，使用二进制编码可以表示的最大十进制数是：A. 1B. 2C. 3D. 45. 一个4位二进制计数器在计数到15后，下一个状态是：A. 0000B. 0001C. 0010D. 0011答案：A6. 逻辑函数Y=AB+CD的最小项表达式是：A. m0+m1+m2+m3B. m0+m2+m4+m6C. m0+m1+m3+m7D. m0+m4+m5+m7答案：B7. 在数字电路中，三态门可以输出的状态有：A. 高电平、低电平B. 高电平、低电平、高阻态C. 低电平、高阻态D. 只有高阻态答案：B8. 一个8位寄存器可以存储的最大十进制数是：A. 255B. 256C. 511D. 512答案：C9. 逻辑函数Y=(A+B)(A+C)的布尔代数化简结果是：B. A+B+CC. A+B+BCD. A+B+C+BC答案：A10. 在数字电路中，一个3线到8线译码器可以译码的最小二进制数是：A. 000B. 001C. 010D. 011答案：B二、填空题（每题2分，共5题）1. 在数字电路中，一个2进制到4线优先编码器的输出是________位二进制数。
答案：22. 如果一个触发器的当前状态是Q=0，并且接收到一个时钟脉冲，那么在下一个时钟周期，触发器的状态将是________。
答案：13. 一个5位二进制计数器可以计数的最大值是________。
答案：314. 逻辑函数Y=AB+CD的对偶式是________。
数字逻辑试题及答案
数字逻辑试题及答案一、单项选择题（每题2分，共10分）1. 以下哪个是数字逻辑中的逻辑运算？A. 加法B. 减法C. 与运算D. 乘法答案：C2. 在数字逻辑中，一个逻辑门的输出是：A. 0B. 1C. 0或1D. 任意数字答案：C3. 以下哪个是组合逻辑电路的特点？A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案：B4. 触发器的主要用途是：A. 逻辑运算B. 存储信息C. 放大信号D. 转换信号答案：B5. 一个4位二进制计数器可以计数到：A. 8B. 16C. 32D. 64答案：B二、多项选择题（每题3分，共15分）1. 下列哪些是数字逻辑中常用的逻辑门？A. 与门B. 或门C. 非门D. 异或门E. 与非门答案：ABCDE2. 在数字逻辑中，以下哪些可以作为信号的表示？A. 电压B. 电流C. 电阻D. 电容E. 电感答案：AB3. 以下哪些是数字电路的基本组成元素？A. 逻辑门B. 电阻C. 电容D. 触发器E. 运算放大器答案：ABD4. 在数字逻辑中，以下哪些是常见的电路类型？A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合信号电路E. 微处理器答案：ABD5. 以下哪些是数字电路设计时需要考虑的因素？A. 电路的复杂性B. 电路的功耗C. 电路的可靠性D. 电路的成本E. 电路的尺寸答案：ABCDE三、填空题（每题2分，共10分）1. 在数字逻辑中，一个逻辑门的输出状态取决于其_________。
答案：输入状态2. 一个D触发器的输出在时钟信号的_________沿触发。
答案：上升沿3. 一个4位二进制计数器的计数范围是从_________到_________。
答案：0000到11114. 一个逻辑电路的输出是其输入的_________。
答案：逻辑函数5. 在数字逻辑中，使用_________可以表示一个逻辑函数的真值表。
答案：卡诺图四、简答题（每题5分，共15分）1. 描述一个典型的组合逻辑电路的工作原理。
北邮数电考试题及答案
北邮数电考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 3D. 4答案：A3. 下列哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时间延迟C. 电路中没有存储元件D. 电路的输出对输入的响应是瞬时的答案：B4. 一个4位二进制计数器可以计数的最大值是（）。
A. 15B. 16C. 255D. 256答案：B5. 在数字电路中，以下哪个器件不是基本的逻辑门？（）A. 与门B. 或门C. 非门D. 放大器答案：D6. 一个3线-8线译码器可以译码的输入信号个数是（）。
A. 3B. 4C. 5D. 6答案：B7. 一个D触发器的输出Q与输入D的关系是（）。
A. Q = DB. Q = D'C. Q = ¬DD. Q = ¬D'答案：A8. 一个JK触发器在J=0，K=1时的状态是（）。
A. 保持不变B. 置0C. 置1D. 翻转答案：D9. 以下哪个不是时序逻辑电路的特点？（）A. 电路的输出不仅依赖于当前的输入，还依赖于电路的历史状态B. 电路中包含存储元件C. 电路的输出对输入的响应是瞬时的D. 电路的输出与输入之间存在时间延迟答案：C10. 在数字电路中，一个完整的二进制加法器可以处理的位数是（）。
A. 1位B. 2位C. 3位D. 4位答案：A二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“与”运算的符号是________。
答案：·2. 一个4位二进制计数器的计数范围是从________到________。
答案：0000到11113. 一个2线-4线译码器的输出是________进制编码。
答案：二4. 一个JK触发器在J=1，K=1时的状态是________。
数字逻辑试题及答案
数字逻辑试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑电路中的基本逻辑运算？A. 加法B. 减法C. 乘法D. 与运算2. 一个3输入的与门，当所有输入都为高电平时，输出为：A. 低电平B. 高电平C. 浮空D. 不确定3. 一个D触发器的Q端在时钟信号上升沿触发时，其状态变化为：A. 保持不变B. 从0变到1C. 从1变到0D. 从D输入端状态变化4. 在数字电路中，以下哪个不是布尔代数的基本定理？A. 幂等律B. 交换律C. 反演律D. 分配律5. 一个4位二进制计数器在计数到31后，下一个状态是：A. 00000B. 00001C. 11111D. 不能确定6. 以下哪个不是数字逻辑电路设计中的优化方法？A. 布尔代数简化B. 逻辑门替换C. 增加冗余D. 逻辑划分7. 一个异或门的真值表中，当输入相同，输出为：A. 0B. 1C. 无法确定D. 无输出8. 在数字电路中，同步计数器与异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 电路复杂度D. 计数精度9. 以下哪个不是数字逻辑电路中的存储元件？A. 触发器B. 寄存器C. 计数器D. 逻辑门10. 一个简单的数字逻辑电路设计中，如果需要实现一个2输入的或门，至少需要几个与门？A. 1B. 2C. 3D. 4答案：1. D2. B3. D4. C5. B6. C7. A8. B9. D10. A二、填空题（每空2分，共20分）1. 数字逻辑电路中最基本的逻辑运算包括______、或运算、非运算。
2. 一个2输入的与门，当输入都为高电平时，输出为______。
3. 布尔代数的基本定理包括______、结合律、分配律等。
4. 一个D触发器的Q端在时钟信号上升沿触发时，Q端状态与______相同。
5. 4位二进制计数器的计数范围是从______到1111。
6. 数字逻辑电路设计中的优化方法包括布尔代数简化、逻辑门替换、______等。
北邮数电考试题及答案
北邮数电考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，与门电路的输出为高电平的条件是（）。
A. 所有输入都为高电平B. 至少一个输入为高电平C. 所有输入都为低电平D. 至少一个输入为低电平答案：A2. 下列哪个逻辑门电路可以实现非逻辑功能（）。
A. 与门B. 或门C. 异或门D. 非门答案：D3. 在数字电路中，触发器的类型不包括（）。
A. RS触发器B. D触发器C. JK触发器D. T触发器答案：D4. 一个4位二进制计数器，其计数范围是（）。
A. 0到7B. 0到15C. 0到255D. 0到1023答案：C5. 在数字电路中，若要实现一个3线到8线译码器，需要多少个输入端（）。
A. 1B. 2C. 3D. 4答案：C6. 一个8位二进制数，其最大值是（）。
A. 255B. 256C. 1023D. 1024答案：A7. 在数字电路中，若要实现一个4线到16线译码器，需要多少个输入端（）。
B. 2C. 3D. 4答案：D8. 一个3位二进制计数器，其计数范围是（）。
A. 0到7B. 0到15C. 0到255D. 0到1023答案：A9. 在数字电路中，若要实现一个2线到4线译码器，需要多少个输入端（）。
A. 1C. 3D. 4答案：B10. 一个16位二进制数，其最大值是（）。
A. 65535B. 65536C. 1023D. 1024答案：A二、填空题（每题2分，共20分）11. 在数字电路中，一个2进制计数器的计数范围是0到 _ 。
答案：312. 一个4位二进制计数器，其计数范围是0到 _ 。
答案：1513. 在数字电路中，一个3线到8线译码器有 _ 个输入端。
答案：314. 一个8位二进制数，其最大值是 _ 。
答案：25515. 在数字电路中，一个2线到4线译码器有 _ 个输入端。
答案：216. 一个3位二进制计数器，其计数范围是0到 _ 。
答案：717. 在数字电路中，一个4线到16线译码器有 _ 个输入端。
北邮数电考试题及答案
北邮数电考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，以下哪个器件不是基本逻辑门？A. 与门B. 或门C. 非门D. 放大器答案：D2. 以下哪个选项是二进制数1011对应的十进制数？A. 10B. 11C. 12D. 13答案：B3. 以下哪个逻辑表达式表示的是“与非”逻辑？A. A + BB. A * BC. A' * B'D. A + B'答案：C4. 在数字电路中，一个D触发器的输出Q在时钟上升沿时的逻辑状态取决于什么？A. 当前Q的状态B. 上一个时钟周期的D输入C. 当前D输入D. 当前Q和D的异或答案：C5. 以下哪个选项是组合逻辑电路的特点？A. 有记忆功能B. 输出只依赖于当前输入C. 需要时钟信号D. 包含反馈回路答案：B6. 一个完整的二进制加法器至少需要多少个输入？A. 1B. 2C. 3D. 4答案：C7. 在数字电路中，以下哪个术语表示电路的抗干扰能力？A. 延迟B. 噪声容限C. 功耗D. 频率答案：B8. 以下哪个选项是数字电路中常用的编码方式？A. 格雷码B. 十进制码C. 十六进制码D. 二进制码答案：A9. 以下哪个选项是数字电路中常用的计数器类型？A. 同步计数器B. 异步计数器C. 串行计数器D. 并行计数器答案：A10. 在数字电路中，以下哪个选项是布尔代数的基本定理？A. 德摩根定律B. 欧拉定律C. 牛顿定律D. 皮亚诺公理答案：A二、填空题（每题2分，共20分）1. 一个4位二进制计数器的计数范围是_________到_________。
答案：0000 11112. 在数字电路中，一个逻辑门的输出为高电平时，通常表示逻辑值_________。
答案：13. 一个3-8译码器可以将3位二进制数译码为8个输出中的一个，每个输出对应一个唯一的二进制输入组合。
如果输入是101，则输出为_________。
答案：14. 在数字电路中，一个D触发器的时钟输入为低电平时，触发器的状态是_________。
北邮数字逻辑期中试题与参考答案
邮电大学《数字电路与逻辑设计》期中考试试题2015411注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。
一、（每题1分，共20分）判断（填"或X）、单项选择题（请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。
）1. ECL逻辑门与TTL门相比，主要优点是抗干扰能力强。
（X ）2. CMOS1电路在使用时允许输入端悬空，并且悬空的输入端相当于输入逻辑“ 1”。
（X ）3. 若对4位二进制码（BsRBB）进行奇校验编码，则校验位C=B3 B2 B1 B o 10（V ）4. 根据表1-1，用CMOS400系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电平匹配不存在问题（V ）5. 根据表1-1，用CMOS400系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电流驱动能力不存在问题（X ）表1-1常用的TTL和CMOST的典型参数6.当i j时，必有两个最小项之和rni j+m j 0。
7. CMOS门电路的静态功耗很低，但在输入信号动态转换时会有较大的电流，工作频率越高，静态功耗越大。
（X）8. 逻辑函数的表达式是不唯一的，但其标准的最小项之和的表达式是唯一的（V）9. 用数据分配器加上门电路可以实现任意的逻辑函数。
（V ）10. 格雷BCD码具有单位距离特性（任意两个相邻的编码之间仅有一位不同）且是无权代码。
（V）11. 关于函数F TC BCD ABgC，下列说法中正确的有 B 。
A. 不存在冒险；B. 存在静态逻辑冒险，需要加冗余项A BD和ACD进行消除；C. 存在静态功能冒险，需要加冗余项A BD和ACD进行消除；D. 当输入ABCD从0001 —0100变化时存在静态逻辑冒险。
12. 逻辑函数F=Ae B和G=A O B满足关系D 。
A. F GB. F G 0C. FgG 1D. F Ge 013.若逻辑函数F（A,B,C）m(1,2,3,6), G(A, B,C) m(0,2,3,4,5,7),贝UF ?G A 。
《数字逻辑》考试答案
《数字逻辑》考试答案中国石油大学（北京）远程教育学院《数字逻辑》期末复习题一、单项选择题1.TTL 门电路输入端悬空时，应视为 ( A )A. 高电平B. 低电平C. 不定D. 高阻2. 最小项A B C D的逻辑相邻项是（D）A ． ABCD B． ABCD C． AB CD D． ABCD3.全加器中向高位的进位 C i 1为( D)A. A i B i C iB. A i B i( A i B i )C iC. A i B i C iD. ( A i C i ) B i4.一片十六选一数据选择器，它应有（A）位地址输入变量A.4B. 5C. 10D. 165.欲对 78 个信息以二进制代码表示，则最少需要（ B ）位二进制码A. 4B. 7C. 78D. 106.十进制数 25 用 8421BCD码表示为（ B ）A.10 101B.0010 0101C.100101D.101017.常用的 BCD码有（ C ）A: 奇偶校验码B:格雷码C:8421码D:ASCII码8.已知 Y A AB AB ,下列结果中正确的是（C）A:Y=A B:Y=B C:Y=A+B D:Y A B 9.下列说法不正确的是（ D）A:同一个逻辑函数的不同描述方法之间可相互转换B:任何一个逻辑函数都可以化成最小项之和的标准形式C:具有逻辑相邻性的两个最小项都可以合并为一项D:任一逻辑函数的最简与或式形式是唯一的10.逻辑函数的真值表如下表所示，其最简与或式是（ C ）A: ABC ABC ABC B: ABC ABC ABC C: BC ABD: BC AC11．以下不是逻辑代数重要规则的是( D ) 。
A. 代入规则B. 反演规则C. 对偶规则D. 加法规则12．已知函数 FAB (C DE)的反函数应该是 (A) 。
A. F A B C (D E)B. F A BC (DE)C. F A B C (D E)D.F A B C (DE)13．组合逻辑电路一般由（A）组合而成。
《数字逻辑》题库及答案
《数字逻辑》题库及答案一、单项选择题1 .八进制数(573.4)的十六进制数是 _______ 。
8A. (17C .4)B. (16B .4)C. (17B .8)D. (17b .5)161616162 .用0,1两个符号对100个信息进行编码，则至少需要 。
A. 8位B. 7位C. 9位D. 6位3 .逻辑函数 F = AB + AB + BDEG + BA. F = BB. F = BC. F = 0 D, F = 1 4 .逻辑函数F (ABC ) = A ®C 的最小项标准式为。
A. F =Z (0,1,3,4,5)B, F = AC + AC5 .已知逻辑函数F =Z (0,1,3,4,5)，则F 的最简反函数为A. F = AB + BCB, F = B + AC C. F = B + ACD, F = AB + BiC6 .在下列名组变量取值中，使函数F (ABCD ) = Z(0,1,3,4,6,12)的值为1的是A.1 1 0 1B.1 0 0 1C.0 1 0 1D. 1 1 0 07 .逻辑函数F = ABD + ACD + ABD + CD 的最简或非式是A. A + C + A + D B, A + C + A + D C. AC + ADD, A + C + A + D8.函数J F = Z (022,8,10,11,13,15)的最简与非式为 _________(ABD + BCD = 0(约束条件)A . AB - AD - BD B . BD - ADC . AD - BD、请根据真值表写出其最小项表达式1.C. F = m + m + m +mD. F = Z (0,1,6,7)2.三、用与非门实现L = A㊉ B = AB + AB四、用或非门实现L = A㊉ B = AB + AB五、逻辑电路如图所示，请分析出该电路的最简与或表达式，并画出其真值表。
北邮数字逻辑期中试题及参考材料规范标准答案
北京邮电大学《数字电路与逻辑设计》期中考试试题2015.4.11班级姓名班内序号注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。
一、（每题1分，共20分）判断（填√或×）、单项选择题（请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。
）1．ECL逻辑门与TTL门相比，主要优点是抗干扰能力强。
（╳）2．CMOS门电路在使用时允许输入端悬空，并且悬空的输入端相当于输入逻辑“1”。
( ╳)3.若对4位二进制码(B3B2B1B0)进行奇校验编码，则校验位C= B3⊕B2⊕B1⊕B0⊕1。
（√）4.根据表1-1，用CMOS4000系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电平匹配不存在问题（√）5. 根据表1-1，用CMOS4000系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电流驱动能力不存在问题（╳）表1-1常用的TTL和CMOS门的典型参数6．当i j≠时，必有两个最小项之和+0m m=。
（╳）i j7. CMOS门电路的静态功耗很低，但在输入信号动态转换时会有较大的电流，工作频率越高，静态功耗越大。
（╳）8. 逻辑函数的表达式是不唯一的，但其标准的最小项之和的表达式是唯一的。
（√）9．用数据分配器加上门电路可以实现任意的逻辑函数。
（√）10.格雷BCD码具有单位距离特性（任意两个相邻的编码之间仅有一位不同）且是无权代码。
（√）=++g，下列说法中正确的有 B 。
11．关于函数F A C BCD AB CA. 不存在冒险；B. 存在静态逻辑冒险，需要加冗余项ABD和ACD进行消除；C. 存在静态功能冒险，需要加冗余项ABD和ACD进行消除；D. 当输入ABCD 从 0001→0100变化时存在静态逻辑冒险。
12.逻辑函数F=A ⊕B 和G=A ⊙B 满足关系 D 。
A.F G =B.0F G +=C.1F G =gD.0F G =e13.若逻辑函数∑=)6,3,2,1(),,(m C B A F ,∑=)7,5,4,3,2,0(),,(m C B A G ,则=•G F A 。
数字逻辑电路试卷(附答案)
1．逻辑函数的两种标准形式分别为。
2．将2004个“1”异或起来得到的结果是（0）。
3．半导体存储器的结构主要包含三个部分，分别是（译码器）、（存储阵列）、（控制逻辑）。
4．A/D转换的四个过程是采样、保持、量化和（编码），其中采样脉冲的频率要求至少是模拟信号最高频率的（2）倍。
5．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（5/128）v；当输入为10001000，则输出电压为（5*136/128）v。
6．就逐次逼近型和双积分型两种A/D转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换精度高。
7．（61. 5)10 == (3D.8)16 = (10010001.1000)5421BCD；8．已知某74ls00为2输入4与非门，I OL=22mA，I OH=2mA，I IL=2mA，I IH=40μA，则其低电平输出的扇出系数N OL=（11），其高电平输出的扇出系数N OH=（50）；9．函数的最小项表达式为F=（4.5.7），最大项表达式为（0.1.2.3.6）10. 根据对偶规则和反演规则，直接写出的对偶式和反函数，Fd =（)，=()；11．12．已知X=（-17），则X的8位二进制原码为（10001001），其8位二进制补码为（11110111）；13．T' 触发器的次态方程是（Qn+1 = ~Qn）；14．D触发器的次态方程是（）；15．根据毛刺的不同极性，可以将逻辑险象分为0型险象和1型险象，对于一个逻辑表达式，若在给定其它变量适当的逻辑值后，出现F=（）的情形，则存在1型险象；1．表示任意两位无符号十进制数需要（B）二进制数。
A．6 B．7 C．8 D．92. 一个多输入与非门，输出为0的条件是（C）A 只要有一个输入为1，其余输入无关B 只要有一个输入为0，其余输入无关C 全部输入均为1D 全部输入均为03．余3码10001000对应的2421码为（ C ）。
北邮数字逻辑期中试题与参考答案
邮电大学《数字电路与逻辑设计》期中考试试题2015411注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。
一、（每题1分，共20分）判断（填"或X）、单项选择题（请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。
）1. ECL逻辑门与TTL门相比，主要优点是抗干扰能力强。
（X ）2. CMOS1电路在使用时允许输入端悬空，并且悬空的输入端相当于输入逻辑“ 1”。
（X ）3. 若对4位二进制码（BsRBB）进行奇校验编码，则校验位C=B3 B2 B1 B o 10（V ）4. 根据表1-1，用CMOS400系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电平匹配不存在问题（V ）5. 根据表1-1，用CMOS400系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电流驱动能力不存在问题（X ）表1-1常用的TTL和CMOST的典型参数6.当i j时，必有两个最小项之和rni j+m j 0。
7. CMOS门电路的静态功耗很低，但在输入信号动态转换时会有较大的电流，工作频率越高，静态功耗越大。
（X）8. 逻辑函数的表达式是不唯一的，但其标准的最小项之和的表达式是唯一的（V）9. 用数据分配器加上门电路可以实现任意的逻辑函数。
（V ）10. 格雷BCD码具有单位距离特性（任意两个相邻的编码之间仅有一位不同）且是无权代码。
（V）11. 关于函数F TC BCD ABgC，下列说法中正确的有 B 。
A. 不存在冒险；B. 存在静态逻辑冒险，需要加冗余项A BD和ACD进行消除；C. 存在静态功能冒险，需要加冗余项A BD和ACD进行消除；D. 当输入ABCD从0001 —0100变化时存在静态逻辑冒险。
12. 逻辑函数F=Ae B和G=A O B满足关系D 。
A. F GB. F G 0C. FgG 1D. F Ge 013.若逻辑函数F（A,B,C）m(1,2,3,6), G(A, B,C) m(0,2,3,4,5,7),贝UF ?G A 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
邮电大学《数字电路与逻辑设计》期中考试试题2015.4.11班级班序号注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。
一、（每题1分，共20分）判断（填√或×）、单项选择题（请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。
）1．ECL逻辑门与TTL门相比，主要优点是抗干扰能力强。
（╳）2．CMOS门电路在使用时允许输入端悬空，并且悬空的输入端相当于输入逻辑“1”。
( ╳)3.若对4位二进制码(B3B2B1B0)进行奇校验编码，则校验位C= B3⊕B2⊕B1⊕B0⊕1。
（√）4.根据表1-1，用CMOS4000系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电平匹配不存在问题（√）5. 根据表1-1，用CMOS4000系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电流驱动能力不存在问题（╳）表1-1常用的TTL和CMOS门的典型参数6．当i j≠时，必有两个最小项之和+0m m=。
（╳）i j7. CMOS门电路的静态功耗很低，但在输入信号动态转换时会有较大的电流，工作频率越高，静态功耗越大。
（╳）8. 逻辑函数的表达式是不唯一的，但其标准的最小项之和的表达式是唯一的。
（√）9．用数据分配器加上门电路可以实现任意的逻辑函数。
（√）10.格雷BCD码具有单位距离特性（任意两个相邻的编码之间仅有一位不同）且是无权代码。
（√）=++g，下列说法中正确的有 B 。
11．关于函数F A C BCD AB CA. 不存在冒险；B. 存在静态逻辑冒险，需要加冗余项ABD和ACD进行消除；C. 存在静态功能冒险，需要加冗余项ABD和ACD进行消除；D. 当输入ABCD从0001→0100变化时存在静态逻辑冒险。
12.逻辑函数F=A⊕B和G=A⊙B满足关系D。
A.F G =B.0F G +=C.1F G =gD.0F G =e13.若逻辑函数∑=)6,3,2,1(),,(m C B A F ,∑=)7,5,4,3,2,0(),,(m C B A G ,则=•G F A 。
A.32m m +B.1C.ABD.AB14.若干个具有三态输出的电路输出端接到一点工作时，必须保证 B 。
A.任何时刻最多只能有一个电路处于高阻态，其余应处于工作态。
B.任何时刻最多只能有一个电路处于工作态，其余应处于高阻态。
C.任何时刻至少有一个电路处于高阻态，其余应处于工作态。
D.任何时刻至少有一个电路处于工作态，其余应处于高阻态。
15．可以用来传输连续变化的模拟信号的电路是 D 。
A. 三态输出的门电路。
； B. 漏极开路的CMOS 门电路； C. ECL 门电路； D. CMOS 传输门16．逻辑表达式[()]F AB C D E B =++⋅的对偶式为 B 。
A ． [()]F A B C D E B =+⋅+⋅+ B. ()F A B C D E B =+⋅+⋅+C.()F A B C D E B =++⋅+ D. [()]F AB C D E B =++⋅17．下列说法中正确的是 D 。
A ．三态门的输出端可以直接并联，实现线或逻辑功能。
B. OC 门的输出端可以直接并联，实现线或逻辑功能。
C．OD门的输出端可以直接并联，实现线或逻辑功能。
D．ECL门的输出端可以直接并联，实现线或逻辑功能。
18．某集成电路芯片，查手册知其最大输出低电平U OLmax=0.5V，最大输入低电平U ILmax=0.8V，最小输出高电平U OHmin=2.7V，最小输入高电平U IHmin=2.0V，则其低电平噪声容限U NL和高电平噪声容限U NH分别是C 。
A. 1.5V、2.2VB.2.2V、1.2VC. 0.3V、0.7VD.1.9V、1.5V19．下列说法中不属于组合电路的特点的是 C 。
A.组合电路由逻辑门构成；B.组合电路不含记忆存储单元；C.组合电路的输出到输入有反馈回路；D.任何时刻组合电路的输出只与当时的输入有关，而与电路过去的输入无关。
20．在图1-1的CMOS门电路中，输出为高电平的有 D 。
VA. B. C. D.图1-1二、（共12分）器件的部电路如图2-1所示，A ，B 为输入，F 为输出。
（1），写出L 、M 、N 、O 、F 点与输入A 、B 间的相对逻辑关系表达式。
（2），画出该器件的符号。
解：（1）L=AB M=CDN AB CD =+ O AB CD =+ F N O AB CD ===+（10分）图2-1（2） （2分）三、（10分) 请用最少的或非门设计一个检出8421BCD 码能被4整除的逻辑电路（输入变量为ABCD ，且提供反变量）：（1）根据功能需求完成表3-1真值表的填写；（2）并写出该函数的标准与或表达式（使用；F =∑ +∑ 形式）； （3）将真值表填入图3-1的卡诺图，并用卡诺图法简化为最简或与式； （4）用或非门实现该函数，画出逻辑图。
表3-1图3-1解：真值表（2分）1011 ╳ 1100 ╳ 1101 ╳ 1110 ╳ 1111╳(0,4,8)(10,11,12,13,14,15)F m ϕ=∑+∑ （2分）ABCD 0000010111111010100001010⨯⨯⨯⨯⨯⨯（2分）F D C =⋅（2分） （2分）四、（10分）请用代数法化简函数()F AB A B ABD C D E F =+⊕+++e 为最简与或表达式，画出实现此逻辑函数的最简CMOS 电路。
解：()()F AB A B ABD C D E F AB AB AB A B D C D E F B AB A B A B=+⊕+++=+++++++=+=+=⋅e e（化简8分，图2分）五、（10分）TTL 门构成的电路如图5-1所示，请给电阻R L 选择合适的阻值。
已知OC 门输出管截止时的漏电流为I OH =200μA ，OC 门输出管导通时允许的最大负载电流为I OLmax =16mA ；负载门的低电平输入电流为I IL =1mA ，高电平输入电流为I IH =40μA ， V CC ′=5V ，要求OC 门的输出高电平V OH ≥3.0V ，输出低电平V OL ≤0.4V 。
解：n=2 m=7 m ′=4图5-1（5分/个）六、（20分）求函数F=（A+B ）（B+C ）（A+C ）的标准与或表达式，并分别用译码器74LS138（输出低电平有效，功能表见6-1）、数据选择器75LS153（功能表见6-2）、数据分配器74LS155（功能表见6-3）和最少的门电路实现此函数（输入不提供反变量，在图6-1所给的符号图上完成) 。
min'CC OH L OH IHV V R nI mI -≤+''max CC OLL OL ILV V R I m I -≥-min '53 2.9420.270.04CC OH L OH IH V V R K nI mI --≤==Ω+⨯+⨯max '50.40.381641CC OL L OL IL V V R K I m I --≥=≈Ω'--⨯S A C B S S +A 2A 1A 07Y 6Y 5Y 4Y 3Y 2Y 1Y 0Y 11111111000000000000111100110011010101010111111110111111110111111110111111110111111110111111110111111110111111111111011111⨯⨯⨯⨯⨯⨯⨯⨯表6-1 74LS138功能表 表6-2 74LS153功能表表6-3 74LS155功能表EN74LS138&A 1A 2A A SB S CS 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y ACBCC 图6-1 解：F=（A+B ）（B+C ）（A+C ） =BC A C B A ABC C AB +++ =∑m （3，5，6，7）（2分）STA 1 A 0D 3-D 0Y 1000000110101⨯⨯⨯D 3-D 0D 3-D 0D 3-D 0D 3-D 00D 0D 1D 2D 318分）七、（10分）逻辑函数(,,,)F A B C D ABD ACD AB C D =++⋅⋅。
已知该函数的约束条件为0A B C ABCD ⋅⋅+=， （1）将逻辑函数及约束条件填入图7-1，利用卡诺图将函数化简为最简与或表达式；（2）将逻辑函数及约束条件填入图7-2，利用卡诺图简化为最简与或非表达式。
AB CD 0001010011101110AB CD 0001010011101110图7-1 图7-2 解：（1）AB CD 00010100111011101111⨯⨯⨯0000000（2分）F A D B C D =⋅+⋅⋅（3分）（2）AB CD 00010100111011101111⨯⨯⨯0000000（2分）F AB AC D =++（3分）八、（8分）由四位数码比较器7485(功能表见表8-1)和四位加法器74283构成的电路如图8-1所示，若输入为2421BCD 码，（1）在真值表8-2中完成输出的填写；（2）说明该电路完成什么编码的转换。
表8-1 7485的功能表a 3>b 3a 3 b 3a 0 b 0a 1 b 1a 2 b 2A>B A<B A=B 输 出比 较 输 入级联输入'''E S G a 3<b 3a 3=b 3a 3=b 3a 3=b 3a 3=b 3a 3=b 3a 3=b 3a 3=b 3a 3=b 3a 3=b 3a 2=b 2a 3=b 3a 3=b 3a 3=b 3a 2<b 2a 2=b 2a 2=b 2a 2=b 2a 2=b 2a 2=b 2a 2=b 2a 2=b 2a 2=b 2a 2=b 2⨯⨯⨯⨯⨯⨯⨯⨯⨯⨯a 2>b 2⨯⨯⨯a 1>b 1a 1<b 1a 1=b 1a 1=b 1a 1=b 1a 1=b 1a 1=b 1a 1=b 1a 1=b 1a 1=b 1a 0>b 0a 0<b 0a 0=b 0a 0=b 0a 0=b 0a 0=b 0a 0=b 0a 0=b 0111111000000⨯⨯0000111111111111110000000000000000000000000000⨯⨯⨯⨯⨯⨯⨯⨯⨯⨯⨯⨯⨯⨯⨯⨯⨯⨯⨯⨯⨯⨯⨯表8-2IIII Y3Y2Y1Y0图8-1解：（2）2421BCD----8421BCD（3分）。