四位二进制加法器电工电子课程设计

长安大学

电子技术课程设计

4位二进制加法器

专业车辆工程

班级22010901

姓名韩塽

指导教师顾樱华

日期2011、6、26

目录

一、技术要求 (2)

二、摘要 (2)

三、总体设计方案的论证及选择 (2)

1、加法器的选取 (2)

2、译码器的选取 (2)

3、数码管的选取 (3)

四.设计方案的原理框图，总体电路图，接线图及说明 (3)

1、总体原理图 (3)

2、总体接线图 (4)

五.单元电路设计，主要元器件选择与电路参数计算 (4)

1、逻辑开关 (4)

2、加法器设计 (5)

3、译码器设计 (7)

4、数码管设计 (9)

六、收获与体会 (10)

七、参考文献 (11)

八、附件（元器件清单） (12)

评语 (13)

一.技术要求

1.四位二进制加数与被加数输入

2.二位数码管显示

二.摘要

该设计主要包括两个部分：一是用加法器实现四位二进制加数与被加数的输入，二是将相加产生的二进制和数用二位数码管显示，在此设计中加法器是重点，数码显示是难点。数码显示采用计数器，译码器七段译码显示管来实现。加法器分为半加器和全加器，半加器只能实现两个一位二进制数的相加，其只考虑两个加数本身的求和而不考虑低位来的进数位。目前使用最广泛的二进制加法器是二进制并行加法器。

三.总体设计方案的论证及选择

1.加法器的选取

二进制并行加法器是一种能并行产生两个n位二进制算术和的组合逻辑电路。按其进位方式的不同，可分为串行进位二进制并行加法器和超前进位二进制并行加法器两种类型。所以根据加法器的工作速度选取超前进位加法器。这里供选取的超前进位加法器有74LS283，CT74LS283，SN74LS283，DM74LS283，HD74LS283，M74LS283 可供选择。由于我们是非电专业，对电子器件的选取要求不高，为使设计简单起见所以选74LS283加法器。

2.译码器的选取

译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。译码器是组合逻辑电路的一个重要的器件，在显示译码器的选择上有七段译码器和八段译码器。此

处选用七段译码器，可供选择的译码器有74LS247,74LS47,74LS248,74LS48四种种选法，74LS247,74LS47的引脚排列分别与74LS248,74LS48的引脚排列一模一样，两组的功能也差不多。但74LS247，74LS47控制共阳极数码管，74LS248，74LS48控制共阴极数码管。最终选取74LS247译码器。

3.数码管的选取

数码的显示方式目前以分段式应用最为普遍，按段数可分为七段数码管和八段数码管，八段数码管比七段数码管多一个发光二极管单元（多一个小数点显示）；按能显示多少个“8”可分为1位、2位、4位等等数码管；按发光二极管单元连接方式分为，一是共阳极显示器（发光二极管的阳极都接在一个公共点上），另一是共阴极显示器（发光二极管的阳极都接在一个公共点上，使用时公共点接地）。此处选七段发光二极管（LED）显示器，LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要有译码功能，还要有相当的驱动能力。上述选取的74LS247译码器，为了与该译码器配用，因此选取BS204数码管。

四.设计方案的原理框图，总体电路图，接线图及说明

总体原理图

总体接线图

五.单元电路设计，主要元器件选择与电路参数计算

1.逻辑开关

本设计中共用到8个逻辑开关，用图示四个逻辑开关来控制加数A3，A2，A1，

A0的输入。同理，被加数的输入也如下图所示用到四个逻辑开关，不再作图说明

2.加法器设计

74LS283的逻辑说明：设有两组数据输入端A3,A2,A1,A0，B3,B2,B1,B0和进位信号输入端C0，求和信号，进位信号分别由S4,S3,S2,S1及C1输出。图中输入端A3,A2,A1,A0分别接一个逻辑开关，输入端B3,B2,B1,B0分别接另4个逻辑开关，C0接一个逻辑开关。

74LS283是由超前进位电路构成的快速进位的4 位全加器电路，可实现两个四位二进制的全加。其集成芯片引脚图如上图所示。加进位输入C0 和进位输出C1主要用来扩大加法器字长，作为组间行波进位之用。由于它采用超前进位方式，所以进位传送速度快。

74LS283引脚图

A3 A2 A1 A0 B3 B2 B1 B0 C1 S4 S3 S2 S1

0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 0 0 0

0 0 0 1

0 0 0 1

0 0 0 1

0 0 0 1

0 0 0 1

0 0 0 0

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

74LS283真值表

3.译码器设计

（1）本设计所用译码器为五输入，八输出。功能：通过超前进位二进制并行加法器运算过的和数及进位数输入到译码器，译码器将其译成两组8421码输出

十进制数

输入输出

C1 S4 S3 S2 S1 Y4 Y3 Y2 Y1 X4 X3 X2 X1

0 1 2 3 4 5 6 7 8 9

10

11

12

13

14

15

16

17

18 0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1