第三章组合逻辑电路PPT课件
合集下载
第三章 组合逻辑电路PPT课件
或非门同样可组成实现各种逻辑功能的逻辑电 路。所以，或非门也是一种通用门。
10
3 、 “与或非” 门
"与或非"门也是一种通用门。
仅当每一个“与项”均为0时，才能使F为1， 否则F为0。
11
4、" 异或 " 门
“ 异或 ” 运算是一种特殊的逻辑运算 , 用符号 表示.
变量A、B取值相同，F为0；变量A、B取值相异，F为1。
24
25
3.3组合逻辑电路的分析
分析的任务：根据给定的组合电路，写出逻辑函数表 达式，并以此来描述它的逻辑功能，确定输入与输出 的关系，必要时对其设计的合理性进行评定。
分析的一般步骤： 第一步： 写出给定组合电路的逻辑函数表达式 第二步： 化简逻辑函数表达式 第三步： 根据化简的结果列出真值表 第四步： 功能评述
“ 同或 ” 运算用符号 表示， 逻辑表达式为：
变量A、B取值相同，F为1；变量A、B取值相异，F为0。
由于同或实际上是异或之非，所以实际应用中通常 用异或门加非门实现同或运算。
12
3.2逻辑函数的实现
函数的表现形式和实际的逻辑电路之间有着对 应的关系，而实际逻辑电路大量使用 “ 与 非 ” 门、 “ 或非 ” 门、 “ 与或非 ” 门 等。
1、“ 与非 ” 门
使用 “ 与非 ” 门可以实现 “ 与 ” 、 “ 或 ” 、 “ 非 ”3 种基本运算 , 并可构 成任何逻辑电路 , 故称为通用逻辑门。
只要变量有一个为0，则函数F为1；仅当变 量全部为1时，函数F为0。
9
2、 “ 或非 ” 门
只要变量中有一个为1，则函数F为0；仅当变 量全部为0时，函数F为1。
闭合 不闭合
闭合 闭合
10
3 、 “与或非” 门
"与或非"门也是一种通用门。
仅当每一个“与项”均为0时，才能使F为1， 否则F为0。
11
4、" 异或 " 门
“ 异或 ” 运算是一种特殊的逻辑运算 , 用符号 表示.
变量A、B取值相同，F为0；变量A、B取值相异，F为1。
24
25
3.3组合逻辑电路的分析
分析的任务：根据给定的组合电路，写出逻辑函数表 达式，并以此来描述它的逻辑功能，确定输入与输出 的关系，必要时对其设计的合理性进行评定。
分析的一般步骤： 第一步： 写出给定组合电路的逻辑函数表达式 第二步： 化简逻辑函数表达式 第三步： 根据化简的结果列出真值表 第四步： 功能评述
“ 同或 ” 运算用符号 表示， 逻辑表达式为：
变量A、B取值相同，F为1；变量A、B取值相异，F为0。
由于同或实际上是异或之非，所以实际应用中通常 用异或门加非门实现同或运算。
12
3.2逻辑函数的实现
函数的表现形式和实际的逻辑电路之间有着对 应的关系，而实际逻辑电路大量使用 “ 与 非 ” 门、 “ 或非 ” 门、 “ 与或非 ” 门 等。
1、“ 与非 ” 门
使用 “ 与非 ” 门可以实现 “ 与 ” 、 “ 或 ” 、 “ 非 ”3 种基本运算 , 并可构 成任何逻辑电路 , 故称为通用逻辑门。
只要变量有一个为0，则函数F为1；仅当变 量全部为1时，函数F为0。
9
2、 “ 或非 ” 门
只要变量中有一个为1，则函数F为0；仅当变 量全部为0时，函数F为1。
闭合 不闭合
闭合 闭合
《数字电子技术基础》第3章.组合逻辑电路PPT课件
3.4 典型组合逻辑电路及其应用
3.4.3 数据选择器
示意图数据选择器 （multiplexer，MUX）又 称多路选择器或多路开关， 是应用比较广泛的中规模 组合逻辑电路，尤其是电 子设计自动化技术发展成 熟的今天。
图3.4.19 数据选择器
3.4 典型组合逻辑电路及其应用
1.典型数据选择器
1）双4选1数据选择器74153
3.2.2 冒险现象的判断
1.代数法
2.卡诺图法
3.2 组合逻辑电路中的竞争冒险与消除方法
3.2.3 冒险现象的消除方法
1.增加冗余项
2.输出接滤波电容
3.增加选通信号
3.3 VHDL的顺序行为
3.3.1 进程语句
进程本身是并行行为，且存在于结构体中。进程内 部的语句要进入进程之后才能顺序执行。进入进程是靠敏 感信号发生变化的时候，称此时为“激活”进程。若敏感 信号同时激活多个进程，进程是按并行行为执行的。进程 语句的一般形式如下：
（1）第2号不能与第7号同时配用。 （2）第3号和第6号必须同时配用。 （3）同时用第4、9号时，必须配用11号。
请设计一个逻辑电路，在违反上述任何一个规定时，发出 报警指示信号。
解：（1）设置11种化学试剂为输入信号，2对应A，7对应B， 3对应C，6对应D，4对应E，9对应F和11对应G。设置F1、F2和F3 分别为违反3种规定的输出。
<进程标号> ：PROCESS<敏感信号表> <进程说明区> BEGIN <语句部分> WAIT ON<敏感信号表> ； UNTIL<条件表达式> ； WAIT FOR<时间表达式> ； END PROCESS;
第三章组合逻辑电路ppt课件
图3.3.1 3位二进制普通编码器框图 《数字电子技术》
3.3 若干常用中规模组合逻辑电路 表3-3-1 3位二进制普通编码器真值表
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
由于普通编码器在任何时刻 I0 ~ I7 当中仅有一个 取值为1，即只有真值表中所列的8种状态，而且它
的（ 28 8 ）种状态均为约束项。因此，由真值表
A
&
1
F2
C
B
&
C
图3.2.1 【例1】逻辑电路图
《数字电子技术》
3.2 组合逻辑电路的分析和设计方法
§3.2.2 组合逻辑电路的设计方法
所谓“设计”：即根据给出的实际逻辑问题，求出实 现这个逻辑功能的最简逻辑电路。
所谓“最简”：是指所用器件最少，器件种类最少， 而且器件之间的连线也最少。
一、设计步骤 （1）进行逻辑抽象
【例1】试用两片74LS148接成16线-4线优先编码器，
将－的优11先11权’最1低6个。146位个二低进A电0A制平1~5代输A码1入5 ，信其号中
编为‘0000
的A优0 先权最高，
接成的电路图如图3.3.4所示：
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
图3.3.4 用两片74LS148接成的16线－4线优先编码器逻辑图
I7
)
S
Y0 (I1I2 I4 I6 I3 I4 I6 I5 I6 I7 ) S
（由功能表第一行体现）。
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
（2）YS 为选通输出端，其表达式为：
YS I0 I1 I2 I3 I4 I5 I6 I7 S
此式表明：只有当所有的编码输入端均为高 电平（即没有编码输入），且S=1（ S 0 ）
3.3 若干常用中规模组合逻辑电路 表3-3-1 3位二进制普通编码器真值表
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
由于普通编码器在任何时刻 I0 ~ I7 当中仅有一个 取值为1，即只有真值表中所列的8种状态，而且它
的（ 28 8 ）种状态均为约束项。因此，由真值表
A
&
1
F2
C
B
&
C
图3.2.1 【例1】逻辑电路图
《数字电子技术》
3.2 组合逻辑电路的分析和设计方法
§3.2.2 组合逻辑电路的设计方法
所谓“设计”：即根据给出的实际逻辑问题，求出实 现这个逻辑功能的最简逻辑电路。
所谓“最简”：是指所用器件最少，器件种类最少， 而且器件之间的连线也最少。
一、设计步骤 （1）进行逻辑抽象
【例1】试用两片74LS148接成16线-4线优先编码器，
将－的优11先11权’最1低6个。146位个二低进A电0A制平1~5代输A码1入5 ，信其号中
编为‘0000
的A优0 先权最高，
接成的电路图如图3.3.4所示：
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
图3.3.4 用两片74LS148接成的16线－4线优先编码器逻辑图
I7
)
S
Y0 (I1I2 I4 I6 I3 I4 I6 I5 I6 I7 ) S
（由功能表第一行体现）。
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
（2）YS 为选通输出端，其表达式为：
YS I0 I1 I2 I3 I4 I5 I6 I7 S
此式表明：只有当所有的编码输入端均为高 电平（即没有编码输入），且S=1（ S 0 ）
数字电子电路技术 第三章 SSI组合逻辑电路的分析与设计 课件
表3-1 例3-1真值表
第四步：确定电路的逻 辑功能。
由真值表可知，三个变
量输入Ａ，Ｂ，Ｃ，只有两
个及两个以上变量取值为1 时，输出才为1。可见电路 可实现多数表决逻辑功能。
Ａ ＢＣ F ０ ００ ０ ０ ０１ ０ ０ １０ ０ ０ １１ １ １ ００ ０ １ ０１ １
１ １０ １
21.10.2020
h
11
2. 组合逻辑电路设计方法举例。
例3-3 一火灾报警系统，设有烟感、温感和 紫外光感三种类型的火灾探测器。为了防止误报警， 只有当其中有两种或两种以上类型的探测器发出火 灾检测信号时，报警系统产生报警控制信号。设计 一个产生报警控制信号的电路。
解：(1)分析设计要求，设输入输出变量并逻辑赋值；
用方法和应用举例。
21.10.2020
h
4
３.1 SSI组合逻辑电路的分析和设计
小规模集成电路是指每片在十个门以下的集成芯片。
3.1.1 组合逻辑电路的分析方法
所谓组合逻辑电路的分析，就是根据给定的逻辑 电路图，求出电路的逻辑功能。
1. 分析的主要步骤如下： (1)由逻辑图写表达式； (2)化简表达式； (3)列真值表； (4)描述逻辑功能。
21.10.2020
h
18
对M个信号编码时，应如何确定位数N？
N位二进制代码可以表示多少个信号？
例：对101键盘编码时，采用几位二进制代码？ 编码原则：N位二进制代码可以表示2N个信号， 则对M个信号编码时，应由2N ≥M来确定位数N。
例：对101键盘编码时，采用了7位二进制代码 ASCⅡ码。27＝128＞101。
０１１１
１０００
１０１１
１１０１
１ １ １ １ 21.10.2020
第3单元组合逻辑电路的分析与设计PPT课件
本单元学习指导
➢ 各种组合逻辑电路在功能上千差万别，但其分 析方法和设计方法都是共同的。掌握了一般的分析方 法，可得知任何给定电路逻辑功能；掌握基本的设计 方法，就可据已知的实际要求设计获得相应的逻辑电 路。
21
实验三 组合逻辑电路设计之 密码锁、8线-3线编码器
一．实验目的
➢1．掌握组合逻辑电路的设计方法。 ➢2．用实验验证设计电路的逻辑功能。 ➢3．掌握编码的概述，为后继内容做准备。
设三人的意见为变量A、B、C，表决结果 为函数L。对变量及函数进行如下状态赋值： 对于变量A、B、C，设同意为逻辑“1”； 不同意为逻辑“0”。对于函数L，设事情
通过为逻辑“1”；没通过为逻辑“0”。
真值表
14
（2）由真值表写出逻辑表达式：
LA B CAB CAC BABC
（3）化简.
LABC ABCAC BABC A(B CC)BC (AA)A(CBB) AB BC AC
15
（4）画出逻辑图 .
如果要求用与非门实现该逻辑电路，就应将表达式转换成与非—与 非表达式： LA B B C A C ABC AC
画出逻辑图如图所示。
16
（2）列逻辑真值表。由于每一时刻只有一个 输入端，所以输入组合只有8组，而不用列28 次输出组合。
17
2．组合逻辑电路设计举例
例3.16 ： 设计一个8输入3输出的二进制编码电 路，即8-3线编码器。要求，每一时刻只有一 个输入键接通高电平，即为“1”，当不同的输 入键为“1”时，会有一个对应二进制码输出。
（4）简述其逻辑功能。
A、B表示两个1位 二进制的加数，S 是它们相加的本位 和，C是向高位的 进位。这种电路可 用于实现两个1位 二进制数的相加， 它是运算器中的基 本单元电路，称为 半加器。
第三章组合逻辑电路PPT课件
第26页/共73页
共阴极半导体7段数码管BS201 a）管脚排列图 b）内部接线图
第27页/共73页
共阳极LED数码管 a）管脚排列图 b）内部接线图
第28页/共73页
各段笔划的组合能显示出十进制数0～9及某些英文字母。 半导体数码管的优点是工作电压低（1.7～1.9Ｖ），体积 小，可靠性高，寿命长（大于一万小时），响应速度快（优 于10ηs），颜色丰富等，目前已有高亮度产品，缺点是耗电 比液晶数码管大，工作电流一般为几毫安至几十毫安。
第50页/共73页
74HC138所构成的八路数据分配器的逻辑框图
第51页/共73页
五、数据比较器
在数字系统中，经常需要对两组二进制数或二—十进制数 进行比较，用来比较两组数字的电路称为数字比较器。只比 较两组数字是否相等的数字比较器称同比较器。不但比较两 组数是否相等，而且还比较两组数的大小的数字比较器称大 小比较器或称数值比较器。下面只介绍数值比较器。
液晶数字显示器的交流驱动电路
第32页/共73页
2．七段显示译码器
第33页/共73页
例如: 对于8421BCD码的0101状态，对应的十进制数为5，译码驱动器应使分段式数码
管的a、c、d、f、g各段为高电平，而b、e两段为低电平。
第34页/共73页
74HC48应用于高电平驱动的共阴极显示器。当输入信号为 0000～1001时，分别显示0～9数字信号:
或非门的等效变换 a）原逻辑图 b）等效逻辑图
第3页/共73页
三、组合逻辑电路的设计方法
组合逻辑电路的设计，就是根据逻辑功能的要求，设计出 具体的组合电路。一般设计方法分四个步骤进行：
1．首先对命题要求的逻辑功能进行分析，确定哪些是输 入变量，哪些是输出变量以及它们之间的相互关系；然后对 它们进行逻辑赋值，即确定什么情况下为逻辑1，什么情况 下为逻辑0。这一步骤是设计组合逻辑电路的关键。
共阴极半导体7段数码管BS201 a）管脚排列图 b）内部接线图
第27页/共73页
共阳极LED数码管 a）管脚排列图 b）内部接线图
第28页/共73页
各段笔划的组合能显示出十进制数0～9及某些英文字母。 半导体数码管的优点是工作电压低（1.7～1.9Ｖ），体积 小，可靠性高，寿命长（大于一万小时），响应速度快（优 于10ηs），颜色丰富等，目前已有高亮度产品，缺点是耗电 比液晶数码管大，工作电流一般为几毫安至几十毫安。
第50页/共73页
74HC138所构成的八路数据分配器的逻辑框图
第51页/共73页
五、数据比较器
在数字系统中，经常需要对两组二进制数或二—十进制数 进行比较，用来比较两组数字的电路称为数字比较器。只比 较两组数字是否相等的数字比较器称同比较器。不但比较两 组数是否相等，而且还比较两组数的大小的数字比较器称大 小比较器或称数值比较器。下面只介绍数值比较器。
液晶数字显示器的交流驱动电路
第32页/共73页
2．七段显示译码器
第33页/共73页
例如: 对于8421BCD码的0101状态，对应的十进制数为5，译码驱动器应使分段式数码
管的a、c、d、f、g各段为高电平，而b、e两段为低电平。
第34页/共73页
74HC48应用于高电平驱动的共阴极显示器。当输入信号为 0000～1001时，分别显示0～9数字信号:
或非门的等效变换 a）原逻辑图 b）等效逻辑图
第3页/共73页
三、组合逻辑电路的设计方法
组合逻辑电路的设计，就是根据逻辑功能的要求，设计出 具体的组合电路。一般设计方法分四个步骤进行：
1．首先对命题要求的逻辑功能进行分析，确定哪些是输 入变量，哪些是输出变量以及它们之间的相互关系；然后对 它们进行逻辑赋值，即确定什么情况下为逻辑1，什么情况 下为逻辑0。这一步骤是设计组合逻辑电路的关键。
第3章组合逻辑电路1
3.5 数据分配器与数据选择器
3.5.1 数据分配器
【例3-10】 试用74HC138实现反码输出的八路数据分 配器。
3.5.2 数据选择器
•数据选择器(multiplexer)是在地址选择信号的控制下， 从多路输入数据中选择一路作为输出的电路，又叫多 路开关，简称MUX。
3.5.2 数据选择器
3.4.3 半导体数码管和七段字形译码器
•输出低电平有效的译码器7447驱动共阳数码管的接线 图
3.5 数据分配器与数据选择器
3.5.1 数据分配器
数据分配器可以将一路数据分配到多路通道中去。
3.5 数据分配器与数据选择器
3.5.1 数据分配器
【例3-10】 试用74HC138实现反码输出的八路数据分 配器。 解：八路数据分配器的地址选择输入端需要3个，而 74HC138的代码输入端也为3个，且二者功能相同。 74HC138的代码输入端当作数据分配器的地址选择输 入端。这样，74HC138的输入端就仅剩下3个使能输入 端，八路数据分配器的数据输入端就必须从3个使能输 入端中选取。
3.2.2 设计方法
（6）将逻辑函数化简或变换。 （7）根据简化或变换了的逻辑函数表达式画出逻辑 【例3-2】 试用六个与非门设计一个水箱控制电路。A、B、
C为三个电极。当电极被水浸没时，会有信号输出。水面 在A、B间为正常状态，点亮绿灯G；水面在B、C间或在 A以上为警示状态，点亮黄灯Y；水面在C以下为危险状态， 点亮红灯R。
•
16线-4线优先编码器的16个编码输入端 I 0
~ 中 I 15
I 15
优先级最高，I 0 优先级最低。
3.3.2 二进制优先编码器
3.3.2 二进制优先编码器
第3章组合逻辑电路ppt课件
三位二进制编码器功能的真值表
输入
输出
I0 I1 I2 I3 I4 I5 I6 I7
01111111 10111111 11011111 11101111 11110111 11111011 11111101 11111110
A2 A1 A0
000 001 010 011 100 101 110 111
1000 01 0 0 0010 0001
➢说明有效电平为高电平，且由输出状态便 知道输入代码值，此种功能称为译码功能。
2021/1/24
东北大学信息学院
10
例3-1
➢如果将与门变成与非门
A1
1
& F3 =A1A0 & F2 =A1A0
A0
1
& F1 =A1A0
& F0 =A1A0
图 3-2
➢则为低电平有效译码器 2021/1/24
Y ABC ABC ABC ABC AB BC CA AB BC CA
例3-4
➢⒋画逻辑图
➢由线圈动作电压12V，线圈电阻300欧算 得线圈动作时，流过线圈电流等于 40mA，一般的逻辑门不可能带40mA电 流。为此，X、Y需经集电极开路非门 取反之后驱动线圈，逻辑图如图3-4示。
11 00 0 11 01 0 11 10 0 11 11 1
说明
O→O
O→A
O→B
O→AB A禁送O
A→A A禁送B
A→AB B禁送O B禁送A
B→B
B→AB AB禁送O AB禁送A AB禁送B
AB→AB
说明
由真值表画出卡诺图如图3-8所示。由卡诺
图得表达式如下：
CD
AB 00 01 11 10
输入
输出
I0 I1 I2 I3 I4 I5 I6 I7
01111111 10111111 11011111 11101111 11110111 11111011 11111101 11111110
A2 A1 A0
000 001 010 011 100 101 110 111
1000 01 0 0 0010 0001
➢说明有效电平为高电平，且由输出状态便 知道输入代码值，此种功能称为译码功能。
2021/1/24
东北大学信息学院
10
例3-1
➢如果将与门变成与非门
A1
1
& F3 =A1A0 & F2 =A1A0
A0
1
& F1 =A1A0
& F0 =A1A0
图 3-2
➢则为低电平有效译码器 2021/1/24
Y ABC ABC ABC ABC AB BC CA AB BC CA
例3-4
➢⒋画逻辑图
➢由线圈动作电压12V，线圈电阻300欧算 得线圈动作时，流过线圈电流等于 40mA，一般的逻辑门不可能带40mA电 流。为此，X、Y需经集电极开路非门 取反之后驱动线圈，逻辑图如图3-4示。
11 00 0 11 01 0 11 10 0 11 11 1
说明
O→O
O→A
O→B
O→AB A禁送O
A→A A禁送B
A→AB B禁送O B禁送A
B→B
B→AB AB禁送O AB禁送A AB禁送B
AB→AB
说明
由真值表画出卡诺图如图3-8所示。由卡诺
图得表达式如下：
CD
AB 00 01 11 10
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章组合逻辑电路 本章主要内容
1、组合逻辑电路的分析方法
2、组合逻辑电路的设计方法 重点是掌握常见的组合逻辑电路的分析方法和设计方法
概述
一、组合电路的特点
Y (tn ) F [I (tn )]
I0 I1
组合逻辑 电路
Y0 = F0（I0、I1…, In - 1） Y1 = F1（I0、I1…, In - 1）
1. 半加器（Half Adder） 两个 1 位二进制数相加（不考虑低位进位）。
Ai+Bi = Si (和) Ci (进位)
真
Ai Bi Si Ci
00 00
值 01 10
表 10 10
11 01
函数式
Si Ai Bi Ai Bi
A B
Ci Ai Bi
半加器（Half Adder）
函 Si Ai Bi Ai Bi
X W C WC AB C ABC A BC ABC Y XD XD ABCD ABCD ABCD ABCD
ABCD ABCD ABCD ABCD
Y AB C D A BC D A B CD ABCD A B C D
A BCD AB CD ABC D
2. 列真值表
3. 写输出表达式并化简
Y ABC ABC ABC ABC BC ABC ABC BC AC AB
最简与或式 最简与非-与非式 Y BC AC AB BC AC AB
ABCY
000 0 001 0 010 0 011 1 100 0 101 1 110 1 111 1
真值表 说明功能
二、分析举例
真值表
[例] 分析图中所示电路的逻辑功能
A B
&
C
& ≥1 Y
[解] 表达式
Y ABC A ABC B ABC C
ABCY 0001 0010 0100 0110 1000 1010 1100
ABC A B C ABC ABC 1 1 1 1
功能 判断输入信号极性是否相同的电路 — 符合电路
In-1
Ym-1 = F1（I0、I1…, In - 1）
1. 逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的输入
状态，而与原来的状态无关。
2. 电路结构特点 (1) 输出、输入之间没有反馈延迟电路
(2) 不包含记忆性元件(触发器)，仅由门电路构成
二、组合电路逻辑功能表示方法
真值表，卡诺图，逻辑表达式，时间图(波形图)
3. 列真值表 A B C D Y A B C D Y 0000 0 1000 1 0001 1 1001 0 0010 1 1010 0 0011 0 1011 1 0100 1 1100 0 0101 0 1101 1 0110 0 1110 1 0111 1 1111 0
4. 功能说明：当输入四位代码中 1 的个数为奇数时输出
三、组合电路分类
1. 按逻辑功能不同：
加法器
比较器
数据选择器和分配器
编码器 译码器 只读存储器
2. 按开关元件不同： CMOS TTL
3. 按集成度不同： SSI MSI LSI VLSI
3. 1 组合电路的分析方法和设计方法
3. 1. 1 组合电路的基本分析方法 一、分析步骤
逻辑图 逻辑表达式
化简
1 0 1 1 --- A 1 1 1 0 --- B + 1 1 1 0 0 --- 低位进位 高位进位← 1 1 0 0 1 --- S
输入变量：R（红） Y（黄） G（绿）
1 -- 亮 0 -- 灭
1 -- 有故障
输出变量：Z 0 -- 无故障
2. 卡诺图化简
YG
R 00 01 11 10
01
1
1
111
列真值表
RYG Z 0001 0010 0100 0111 1000 1011 1101 1111
3. 画逻辑图
R 1
Y 1
G 1
&
& ≥1 Z
&
&
小结：逻辑设计步骤
1.逻辑抽象：根据因果关系确定输入、输出变量 2. 状态赋值 — 用 0 和 1 表示信号的不同状态 3. 根据功能要求列出真值表 4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。 5.画逻辑图
3.2 加法器和数值比较器
3.2.1 加法器
一、半加器和全加器
4. 画逻辑图 — 用与门和或门实现 Y BC AC AB — 用与非门实现 Y BC AC AB
A
& AB
B
& BC
≥&1 Y
C
& AC
[例] 设计一个监视交通信号灯工作状态的逻辑电路。 正常情况下，红、黄、绿灯只有一个亮，否则视为故 障状态，发出报警信号，提醒有关人员修理。
[解] 1. 逻辑抽象
为 1，为偶数时输出为 0 — 检奇电路。
3.1.2 组合电路的基本设计方法
一、 设计步骤
逻辑抽象
列真值表
写表达式 化简或变换
画逻辑图
1.逻辑抽象：根据因果关系确定输入、输出变量 2. 状态赋值 — 用 0 和 1 表示信号的不同状态 3. 根据功能要求列出真值表 4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。
[例 3.1.1] 分析图中所示电路的逻辑功能，输入信号A、
B、C、D是一组二进制代码。
W
X
Y
&
&
&
&
&
&
&
&
&
&
&
&
A
B
C
D
[解] 1. 逐级写输出函数的逻辑表达式
W A AB AB B
Y X XD XD D
X W WC WC C
W
X
Y
&
&
&
&
&
&
&
&
&
&
Байду номын сангаас
&
&
A
B
C
D
2. 化简 W A AB AB B AB AB
数 A B
式 Ci Ai Bi
Ai
逻 辑
Bi
图
=1
Si
&
Ci
曾
Si
Ci
国
用 符
HA
标 符
号
号
Ai Bi
Si
Ci
Σ CO
Ai Bi
真 值 表
2. 全加器（Full Adder）
两个 1 位二进制数相加， 考虑低位进位。 Ai + Bi + Ci -1 ( 低位进位 ) = Si ( 和 ) Ci ( 向高位进位 )
5.画逻辑图
二、 设计举例 [例 3. 1. 2] 设计一个表决电路，要求输出信号的电平与 三个输入信号中的多数电平一致。
[解] 1. 逻辑抽象
（1）设定变量： 输入 A、B、C ， 输出 Y
（2）状态赋值： A、B、C = 0 表示 输入信号为低电平 A、B、C = 1 表示 输入信号为高电平 Y = 0 表示 输入信号中多数为低电平 Y = 1 表示 输入信号中多数为高电平
1、组合逻辑电路的分析方法
2、组合逻辑电路的设计方法 重点是掌握常见的组合逻辑电路的分析方法和设计方法
概述
一、组合电路的特点
Y (tn ) F [I (tn )]
I0 I1
组合逻辑 电路
Y0 = F0（I0、I1…, In - 1） Y1 = F1（I0、I1…, In - 1）
1. 半加器（Half Adder） 两个 1 位二进制数相加（不考虑低位进位）。
Ai+Bi = Si (和) Ci (进位)
真
Ai Bi Si Ci
00 00
值 01 10
表 10 10
11 01
函数式
Si Ai Bi Ai Bi
A B
Ci Ai Bi
半加器（Half Adder）
函 Si Ai Bi Ai Bi
X W C WC AB C ABC A BC ABC Y XD XD ABCD ABCD ABCD ABCD
ABCD ABCD ABCD ABCD
Y AB C D A BC D A B CD ABCD A B C D
A BCD AB CD ABC D
2. 列真值表
3. 写输出表达式并化简
Y ABC ABC ABC ABC BC ABC ABC BC AC AB
最简与或式 最简与非-与非式 Y BC AC AB BC AC AB
ABCY
000 0 001 0 010 0 011 1 100 0 101 1 110 1 111 1
真值表 说明功能
二、分析举例
真值表
[例] 分析图中所示电路的逻辑功能
A B
&
C
& ≥1 Y
[解] 表达式
Y ABC A ABC B ABC C
ABCY 0001 0010 0100 0110 1000 1010 1100
ABC A B C ABC ABC 1 1 1 1
功能 判断输入信号极性是否相同的电路 — 符合电路
In-1
Ym-1 = F1（I0、I1…, In - 1）
1. 逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的输入
状态，而与原来的状态无关。
2. 电路结构特点 (1) 输出、输入之间没有反馈延迟电路
(2) 不包含记忆性元件(触发器)，仅由门电路构成
二、组合电路逻辑功能表示方法
真值表，卡诺图，逻辑表达式，时间图(波形图)
3. 列真值表 A B C D Y A B C D Y 0000 0 1000 1 0001 1 1001 0 0010 1 1010 0 0011 0 1011 1 0100 1 1100 0 0101 0 1101 1 0110 0 1110 1 0111 1 1111 0
4. 功能说明：当输入四位代码中 1 的个数为奇数时输出
三、组合电路分类
1. 按逻辑功能不同：
加法器
比较器
数据选择器和分配器
编码器 译码器 只读存储器
2. 按开关元件不同： CMOS TTL
3. 按集成度不同： SSI MSI LSI VLSI
3. 1 组合电路的分析方法和设计方法
3. 1. 1 组合电路的基本分析方法 一、分析步骤
逻辑图 逻辑表达式
化简
1 0 1 1 --- A 1 1 1 0 --- B + 1 1 1 0 0 --- 低位进位 高位进位← 1 1 0 0 1 --- S
输入变量：R（红） Y（黄） G（绿）
1 -- 亮 0 -- 灭
1 -- 有故障
输出变量：Z 0 -- 无故障
2. 卡诺图化简
YG
R 00 01 11 10
01
1
1
111
列真值表
RYG Z 0001 0010 0100 0111 1000 1011 1101 1111
3. 画逻辑图
R 1
Y 1
G 1
&
& ≥1 Z
&
&
小结：逻辑设计步骤
1.逻辑抽象：根据因果关系确定输入、输出变量 2. 状态赋值 — 用 0 和 1 表示信号的不同状态 3. 根据功能要求列出真值表 4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。 5.画逻辑图
3.2 加法器和数值比较器
3.2.1 加法器
一、半加器和全加器
4. 画逻辑图 — 用与门和或门实现 Y BC AC AB — 用与非门实现 Y BC AC AB
A
& AB
B
& BC
≥&1 Y
C
& AC
[例] 设计一个监视交通信号灯工作状态的逻辑电路。 正常情况下，红、黄、绿灯只有一个亮，否则视为故 障状态，发出报警信号，提醒有关人员修理。
[解] 1. 逻辑抽象
为 1，为偶数时输出为 0 — 检奇电路。
3.1.2 组合电路的基本设计方法
一、 设计步骤
逻辑抽象
列真值表
写表达式 化简或变换
画逻辑图
1.逻辑抽象：根据因果关系确定输入、输出变量 2. 状态赋值 — 用 0 和 1 表示信号的不同状态 3. 根据功能要求列出真值表 4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。
[例 3.1.1] 分析图中所示电路的逻辑功能，输入信号A、
B、C、D是一组二进制代码。
W
X
Y
&
&
&
&
&
&
&
&
&
&
&
&
A
B
C
D
[解] 1. 逐级写输出函数的逻辑表达式
W A AB AB B
Y X XD XD D
X W WC WC C
W
X
Y
&
&
&
&
&
&
&
&
&
&
Байду номын сангаас
&
&
A
B
C
D
2. 化简 W A AB AB B AB AB
数 A B
式 Ci Ai Bi
Ai
逻 辑
Bi
图
=1
Si
&
Ci
曾
Si
Ci
国
用 符
HA
标 符
号
号
Ai Bi
Si
Ci
Σ CO
Ai Bi
真 值 表
2. 全加器（Full Adder）
两个 1 位二进制数相加， 考虑低位进位。 Ai + Bi + Ci -1 ( 低位进位 ) = Si ( 和 ) Ci ( 向高位进位 )
5.画逻辑图
二、 设计举例 [例 3. 1. 2] 设计一个表决电路，要求输出信号的电平与 三个输入信号中的多数电平一致。
[解] 1. 逻辑抽象
（1）设定变量： 输入 A、B、C ， 输出 Y
（2）状态赋值： A、B、C = 0 表示 输入信号为低电平 A、B、C = 1 表示 输入信号为高电平 Y = 0 表示 输入信号中多数为低电平 Y = 1 表示 输入信号中多数为高电平