第3章 存储器及其接口(09)
第3章 存储器系统 题库和答案
第3章存储器系统题库和答案第3章存储器系统一．选择题1．计算机工作中只读不写的存储器是( )。
(A) DRAM (B) ROM (C) SRAM (D) EEPROM2．下面关于主存储器（也称为内存)的叙述中，不正确的是( )。
(A) 当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理(B) 存储器的读、写操作，一次仅读出或写入一个字节 (C) 字节是主存储器中信息的基本编址单位(D) 从程序设计的角度来看，cache（高速缓存）也是主存储器3．CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( )周期。
(A) 指令 (B) 总线 (C) 时钟 (D) 读写 4．存取周期是指( )。
(A)存储器的写入时间 (B) 存储器的读出时间(C) 存储器进行连续写操作允许的最短时间间隔 (D)存储器进行连续读/写操作允许的最短时间3间隔5．下面的说法中，( )是正确的。
(A) EPROM是不能改写的 (B) EPROM是可改写的，所以也是一种读写存储器(C) EPROM是可改写的，但它不能作为读写存储器 (D) EPROM只能改写一次 6．主存和CPU之间增加高速缓存的目的是( )。
(A) 解决CPU和主存间的速度匹配问题 (B) 扩大主存容量(C) 既扩大主存容量，又提高存取速度 (D) 增强CPU的运算能力 7．采用虚拟存储器的目的是( )。
(A) 提高主存速度 (B) 扩大外存的容量 (C) 扩大内存的寻址空间 (D) 提高外存的速度 8．某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是( )。
(A) 70FFFH (B) 80000H (C) 7FFFFH (D) 8FFFFH9．微机系统中的存储器可分为四级，其中存储容量最大的是( )。
(A) 内存 (B) 内部寄存器 (C) 高速缓冲存储器 (D) 外存10．下面的说法中，( )是正确的。
第3章 存储设备
桥接芯片
晶振
ROM芯片
缓存Байду номын сангаас片
硬盘
硬盘的内部结构
硬盘盘体内部由固定面板、前置控制电路、磁头组件、盘片、主轴、电机、 接口及其他附件组成。
外壳
磁盘盘片 紧固螺孔 主轴 读写磁头 传动手臂
电机磁头驱动小车
前置控制电路
转动轴
硬盘
硬盘的结构
前置控制电路
电磁线圈电机 磁头驱动小车
数据保护与震动保护技术
自动检测并分析硬盘的运转状况，及时修正硬盘发生的问题，提供最高级 别的数据完整性和可靠度保护。 在意外碰撞发生时，尽可能避免磁头和磁盘表面发生撞击，有效地提高硬 盘的抗震性能，减少由此引起的磁盘表面损坏。
MTBF(连续无故障时间)
指硬盘从开始运行到出现故障的最长时间，单位是小时。
永磁体
电磁线圈
读写磁头
传动臂
转动轴
磁头
磁头驱 动机构
盘片和主轴组件
盘片
主轴组件
硬盘
硬盘的逻辑结构
硬盘的术语中有磁头、磁道、扇区、交叉因子等概念，这些都是逻辑的 概念，是为了方便对磁盘上数据的读写而进行的虚拟化操作的称谓。
扇区 磁道
柱面
磁道和扇区
柱面
硬盘
硬盘的接口技术
USB、1394
IDE
硬盘
硬盘的性能参数
平均访问时间（Average Access Time）
又称平均存取时间，包括平均寻道时间、平均潜伏时间与相关的内务操作 时间平均访问时间≈平均寻道时间+平均潜伏时间。
数据传输率（Data Transfer Rate）
包括内部数据传输率和外部数据传输率。
第三章存储器原理与接口
(3) 用于片内寻址的信号和用于片选的信号
6116片内地址线：存储容量为2K×8，所以片 内地址线为11条，即：A0～A10
因此8086系统地址总线中的A1～A11作为用 于片内寻址的信号，与6116片内地址线A0～A10 相 连 ； 而 A12 ～ A19 作 为 用 于 片 选 的 信 号 , 与 74LS138译码器相连；A0 悬空即可。
这种扩充简称为“地址扩充”或“字扩充”
地址扩充（字节数扩充）
0000000001
译 码 0000000000
片选端
器 A19～A10
CE
CE
字扩充应该把地址（线1）、数据线、（读2/）写
端应并联，由A9片～A选0 信D7号～区D0分各A9～片A地0 址D7，～D0
A9～A0 故片选端单独引出。
芯片OE与系统的读命令线相连 当芯片被选中、且读命令有效时，存储芯 片将开放并驱动数据到总线
芯片WE与系统的写命令线相连 当芯片被选中、且写命令有效时，允许总 线数据写入存储芯片
8086系统的存储器接口设计
存储器子系统的设计一般遵循如下步骤： （1）根据系统中实际存储器容量，确定存储 器芯片的个数； （2）根据所选用存储芯片的容量，画出地址 分配图或列出地址分配表，将地址信号分类 为用于片内寻址的信号和用于片选的信号；
按用途和特点分类
缓冲存储器（缓存，Cache Memory） 位于主存与CPU之间，其存取速度非常快，
但存储容量更小，可用来解决存取速度与存储容 量之间的矛盾，提高整个系统的运行速度。 内部存储器（主存储器，内存，Main Memory）
用来存放计算机正在执行的或经常使用的程序 和数据。CPU可以直接对它进行访问。一般是由半 导体存储器构成，通常装在主板上。存取速度快， 但容量有限，其大小受地址总线位数的限制。
存储器及其接口
• (2)DRAM的改进技术 • 为提高DRAM的存取速度，人们采用了多种方 法，近几年来，使存取速度有了很大提高，取 得了突破性进展。 • DRAM的存取过程包括初选的行地址、随后的 列地址以及接下来的数据传送。选择行地址和 列地址需要一定的等待时间，是一种必要的系 统开销，但都延缓了数据存取的时间。存取时 间是数据传送的周期时间加上选择行地址和列 地址的等待时间。随着提高存取速度技术的发 展，相继出现了几种类型的DRAM。
• DRAM由于每一个存储位仅用一个晶体管和一 个小电容，因此集成度比较高。就单个芯片的 存储容量而言，DRAM可以远远超过SRAM。 就相同容量的芯片而言，DRAM的价格也大大 低于SRAM。这两个优点使DRAM成为计算机 内存的主要角色。 • DRAM的各存储单元通常按方阵排列。为减少 芯片的引脚数，地址引脚采用了分时复用，寻 址时除了要交叉地输入行地址和列地址以外， 还要使行地址选通和列地址选通分别有效。先 锁存行地址，后输入列地址，它们的建立和保 持有严格的定时要求。
1 只读存储器ROM
• ROM由芯片制造商在制造时写入内容，以后 只能读而不能再写入。其基本存储原理是以元 件的 “有/无”来表示该存储单元的信息(“1” 或“0”)，可以用二极管或晶体管作为元件， 显而易见，其存储内容是不会改变的。 • 现在计算机中现已很少使用。
• 5 体积小和重量轻 • 通常都希望存储设备尽量少占物理空间，易于移动， 这对于便携式的微机(笔记本电脑)来说，却是一个重 要因素。存储器必须要尽量体积小、重量轻。 • 6 性价比要好 • 任何产品，在性能相同的情况下，其价格越低，就 越受用户的欢迎，产品就越有竞争力，存储器也不 例外，当然应考虑选择性能价格比高的产品。 • 以上对存储器的要求，可能不会各方面都能同时满 足，但应根据需要综合考虑，选择适当的存储器产 品。
存储器及其接口
0
1
1
1
1
0
F0000～F7FFFH
0
1
1
1
1
1
F8000～FFFFFH
ROM子系统中译码器管理的存储器地址
存储器地址区域
3.RAM子系统
系统板上RAM子系统为256KB，每64KB为一组，采用9片4164 DRAM芯片，8片构成64KB，另一片用于奇偶校验
CPU
数据总线
地址总线
寻址范围
T2为一列基本存储单元电路上共有的控制管。
CD
T1
字选择线
刷 新 放大器
位选择线
T2
单管动态RAM存储电路
数据线（D）
DRAM的基本存储电路
NC
D
IN
WE
RAS
A
0
A2
A1
GND
—
—
—
—
—
—
—
—
V
CC
CAS
D
OUT
A6
A3
A4
A5
A7
—
—
—
—
—
—
4.电可擦可编程的ROM
5.闪速存储器（Flash Memory）
01
闪存也称快擦写存储器，有人也简称之Flash。 Flash Memory属于EERPOM类型 ,有很高的存取速度，而且易于擦除和重写，而且可以选择删除芯片的一部分内容，但还不能进行字节级别的删除操作。
单击此处添加小标题
02
单击此处添加小标题
8088
8位
20位
1MB
8086
8位
20位
1MB
80286
《微型计算机原理与接口技术》课件——存储器及其接口
西北师范大学计算机科学系http:// 版权声明本电子教案内容为西北师范大学计算机科学系微机原理与汇编语言课讲义，大家可以自己个人使用。
但由于本教案同时也部分使用了其他人所写讲义或CAI课件的内容，因此禁止使用本材料进行任何商业性或赢利性活动。
同时作者不承担由于使用本教案而引发的其他连带责任。
转载时请保留本版权声明。
-索国瑞suogr@存储器❑存储器概述❑随机存取存储器❑只读存储器❑半导体存储器与CPU的连接❑微机内存储器组织1 存储器概述❑存储器概述❑半导体存储器的分类❑半导体存储芯片的一般结构❑半导体存储器的主要技术指标1.1 存储器概述存储器概述1.二级存储体系存储器由内存储器和外存储器组成。
内存储器在主机内部，通过CPU系统总线直接与CPU 相连，主要用来存放当前机器运行的程序和数据。
也是CPU可以在指令中，或者说通过机器指令可以直接访问的存储器。
外存储器通过I/O接口与CPU相连，主要用来存放机器暂不用的程序和数据。
根据需要，可以随时调用。
也是CPU不能在指令中直接访问的存储器。
主存和辅存所构成的二级存储体系形成了计算机的存储器系统：内存能即时为CPU提供存放信息的空间，而外存则提供了存放大量的计算机后备数据的存储空间。
2.三级存储体系由高速缓冲存储器(Cache)、内存、外存组成的三级存储体系在存储器系统的整体性能上得到了更好的体现。
也有人将CPU内的寄存器和海量存储器加入后称为5级存储体系存储器分类按存储器在计算机系统中的地位，可分为内存储器和外存储器。
按存储特性，可分为易失性存储器和非易失性存储器； 按寻址特征，可分为随机访问存储器、顺序访问存储器和直接访问存储器。
按存储介质和存储器的工作原理，则可分为半导体存储器、磁介质存储器和光碟存储器。
按制造工艺分1、双极性（TTL：Transister-Transister Logic）:速度快，集成度低，功耗大，价格高，作Cache2、MOS ( Motel－Oxide-Semiconductor )型：特点与TTL相反。
微型计算机原理与接口技术课后习题参考答案
《微型计算机原理与接口技术》习题与思考答案第１章微型计算机概论1.1 A B C 1.2 B 1.3 B 1.4 C 1.5 A B C 1.6 B D1.7 00000111B=7D=07H 11010100B=212D=D4H01101010B=106D=6AH 10110.101B=22.625D=16.AH11001.011B=25.375D=19.6H1.8 127D=11111111B=FFH 12.625D=1100.101B=C.AH225.9375D=11100001.1111B=E1.FH 18.3l25D=10010.0101B=12.5H206.125=11001110.001B=CE.2H1.9 10H=10000B=16D 0.A8H=0.10101B=0.65625D28.9H=101000.1001B=40.5625D 4B.2AH=1001011.0010101B=75.6762D20E.4H=1000001110.01B=526.25D1.10 [+37]原=00100101B [+37]反=00100101B [+37]补=00100101B [+37]过余=10100101B[+94]原=01011110B [+94]反=01011110B [+94]补=01011110B [+94]过余=11011110B[-11]原=10001011B [-11]反=11110100B [-11]补=11110101B [-11]过余=01110101B[-125]原=11111101B [-125]反=10000010B [-125]补=10000011B [-125]过余=00000011B 1.11补码00010101B的真值为+21D 补码41H的真值为+65D补码9BH的真值为-101D 补码FFH的真值为-1D补码11110101B的真值为-11D1.12 A的ASCII码为41H a的ASCII码为61Hg的ASCII码为67H z的ASCII码为7AH0的ASCII码为30H 9的ASCII码为39H*的ASCII码为2AH +的ASCII码为2BHCR的ASCII码为0DH ％的ASCII码为25H1.12一个16×16字形点阵占用存储空间32B一个24×24字形点阵占用存储空间72B一个32×32字形点阵占用存储空间128B1.14 （以8位补码为例）[X]补+[Y]补=[+38]补+[+100]补=0001010B，溢出[X]补+[Z]补=[+38]补+[-20]补=00010010B，未溢出[Y]补- [Z]补=[+100]补- [-20]补=01111000B，未溢出[Z]补- [X]补=[-20]补- [+38]补=11000110B，未溢出1.15 X与Y=0100B X或Z=1111B Y异或Z=1101B 非Y=1001B1.16微型计算机具有体积小、重量轻、功耗低；功能强；可靠性高；价格低廉；结构灵活、适应性强；使用方便、维护容易等特点。
内存储器接口演示PPT
6.1.4
二、动态存储器 1. DRAM的存储元 单管动态存储元电路如图6.3所示。 2. DRAM的外部特性 图6.4所示为2164A的引脚图，其引脚功能如下： A0～A7：地址输入线。DRAM芯片在构造上的特点是 芯片上的地址引脚是复用的。两次送到芯片上去的地址分 别称为行地址和列地址。在相应的锁存信号控制下，它们 被锁存到芯片内部的行地址锁存器和列地址锁存器中。 DIN和DOUT：芯片的数据输入、输出线。 RAS：行地址锁存信号。 CAS：列地址锁存信号。 WE：写允许信号。当它为低电平时，允许将数据写入。 反之，当WE=l时，可以从芯片读出数据。
存储系统分为两个存储体，如图6.19所示。 对于16位的CPU为此也都设置了用于存储体选择的两个 控制 信号和。表6.3描述了这两个引脚和所选择的存储体。 在Intel系列的CPU通过产生独立的写信号来选择每个存 储体的写操作，如图6.20所示。
图6.21描述了一个8086存储系统的连接图。
•23
6.4.2 32位机的存储系统
•13
0111 101
该片6264的地址范围为：
0111 1010 0000 0000 0000=3E000H
到
0011 1111 1111 1111 1111=3FFFFH
若将图6.9中的“与非”门改为“或”门，如图6.10所 示，则6264的地址范围就变成84000H～85FFFH。
二、部分地址译码方式
在构成一个实际的存储器时，往往需要同时进行位扩 展和字扩展才能满足存储容量的需求。扩展时需要的芯片 数量可以这样计算：要构成一个容量为MN位的存储器， 若使用pk位的芯片（p<M,k<N），则构成这个存储器需 要(M/p）(N/k)个这样的存储器芯片。 例6-1 用Intel 2164构成容量为128KB的内存。 分析：由于2164是64K×1的芯片，所以首先要进行位扩 展。用8片2164组成64KB的内存模块，然后再用两组这样 的模块进行字扩展。所需的芯片数为（128/64）×（8/1） =16片。 连接示意图如图6.18所示。
存储器及其接口
存储器的种类、特性和结构一、分类按元件组成：半导体M，磁性材料存储器（磁芯），激光存储器按工作性质：内存储器：速度快，容量小（64K〜8Gbyte）外存储器：速度慢，容量大（20MB〜640GB）二、半导体存储分类RAMSRAM 静态DRAM 动态IRAM 集成动态ROM掩膜ROMPROM 可编程EPROM 可改写E PROM 可电擦除三、内存储器性能指标1. 容量M可容纳的二进制信息量，总位数。
总位数=字数×字长bit，byte，word2. 存取速度内存储器从接受地址码，寻找内存单元开始，到它取出或存入数据为止所需的时间，T A。
T A越小，计算机内存工作速度愈高，半导体M存储时间为几十ns〜几百ns ns=mus3.功耗维持功耗操作功耗CMOS NMOS TTL ECL（低功耗.集成度高）（高速.昂贵.功耗高）4、可靠性平均故障间隔时间MTBF（Mean Time Between Failures）越长，可靠性越高.跟抗电磁场和温度变化的能力有关. 5、集成度位/片1K位/片〜1M位/片在一块芯片上能集成多少个基本存储电路（即一个二进制位）四、存储器的基本结构随机存储器RAM 或读写存储器一、基本组成结构存储矩阵寄存二进制信息的基本存储单元的集合体，为便于读写，基本存储单元都排列成一定的阵列，且进行编址。
N×1—位结构：常用于较大容量的SRAM，DRAMN×4N×8 —字结构常用于较小容量的静态SRAM2、地址译码器它接收来自CPU的地址信号，产生地址译码信号。
选中存储矩阵中某一个或几个基本存储单元进行读/写操作两种编址方式：单译码编址方式. 双译码编址方式（字结构M）（复合译码）存储容量。
存储器及其接口课件
PART 03
常见存储器类型及其特点
REPORTING
DRAM（动态随机存取存储器）
特点
DRAM是计算机中最常用的存储器 类型，它具有容量大、价格低廉等优 点。但是，DRAM需要定期刷新以 保持数据存储，因此功耗相对较高。
应用
计算机的内存条（RAM）就是由 DRAM芯片组成的。
SRAM（静态随机存取存储器）
CPU通过地址总线向存储器发送地址信号，指定 需要访问的存储单元的位置。
CPU通过控制总线访问存储器
CPU通过控制总线向存储器发送控制信号，如读 /写信号，以指导要执行的操作。
3
CPU通过数据总线访问存储器
CPU通过数据总线从存储器读取数据或向存储器 写入数据。
存储器对CPU的响应过程
存储器接收到CPU的访问要求 后，根据地址信号找到相应的 存储单元。
随着半导体技术的发展，出现了 基于晶体管的随机访问存储器（ RAM）和只读存储器（ROM） 。这些存储器具有更高的速度和
更小的体积。
现代存储器
随着集成电路技术的发展，出现 了更小、更快、更可靠的存储器
，如动态随机访问存储器（ DRAM）、静态随机访问存储器
（SRAM）和闪存等。
存储器的应用领域
计算机系统
特点
SRAM的读写速度非常快，但是 它的功耗也相对较高。由于 SRAM的制造工艺复杂，因此价 格也相对较高。
应用
计算机的CPU缓存（Cache）就 是由SRAM芯片组成的。
ROM（只读存储器）
特点
ROM可以存储大量数据，但是一旦写入，就不能修改或只能以困难的方式修改 。因此，ROM通常用于存储固件或其他不需要更改的数据。
数据传输与CPU的时钟 信号不同步，适用于较
《存储器接口》PPT课件
1．降低CPU的时钟频率，使CPU时钟周期拉长，以满 足存储器的最大存取时间的要求。这种方法简单，但却使整 个系统的处理速度和信息吞吐量降低。 入线。2．如插Z8入0等的待线状，态80T8W8。的一RE般A微DY处线理。器8都08设8有CP请U求的等待输 RC期这PE样TAUW就D就的Y延在个线长总数，了线取当系周决在统期于一对T“个3存后准总储自备线器动就周的插绪期访入”T问3等（下时待R降间E周沿A。期D时TY为W ）。低信插电号平入的，等宽则待度周，
COMPUTER SCIENCE AND TECHNOLOGY
吉林大学 COMPUTER SCIENCE AND TECHNOLOGY
3.2 典型存储芯片
1．静态RAM HM6116 • 6116芯片的存储容量为2K×8位，片内有16384个存储单元，排
成128×128的矩阵，构成2K个字，字长8位，因此需有11条地 址位线地，址分码成 选中7条一行个地存址储线字A。4～字A长108，位4，条需列要地有址8线条A数0～据A线3D，7一～个D01。l 2．静态RAM 6264 • 6264是8K×8位的静态随机存取存储器，双列直插式芯片，有28 个引脚，包括13条地址线、8条数据线、1条电源线VCC和1条接 地空线引G脚N。D，片选信号和CE1、写允许信号和输出允许信号及一个 3．EPROM 2716 • 2716是8K×8位的可擦除可编程的EPROM存储器，双列直插式 芯片，有24个引脚，包括11条地址线、8条数据线、1条电源线 V程C脉C和冲1P条D/接PG地M线。GND，片选信号、编程电压VPP、功率下降/编
译码片选法是利用译码器对有关地址信号进行译码，然后用译 码器的输出去控制存贮器的片选端，也就是用译码器的输出来选 择存贮器芯片。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
先把16位选择符装入段寄存器，相应电路根据13位 × 段号索引值确定出8192个描述符中的一个，然后把描述 符的64位内容装入段描述符寄存器，最后从段描述符寄 存器中取出32位段基址与32位偏移量相加。
第3章
存储器及其接口
保护虚地址方式下的32位物理地址形成
段描述符表 16 位 地 址 64位描述 符寄存器 32位 偏移量
第3章
存储器及其接口
3. 存储器管理技术：分段和分页
分页：多用于虚拟存储器管理
分页（Why ?）
在cpu中设置分页机制是由计算机的实际系统决定的。如： 内存条仅512M~1G等，实际配置的物理存储器与系统能寻址 的4G线性空间少，在把46位的虚拟地址转换成32位线性地址 时，这32位的线性地址未必恰好有合适的内存支持。
32位线性地址=32位段基址+32位偏移量
生成物理地址由MMU的分页部件完成，基址是20位的页基址，偏 移量12位
32位物理地址=20位页基址×1000H+12位偏移量
（3）由于段寄存器只有16位，在生成线性地址时，32位段 基址只能放在存储器中，为此引入“描述符 （Descriptor)”的概念
数据线的连接 控制线的连接：
一般M/IO、RD、WR、READY等按照控制的实际 要求接到存储器的相应位置； 存储器的控制输入线除片选信号CS（或CE）接片 选地址译码器输出外，其余常和cpu的控制线直接 相连或接地。
第3章
存储器及其接口
2.存储器地址译码法
片选控制译码器：对高位地址译码后产生存储器芯片片选信号
分段利用描述符把虚拟地址转换位线性地址；分页 利用页目录和页表将线性地址转换为物理地址。
处理器将线性地址空间划分为固定大小的页面，在内存中 建立一个页目录和一套页表，用于保存页面的映射信息。 虚拟存储器和物理存储器都被划分成同样尺寸的页（通常 是4KB）。
第3章
存储器及其接口
分段：实质是把虚拟空间和线性空间划分成若干个段，
第3章
存储器及其接口
2. 保护虚地址模式
“描述符” （Descriptor）
描述符：
是一种存放在内存条中的数据结构，一个描述符由 64位二进制组成（其中包含32位段基址）
8K（=8192）个描述符集合成一个“描述符表”
从描述符表中寻址一个描述符需要13位地址，通常 16位选择符(即段寄存器）的D15～D3专门用于存放13位 地址信号（称“段号索引ID”）
线选结构示意图
第3章
存储器及其接口
例题3.1 使用16K×8位ROM芯片组成64K×8位存储器，CPU使用8088 （方法一：线选法）
XX00 0100 0000 0000 0000 XX01 0000 0000 0000 0000 XX00 1000 0000 0000 0000 XX10 0000 0000 0000 0000
RAM由地址译码器、 存储矩阵和读写控制电 路三部分组成。它能对 任意一个地址单元进行 读写操作。 SRAM存储单元为R–S 触发器 。如六管 CMOS静态存储单元
是一个1K×4位的SRAM 4096个六管存储元电路排成了64×64的矩阵 SRAM存储器组成 地址线A3－A8用于行译码，A0,A1,A2,A9用
M1 M2 M3
中 央 处 理 器
快存
主 存
外 存
三级存储器的结构示意图
第3章
存储器及其接口
半导体存储器的分类
3.2 半导体存储器
制作工艺可分为：双极型、MOS型 存取方式可分为：SAM、RAM、ROM 双极型
ROM
掩膜ROM PROM（可编程ROM） EPROM（紫外线可擦PROM） E2 PROM（电可擦PROM） SRAM DRAM
13位 选择符
1个描述 符首址
32位 段基址
+
低3位 为000B
+
32位 32位 线性地址 分页 物理地址 4GB 管理 物理 机制 存储器
8B 1个描述符
禁止 分页 机制
段地址可达32位，其值可以不是16的倍数，每个段的容量 可达4G，段寄存器的值不是段地址，而是段描述符在段描述 符表中的相对地址，是描述符在描述符表中的索引。
第三章 存储器及其接口
存储器概述
半导体存储器
内存的管理
存储器接口技术
主存储器接口
高速缓冲存储器接口
第3章
微
型
存储器及其接口
3.1 概述
存储器：计算机中存放指令和数据的设备。
要求：容量大、速度快、成本低 但这三者在同一个存储器中不可兼得
计
算
机
接 口 技 术
解决：采用分级存储器结构，通常将存储器分为高速 缓冲存储器、主存储器和外存存储器三级。
第3章
存储器及其接口
3. 存储器管理技术：分段和分页
分段：完成逻辑地址到线性地址的转换
对存储器段内某个字或字节进行访问，程序中必须 给出逻辑地址（段选择符和偏移量）。 16位段寄存器 段描述符表
（段基址、段大小、段 访问权限和特权级）
Hale Waihona Puke 段选择符索引段描述符
段基址+段内偏移量 线性地址，此时无需分页，线性 地址直接映射到物理地址空间。
第3章
存储器及其接口
A7 A6 A5 A4 A3 A2 A1 A0 O1 O2 O3 GND
2716引脚图
1 2 3 4 5 6 7 8 9 10 11 12
3.5 主存储器接口
1. EPROM与CPU的接口
24 23 22 21 20 19 18 17 16 15 14 13
UCC A8 A9 UPP OE 输出 A10 允许 CE 片选 O7 O6 O5 O4 O3
读写速度快 “无限次”的擦写 功耗远远低于其他非易失性存储器
第3章
存储器及其接口
3.3 内存的管理
80X86物理存储器的基本存储单元为1字节，最大物理空间 为232B=4GB。Pentium以上处理器的最大物理地址空间为 64GB。 多字节数据的存放规则是低字节进入低地址，高字节进入 高地址，且低字节的地址是多字节数据的访问地址。 CPU不同的工作方式，就有不同的物理存储器寻址法：
片内地址译码电路：对低位地址译码实现片内存储单元的寻址
线选法 —— CPU寻址空间远大于存储器容量时，用高 位地址直接作为存储器芯片的片选信号，每根地址线选 通一块芯片。
A0~A9 （1）1KB
CS （2）1KB CS （3）1KB CS （3）1KB CS
1 A10 A11 A11 A13
1
1
1
第3章
存储器及其接口
2.ROM：只读存储器
PROM（Programmable ROM）
EPROM （Erasable Programmable ROM）
E2PROM（Electrically Eeasable …）
3. 快擦写存储器（Flash memory）
与普通的E2PROM的物理结构基本相同 4. FRAM（Ferroelectric RAM）铁电存储器 非易失性的RAM存储器
半导体 存储器
MOS型
RAM
IRAM FLASH
FIFO（先进先出存储器）
SAM型
CCD（电荷耦合器件） MBM（磁泡存储器）
第3章
存储器及其接口
3.2 半导体存储器
1.RAM：易失性存储器，随时可以读写
SRAM静态随机存取存储器——
特点：状态稳定，不需要刷新，速度快，驱动电 路简单 缺点：功耗大，集成度低，成本高
20位物理地址=16位段基址×10H+16位偏移量
计
算
机
接 口 技 术
32位地址线中只有20位地址线A19~ A0起作用，所以最大物 理空间只有220B=1MB 地址编号×××0 0000H~ ×××F FFFFH，4G的其它空 间没有作用。
说明：实地址方式下仅使用了1MB地址空间，并 不等于物理存储器只有1MB。
1
A14 A15 A16 A17
1
1
1
第3章
存储器及其接口
2.存储器地址译码法
全译码法 —— 除了将低位地址总线直接与各芯片的地 址线相连之外，其余高位地址总线全部经译码后作为各 芯片的片选信号。
例题3.1 使用16K×8位ROM芯片组成64K×8位存储器，CPU使用8088 （方法二：全译码法）
虚拟空间的每一个段都可以映射到线性空间的对
应段上。 分页：实质是把线性空间和物理空间都划分成若干个 页，线性空间中任何一页都可以映射到物理空间 的任何一页。
第3章
存储器及其接口
3.4 存储器接口技术
1.连接方法
地址线的连接：cpu的地址线经过地址译码器产生芯 片的片选信号。
1个存储器的多个芯片区分开；RAM和ROM区分开。
于列译码，每根列选择线同时连接4位
（
64 存 储 I/O1 器 I/O2 输入数 ） 芯 I/O3 片选：低 据控制 片 I/O4 读写控制：低电平 电平有效 为写，高电平为读 实 例 CS
WE
A3 A4 A5 A6 A7 A8
行 选 择
1
Vcc GND
• SRAM Intel 2114
64×64 CS和WE通过三态门控 存储矩阵 制数据的输入和输出
芯片214X8位 CPU 220X8位 A0~A13接芯片 A14~A19接片选地址译码