金属半导体接触

•
(少子存储效应即电荷存储, pn结是少子器件，外加正向偏压（p正n 负），使得n区电子漂移运动经过空间电荷区来到p区边界，p区空穴来 到n区边界，形成少数载流子的积累，即电荷存贮效应)
2)大的饱和电流 肖特基二极管是多子器件,而PN结二极管是少子器件,多子电流要比少子电流大的多, 即肖特基势垒二极管中的饱和电流远大于具有同样面积的PN结二极管的饱和电流。 3)低的正向电压降
4.8.2肖特基势垒箝位晶体管
由于肖特基势垒具有快速开关响应,因而可以把它和NPN晶体管的集电结 并联连接,以减小晶体管的存储时间,如左下电路图所示,当晶体管饱和,集电 结被正向偏置约为0.5V
C C E B
N+ N+
P
B N N+
电路图
E
集成结构
若肖特基二极管上的正向压降(一般为0.3V)低于晶体 管基极-集电极的开态电压,则大部分过量基极电流将流过 二极管,该二极管没有少数载流子存储效应,因此,与单独的 晶体管相比,合成器件肖特基势垒箝位晶体管的存储时间得 到了显著的降低。测得的存储时间可以低于1ns。肖特基势 垒箝位晶体管是按上图集成电路的形式实现的。铝在轻掺 杂的N型集电区上形成极好的肖特基势垒,同时在重掺杂的P 型基区上形成优良的欧姆接触.这两种接触可以只通过一步 金属化实现,不需要额外的工艺。
肖特基势垒箝位晶体管
4.8.1肖特基势垒检波器或混频器
rs
rd
cd
一个有效的检波器或混频器要求射频功 率被二极管电阻rd吸收并且在rs上的功率 耗散很小。 通常情况下rs<<rd,因此,在低频时rs的影 响可以忽略。但是随着工作频率的增高, 相对于rs来说,结阻抗减小,最终会到达 这样一个频率,使得在rs上的功率耗散和 在结上的功率耗散相等,即
rs=
rd 1+ ωc2 Cd2rd2
肖特基势垒二极管等效图
cd是结电容, rs欧姆串联电阻, rd=dV/dI(二极管结电阻)
ωc是截止频率, 因为rd>>rs,所以 有
ω c 2= 1 Cd2rdrs
对于高频运用,cd、rd、rs都应 该很小。如果半导体具有高杂质浓 度和高迁移率。那么是能够实现小rs 的,通过采用GaAs材料,工作频率可 达到100GHz。
整流结是形成通常肖特基势垒二极管或热载流子二极管的基础；
非整流结不论外加电压的极性如何都具有低的欧姆压降，而且不出现整流效 应 金属－半导体器件中最主要的有肖持基势垒二极管和肖持基势垒效应晶体管。
一 肖特基势垒
表面势垒
金属与半导体接触时，会发生载流子的流动：它是由于金属和 半导体中电子能量状态不一样，使得电子从能量高的地方到能 量低的地方。电子流向取决于两者“功函数”（溢出功）的相 对大小。
第四章 金属-半导体结
前言
金属－半导体结由金属和半导体接触形成的。金属－半导体接触出现两个最 重要的效应：欧姆效应，若二者有整流作用，则叫整流接触，反之，叫欧姆 接触。这是整流效应和由于金属与半导体相接触时在半导体表面形成一个 “表面势垒”这种因金属－半导体接触，通常称为“肖特基势垒”。引起的 表面势垒
4)温度依赖关系的区别 肖特基势垒和PN结对温度依赖关系在正偏下是不同的。
实验结果:
10-3
电流密度/(A/cm2)
10-2
10-1 1 10-1 10-2 1.2 0.4
可以看到温度系数相差0.4mv/℃ 。
肖特基势垒二极管具有更稳定的温度特性。 这种差别在利用两类二极管进行电路设计时应 该考虑。
对于均匀掺杂的半导体，肖特基势垒的空间电荷区宽度为：
结电容为：
二 界面态对势垒高度的影响
在半导体表面处的禁带中存在着表面态，对应的能级称为表面 能级。 表面态通常按照能量连续分布，并且可以用一中性能级 E0 表征。 表面态一般分为施主型和受主型。若能级被电子占据时呈现电 中性（这时被占据的界面态高达E0，且E0以上的状态空着），释 放电子后呈现正电性，称为施主型表面态；若能级空着时为电 中性，接受了电子后带负电，称为受主型表面态。
体的势垒高度降低，从N型半导体流向金属的电子流大大增加，
成为金属－半导体整流接触的正向电流。反之，势垒高度增加， 半导体流向金属的电子流减小到接近零；而从金属流向半导体 的电子流还是同以前一样，从而出现了金属流向半导体的小的 电子流，这就是金属半导体接触的反向电流。整流接触常用合 金、扩散、外延或离子注入法获得。
整个势垒主要位于半导体表面而在金属的区域极薄，这种势垒称为金属与半
导体接触的表面势垒，也就是肖特基势垒。势垒中的电场从N型半导体指向 金属。
达到热平衡时形成稳定的自建电场和自建电势，半导体能带向 上弯曲，形成了阻止半导体中电子向金属渡越的势垒。自建电 势为：
0 m s
从金属流向半导体的电子需要跨过的势垒为： 从图示(b)可得：
整流就是单向导电，类似于PN结
3 基于金属-半导体整流接触特性制成的肖特基势垒二极管和PN结具有类
可见原来的肖特基势垒在电子能量在 x=0 处下降，也就是说使
得肖特基的势垒高度降低。这就是肖特基势垒的镜像力降低现 象，又叫做肖特基效应。
说明在大电场下，肖特基势垒被镜像力降低了很多。
镜像力使肖特基势垒高度降低的前提是金属表面的半导体导带 要有电子存在。因此，在测量势垒高度时，如果所用方法与电 子在金属和半导体间的输运有关则所测得的结果是 （如电容方法），则测量结果不受镜像力的影响。 ； 如果测量方法只与耗尽层的空间电荷有关而不涉及电子的输运
阻挡层(整流接触)
2 扩散理论(适用于厚阻挡层) 整流理论 热电子发射理论(适用于阻挡层很薄)
厚阻挡层：势垒宽度比电子的平均自 由程大得多时，这样的阻挡层就是厚 阻挡层 电子平均自由程远大于势垒宽度， 电子在势垒区的碰撞可以忽略， 这时候，起决定作用的是势垒高度。 半导体内部的电子或者金属内部的电 子只要有足够能量越过势垒，就可以 通过阻挡层。
φm<φs的理想金属和N型半导体的接触的能带图
可以证明,具有φm>φs的金属-P型半导体对也是欧姆接触,但若φm<φs则为整流结。
实际上,不论N型还是P型半导体,由于在界面态上的电荷效应,理想的欧姆 接触只能是一种近似,在金属和半导体之间的直接接触一般不形成欧姆结,特 别是当半导体为低掺杂时尤其如此。但如果半导体为重掺杂,例如,具有 1019cm-3或更高的杂质密度,那么金属-半导体接触为欧姆接触。在图(a)中,若 N型半导体是重掺杂的,空间电荷宽度W变得如此之薄,以至于载流子可以隧道 穿透而不是越过势垒。由于在势垒每边的电子都可能隧道穿透到另一边,所以 实现了在正、反向偏压下基本上对称的I-V曲线。因此,势垒是非整流的,并有 一低电阻,在Nd>1019cm-3的N型Si上蒸发Al、Au或Pt都可以实现实际的欧姆接触。 这也是器件工艺中采用重掺杂衬底的原因之一。
空穴也产生镜像力，它的作用是使半导体能带的价带顶附近向 上弯曲，如图4-6所示。但是价带顶不像导带底那样有极值，结 果接触处的能带变窄。
4.7肖特基势垒二极管和PN结二极管比较
• 1)高的工作频率和开关速度 • 肖特基势垒:无少字存储效应,所以频率特性不受电荷存储效应限制,
• •
只是受到RC时间常数(τ=RC)限制。 PN结:从正偏到反偏,存储的少子不能立刻消失,并且速度受少子存储 效应的限制。 所以,肖特基二极管对于高频和快速开关应用是理想的。
qb qm s b 0 Vn
对于P型半导体，如P型半导体的功函数大于金属的功函数。当 与金属紧密接触时，金属中的电子跑向半导体（或者说半导体 中的空穴跑向金属），于是金属带正电，半导体带负电。这些 负电荷以电离受主杂质的形式分布在P型半导体靠近表面的空间 电荷区内，其电场方向由金属指向半导体，所以这个表面势垒 是阻挡空穴从半导体流向金属。
图4-4 被表面态箝位的费米能级
在大多数实用的肖特基势垒中，界面态在决定Φb的数值中处于
支配地位，势垒高度基本上与两个功函数差以及半导体中的掺
杂度无关。由实验观测到的势垒高度列于表 4-1 中。可以发现 大多数半导体的能量E0是在离开价带边Eg/3附近。在半导体中，
由于表面态密度无法预知，所以势垒高度是一个经验值。
1.4
1.6
dV/dT(mV/℃)
1.8
2.0
2.2
2.4
正向偏压时温度系数与电流密度的关系
4.8肖特基势垒二极管的应用
多子器件,无少子存储效应,可在1ns内关断. 在制造上简便,使得有可能产生面积很小,供 高频工作的器件,工作频率可达到100GHz.
肖特基势垒检波器或混频器
肖特基势垒二极管的应用
φm<φs的理想金属和N型半导体的接触的能带图 qφm
EFM
χs
Ec
qφs
EF EFs
Ec
q(φs -φm)
Ev
半导体 金属 图(b)接触之后处于平衡态
Ev 金属 半导体(N型) 图(a)接触之前
Ec EF
EF
Ev E
c
金属
金属 半导体
半导体
Ev
图(d)在半导体一边加上正电压
图(c)在半导体一边加上负电压
三 镜像力对势垒高度的影响
根据库仑定律，镜像力为：
距离金属表面 x 处的电子的电势能为：
这里边界条件取为x=∞时E=0和当x=0时E=-∞ 。
将界面附近原来的势垒近似的看成线性的，因而界面附近的导 带底势能曲线为：
其中 ε 为表面附近的电场，等于势垒区的最大电场（内建电场
和外加电场）。总能量为：
定义:
4.9.欧姆接触-非整流的M-S结
在所使用的结构上不会添加较大的寄生阻抗,且不足以改变半导体内的平衡载流 子浓度使器件特性受到影响。考虑φm<φs的理想的金属和N型半导体对。它们在接 触之前的能带图如图(a)所示。图(b)所示为当做成接触时载流子交换产生的能带图。 在结处几乎不存在势垒,因此,载流子可以自由地通过任一方向,结果为这种M-S结是 非整流的。