微机原理与接口技术清华大学课件_全套
合集下载
微机原理与接口技术精品PPT课件
存储器芯片容量＝单元数×存储器接收到从CPU给出的有效地址到完成一次读出和写 入数据所需要的时间。
3.功耗
MOS型存储器的功耗小于相同容量的双极性存储器， CMOS器件功耗低，速度慢；HMOS的存储器件在速度、 功耗、容量方面进行了折衷。
11:42
12
4.可靠性
11:42
8
二、存储器组织
16位微机系统配置两个存储体，分别连接数据总线 D7～D0和D15～D8，一次数据总线传送16位数据；
32位微机系统配置4个存储体，分别连接数据总线 D7～D0，D15～D8， D23～D16及D31～D24，一次数 据总线传送32位数据；
Pentium以上微机系统配置8个存储体，分别连接64 位数据总线。
容量大小：受到地址总线位数的限制。8086系统，20条地址 总线，可以寻址内存空间为1M字节；80386系统，32条地址总 线，可以寻址4G字节。
存放内容：系统软件（系统引导程序、监控程序或者操作系
统中的ROM BIOS等）以及当前要运行的应用软件。
11:42
2
（1）RAM随机存取存储器（Random Access Memory）
指存储器对电磁场和温度变化等的抗干扰能力，以及高速使 用时的正确存取能力。
5.寿命
Flash Memory寿命大于EEPROM，EEPROM寿命大于 EPROM。
6.价格
存储器本身的价格、附加电路的价格。SRAM的价格高， 但速度快；DRAM相对廉价，但是速度较慢。
11:42
13
§5-2 随机存取存储器RAM
DRAM运行速度较慢，SRAM比DRAM要快2~5倍，一般， PC机的标准存储器都采用DRAM组成。
11:42
3.功耗
MOS型存储器的功耗小于相同容量的双极性存储器， CMOS器件功耗低，速度慢；HMOS的存储器件在速度、 功耗、容量方面进行了折衷。
11:42
12
4.可靠性
11:42
8
二、存储器组织
16位微机系统配置两个存储体，分别连接数据总线 D7～D0和D15～D8，一次数据总线传送16位数据；
32位微机系统配置4个存储体，分别连接数据总线 D7～D0，D15～D8， D23～D16及D31～D24，一次数 据总线传送32位数据；
Pentium以上微机系统配置8个存储体，分别连接64 位数据总线。
容量大小：受到地址总线位数的限制。8086系统，20条地址 总线，可以寻址内存空间为1M字节；80386系统，32条地址总 线，可以寻址4G字节。
存放内容：系统软件（系统引导程序、监控程序或者操作系
统中的ROM BIOS等）以及当前要运行的应用软件。
11:42
2
（1）RAM随机存取存储器（Random Access Memory）
指存储器对电磁场和温度变化等的抗干扰能力，以及高速使 用时的正确存取能力。
5.寿命
Flash Memory寿命大于EEPROM，EEPROM寿命大于 EPROM。
6.价格
存储器本身的价格、附加电路的价格。SRAM的价格高， 但速度快；DRAM相对廉价，但是速度较慢。
11:42
13
§5-2 随机存取存储器RAM
DRAM运行速度较慢，SRAM比DRAM要快2~5倍，一般， PC机的标准存储器都采用DRAM组成。
11:42
微机原理与接口技术PPT课件(共16章)10可编程接口芯片及其应用
返回本章目录
10.1 可编程并行接口芯片8255A
10.1.1 8255A的结构及引脚功能
8255A内部结构如图10.1所示，其中包括三个8位并行 数据I/O端口，两个工作方式控制电路，一个读/写控制逻辑电 路和一个8位数据总线缓冲器。各部分功能介绍如下：
1.三个8位并行I/O端口PA、PB、PC。 PA口：具有一个8位数据输出锁存/缓冲器和一个8位数据输入锁存
计数器 0号
计数器 1号
控制 寄存器
计数器 2号
图10.19 8253的内部结构
CLK0 GATE0 OUT0
2、PC口的置位/复位控制字：可以对PC口各位进行按位操作，以实现某些 控制功能。对控制寄存器写入一个置位/复位控制字，即可把PC口的某一位 置“1”或清“0”，而不影响其他位的状态。该控制字的格式和定义如图 10.15(b)所示。其中D7是标识位，D7=0表示本字是置位/复位控制字；D6-D4 未用，一般置成000；D3~D1用来确定对PC口的哪一位进行置位/复位操作； D0用于对由D3-D1确定的位进行置“1”或清“0”。
开始
开始
PC口位操作，置 STB，启动外围设备
外围设备不空，等待
PC口采样外围设备状态
N RDY=1 Y
从8255A输入数据
C口采样外围设备状态 外围设备不空，等待
N RDY=1 Y
数据写入8255A，并锁存
PC口位操作，产生STB脉冲
（a）读操作流程图
(b) 写操作流程图
返回本章目录
10.1.3.1 8255A工作方式1
器。可编程为8位输入或8位输出或8位双向输入且输出。 PB口：具有一个8位数据输入/输出、锁存/缓冲器和一个8位数据
10.1 可编程并行接口芯片8255A
10.1.1 8255A的结构及引脚功能
8255A内部结构如图10.1所示，其中包括三个8位并行 数据I/O端口，两个工作方式控制电路，一个读/写控制逻辑电 路和一个8位数据总线缓冲器。各部分功能介绍如下：
1.三个8位并行I/O端口PA、PB、PC。 PA口：具有一个8位数据输出锁存/缓冲器和一个8位数据输入锁存
计数器 0号
计数器 1号
控制 寄存器
计数器 2号
图10.19 8253的内部结构
CLK0 GATE0 OUT0
2、PC口的置位/复位控制字：可以对PC口各位进行按位操作，以实现某些 控制功能。对控制寄存器写入一个置位/复位控制字，即可把PC口的某一位 置“1”或清“0”，而不影响其他位的状态。该控制字的格式和定义如图 10.15(b)所示。其中D7是标识位，D7=0表示本字是置位/复位控制字；D6-D4 未用，一般置成000；D3~D1用来确定对PC口的哪一位进行置位/复位操作； D0用于对由D3-D1确定的位进行置“1”或清“0”。
开始
开始
PC口位操作，置 STB，启动外围设备
外围设备不空，等待
PC口采样外围设备状态
N RDY=1 Y
从8255A输入数据
C口采样外围设备状态 外围设备不空，等待
N RDY=1 Y
数据写入8255A，并锁存
PC口位操作，产生STB脉冲
（a）读操作流程图
(b) 写操作流程图
返回本章目录
10.1.3.1 8255A工作方式1
器。可编程为8位输入或8位输出或8位双向输入且输出。 PB口：具有一个8位数据输入/输出、锁存/缓冲器和一个8位数据
第3章-微机原理与接口技术-陈波-清华大学出版社
与数据有关的寻址方式 与地址有关的寻址方式
8
3.1.2指令的寻址方式
立即 数寻 址
寄存 器寻 址
与数 据相 关的寻 址方式
直接 寻址
寄存 器间 接寻址
80
存储器寻址 寄存器相对寻址
86
寻
基址 加变 址寻址
址
方
相对 基址 加变址 寻址
式
段内 寻址
段内 直接 寻址
与地 址相 关的寻 址方式
段内 间接 寻址
10
3.1.2与数据有关的寻址方式
立即数寻址示意图:
代码段
低地址
MOV 28H
高地址
MOV 56H 34H
AX AH AL
AH AL
图3.2 立即数寻址
11
3.1.2与数据有关的寻址方式
说明： ①立即数可以是8位，也可以是16位。 ②立即数存放在存储器的代码段中，低字节在低地址，
高字节在高地址中。
21
3.1.2与数据有关的寻址方式
直接寻址指令可访问一个内存单元数据，也可以 访问两个内存单元数据。它的格式如下：
操作码 操作码
目的操作数寄存器，[立即数(有效地址)] [立即数(有效地址)]，源操作数寄存器
22
3.1.2与数据有关的寻址方式
例3-4 MOV AX，[1234H]
其 中 ， 1234H 立 即 数 为 内 存 中 数 据 段 的 有 效 地 址 。 假 设 (DS)=2000H，则操作数所在的段地址为2000H，有效地址 为1234H，其逻辑地址表示为2000H：1234H。 其 物 理 地 址 为 ： 2000H*10H+1234H=21234H 。 而 其 执 行过程是将内存中物理地址为21234H单元的字节数据取到 累加器AL中，将21235H地址单元内容送到AH中，即取出一 个字数据，低地址单元数据送低8位寄存器AL中，高地址单 元数据送高8位寄存器AH中。
8
3.1.2指令的寻址方式
立即 数寻 址
寄存 器寻 址
与数 据相 关的寻 址方式
直接 寻址
寄存 器间 接寻址
80
存储器寻址 寄存器相对寻址
86
寻
基址 加变 址寻址
址
方
相对 基址 加变址 寻址
式
段内 寻址
段内 直接 寻址
与地 址相 关的寻 址方式
段内 间接 寻址
10
3.1.2与数据有关的寻址方式
立即数寻址示意图:
代码段
低地址
MOV 28H
高地址
MOV 56H 34H
AX AH AL
AH AL
图3.2 立即数寻址
11
3.1.2与数据有关的寻址方式
说明： ①立即数可以是8位，也可以是16位。 ②立即数存放在存储器的代码段中，低字节在低地址，
高字节在高地址中。
21
3.1.2与数据有关的寻址方式
直接寻址指令可访问一个内存单元数据，也可以 访问两个内存单元数据。它的格式如下：
操作码 操作码
目的操作数寄存器，[立即数(有效地址)] [立即数(有效地址)]，源操作数寄存器
22
3.1.2与数据有关的寻址方式
例3-4 MOV AX，[1234H]
其 中 ， 1234H 立 即 数 为 内 存 中 数 据 段 的 有 效 地 址 。 假 设 (DS)=2000H，则操作数所在的段地址为2000H，有效地址 为1234H，其逻辑地址表示为2000H：1234H。 其 物 理 地 址 为 ： 2000H*10H+1234H=21234H 。 而 其 执 行过程是将内存中物理地址为21234H单元的字节数据取到 累加器AL中，将21235H地址单元内容送到AH中，即取出一 个字数据，低地址单元数据送低8位寄存器AL中，高地址单 元数据送高8位寄存器AH中。
第2微机原理与接口技术清华大学-PPT精品
编写相应的程序段。
2020/5/17
18
源程序代码：
LEA SI，DATA
MOV DX，3F8H WATT：IN AL，DX
ATJAZENNSWDDTATAAATLLL，，，0222AHAHH CTJXZEMOSWPRTAAATALTLL，，，0282HAAHH JTJNENSZZT WAWLA，ATT2TT0H
更长字长数的移位。
2020/5/17
30
MOV SI,1000H
MOV DI,3000H MOV CX,4 BBB：MOV AL,[SI] MOV BL,AL AND AL,0FH OR AL,30H MOV [DI],AL INC DI MOV AL,BL
2020/5/17
程序例
PUSH CX MOV CL,4 SHR AL,CL OR AL,30H MOV [DI],AL INC DI INC SI POP CX DEC CX JNZ BBB HLT
2020/5/17
21
算术左移和逻辑左移
• 算术左移指令： SAL OPRD，1 SAL OPRD，CL
有符号数
• 逻辑左移指令： SHL OPRD，1
无符号数
SHL OPRD，CL
移动一位后，若CF与最高不相等，则OF=1；否则OF=0
2020/5/17
22
逻辑右移
• 格式： SHR OPRD，I
CF
0
CF
0
CF
0
24
算术右移
• 格式： SAR OPRD，I SAR OPRD，CL
有符号数 的右移
CF
2020/5/17
25
非循环移位指令的应用
• 左移可实现乘法运算 • 右移可实现除法运算
微机原理与接口技术PPT教学课件
二、存储器容量
存储容量是衡量微型计算机中存储能力的 一个指标，它包括内存容量和外存容量。内存 容量分最大容量和装机容量，外存容量是指磁 盘机和光盘机等容量。
③ 各种服务性程序，如机器的调试、故障检查和 诊断程序、杀毒程序等。
④ 各种数据库管理系统，如SQL Sever、Oracle、 Foxpro等。
2020/12/11
13
1.1 微型计算机及其特点
应用软件是用来为用户解决某种应用问题 的程序及相关的文件和资料。常见应用软件主 要有以下几种: ① 用于科学计算方面的数学计算软件包、统计软 件包。 ② 文字ห้องสมุดไป่ตู้理软件包（如WPS、Office ）。 ③ 图像处理软件包（如Photoshop、动画处理软 件3DS MAX）。 ④ 各种财务管理软件、税务管理软件、工业控制 软件、辅助教育等 。
一、微型计算机系统
微型计算机系统由硬件（Hardware）系统和 软件（Software）系统两大部分组成。
硬件系统是指微机的物理实体，由电子部件 和机电装置组成，包括主机箱内的MPU、RAM、 ROM、I/O接口、系统总线及控制电路、外围硬 件设备等。
具体由五大功能部件组成，即：运算器、控 制器、存储器、输入设备和输出设备。其中运算 器和控制器统称为微处理器（MPU）或中央处理 器（Contol Processing Unit，CPU）。
通过本章学习内容，会对微型计算 机概况有一个较全面的了解，为后续 内容的学习指明方向。
2020/12/11
3
1.1 微型计算机及其特点
1.1.1 微型计算机系统简介
一、微型计算机系统
微型计算机系统简称为MCS（micro computer system），它以微型计算机为核心， 再配备以相应的外围设备、辅助电路和电源 （统称硬件）及指挥微型计算机工作的系统软 件，便构成了一个完整的系统。
存储容量是衡量微型计算机中存储能力的 一个指标，它包括内存容量和外存容量。内存 容量分最大容量和装机容量，外存容量是指磁 盘机和光盘机等容量。
③ 各种服务性程序，如机器的调试、故障检查和 诊断程序、杀毒程序等。
④ 各种数据库管理系统，如SQL Sever、Oracle、 Foxpro等。
2020/12/11
13
1.1 微型计算机及其特点
应用软件是用来为用户解决某种应用问题 的程序及相关的文件和资料。常见应用软件主 要有以下几种: ① 用于科学计算方面的数学计算软件包、统计软 件包。 ② 文字ห้องสมุดไป่ตู้理软件包（如WPS、Office ）。 ③ 图像处理软件包（如Photoshop、动画处理软 件3DS MAX）。 ④ 各种财务管理软件、税务管理软件、工业控制 软件、辅助教育等 。
一、微型计算机系统
微型计算机系统由硬件（Hardware）系统和 软件（Software）系统两大部分组成。
硬件系统是指微机的物理实体，由电子部件 和机电装置组成，包括主机箱内的MPU、RAM、 ROM、I/O接口、系统总线及控制电路、外围硬 件设备等。
具体由五大功能部件组成，即：运算器、控 制器、存储器、输入设备和输出设备。其中运算 器和控制器统称为微处理器（MPU）或中央处理 器（Contol Processing Unit，CPU）。
通过本章学习内容，会对微型计算 机概况有一个较全面的了解，为后续 内容的学习指明方向。
2020/12/11
3
1.1 微型计算机及其特点
1.1.1 微型计算机系统简介
一、微型计算机系统
微型计算机系统简称为MCS（micro computer system），它以微型计算机为核心， 再配备以相应的外围设备、辅助电路和电源 （统称硬件）及指挥微型计算机工作的系统软 件，便构成了一个完整的系统。
微机原理与接口技术 ppt课件
SI
它支持间接寻址、变址寻址、基址 指示数据段（段默认）或其他
加变址寻址等多种寻址
段（段超越）中源操作数的偏
移地址
目的变址（Destination Index） 串操作时用作目的变址寄存器，
DI 寄存器。它支持间接寻址、变址寻 指示附加段（段默认）中目的 址、基址加变址寻址等多种寻址 操作数的偏移地址
堆栈向低地址方向生成。数据每次进栈时堆栈指针 SP向低地址方向移动(减2)；反之，数据出栈时， SP向高地址方向移动(加2)
(2)BP、BX都被称为基址指针，但两者用法不同。BP 只能寻址堆栈段(段缺省)，不允许段跨越；BX可以寻 址数据段(段缺省)，也可以寻址附加段(段跨越)。
(3)由于大多数算术和逻辑运算中又可以使用BP、SP和 变址寄存器，因而也将这4个寄存器归入通用寄存器组。 使用中应该注意这4个寄存器只能用于16位的存取操作
2.总线接口部件BIU
(1) BIU的功能: 1) BIU从主存取指令送到指令队列缓冲器 2) CPU执行指令时，总线接口单元要配合 EU从指定的主存单元或外设端口中取数据， 将数据传送给EU或把EU的操作结果传送 到指定的主存单元或外设端口中 3) 计算并形成访问存储器的20位物理地址
第2章 微处理器
微处理器，又称中央处理单元（Central Processing Unit,CPU)是采用大规模（LSI）或超大 规模集成电路（VLSI）技术制成的半导体芯片。它 将控制单元，寄存器组，算术逻辑单元（ALU）及 内部总线集成在芯片上，组成具有运算器和控制器 功能的部件。
2.1 8086微处理器的结构
(3)BIU的特点：
2) 地址加法器是用来产生20位存储器物理地址 的。物理地址的计算公式为： • 物理地址(20位)= 段基址(16位)×16+ 偏移地 址(16位) {由寻址方式计算出的有效地址EA（Effective Address） }
第微机原理与接口技术清华大学ppt课件
ALE
8088 CPU
地址 锁存
数据 收发
地址总线 数据总线
总线 控制器
控制总线
两种任务方式的选择方式
8088是任务在最小还是最大方式由MN/MX端形 状决议。MN/MX=0任务于最大方式，反之任务 于最小方式
二、8088CPU的引线及功能
引脚定义的方法可大致分为： 每个引脚只传送一种信息〔RD等〕； 引脚电平的高低不同的信号〔IO/M等〕； CPU任务于不同方式有不同的称号和定义
保管运算结果特征
总线接口单元
功能：
从内存中取指令到指令预取队列
担任与内存或输入/输出接口之间的数据 传送
在执行转移程序时，BIU使指令预取队列 复位，从指定的新地址取指令EU和BIU两个 部分可同时进展任务，从而
提高了CPU的效率； 降低了对存储器存取速度的要求
AX BX CX DX
AH，AL BH，BL CH，CL DH，DL
数据存放器特有的习惯用法
AX：累加器。一切I/O指令都经过AX与接口传送
信息，中间运算结果也多放于AX中；
BX：基址存放器。在间接寻址中用于存放基地址；
CX：计数存放器。用于在循环或串操作指令
中存放计数值；
DX：数据存放器。在间接寻址的I/O指令中存放
串行任务方式
8088以前的CPU采用串行任务方式：
CPU 取指令1
分析 指令1
BUS 忙碌
执行 指令1
取指令2
分析 指令2
忙碌
执行 指令2
并行任务方式
8088CPU采用并行任务方式
EUCPU
取指令1
分析 指令1
取指令2
执行 指令1
分析 指令2
微机原理与接口技术清华大学版第4章 ppt课件
定义字符串必须用DB伪指令
例：
DATA1 DB ‘ABCD’，66H
41H ‘ 42H A‘’ 43H B‘’ 44H C‘’
66H D’
2020/12/27
4
1. 汇编语言源程序与汇编程序
汇编语言源程序
用助记符编写
汇编程序
源程序的编译程序
汇编语言 源程序
汇编程序
机器语言 目标程序
2020/12/27
5
2. 汇编语言程序设计与执行过程
输入汇编语言源程序（EDIT） 汇编（MASM） 链接（LINK） 调试（TD）
源文件 . ASM 目标文件 .OBJ 可执行文件.EXE 最终程序
20
取值运算符
用于分析存储器操作数的属性
OFFSET SEG
取得其后变量或标号的偏移地址 取得其后变量或标号的段地址
TYPE LENGTH SIZE
取变量的类型 取所定义存储区的长度 取所定义存储区的字节数
2020/12/27
21
取值运算符例
MOV AX，SEG DATA MOV DS，AX MOV BX，OFFSET DATA
[变量名] 伪指令助记符 操作数，… ；[注释]
表示符号地址
定义变量类型
定义变量值 及区域大小
2020/12/27
29
1. 数据定义伪指令助记符
DB DW DD DQ DT
定义的变量为字节型 定义的变量为字类型（双字节） 定义的变量为双字型（4字节）
定义的变量为4字型（8字节）
定义的变量为10字节型
例：
MOV AL，8 AND 4 MOV AL，8+4-1
2020/12/27
清华大学出版社微机原理与接口技术(第3版)第7章
IOW
IOR
A1
A0 高
位 地
译码器
址
8253
D0~D7 WR CLK RD GATE A1 OUT A0 CS
精选2021版课件
外部时钟 门控信号
外设
16
应用中的注意点
每一次启动计数，需有两次写操作：
写控制字 写计数器初值
如果初值为8位字长，则一次写入；若初值为16位字长，则 初值
初始化CNT2
精选2021版课件
19
初始化程序流程
写入全部计数器控制字 写CNT0计数初值 写CNT1计数初值
原则：
先写入控制字 后写入计数初值
写CNT2计数初值
精选2021版课件
20
8253应用例一
采用8253作定时/计数器，其接口地址为 0120H~0123H。
设计系统线路图，要求用138译码器设计译码电路；
编写8255初始化程序及启动、测试和报警控制程 序
精选2021版课件
47
地址范围：
0001 0000 0010 00XX
IOW
&
IOR
A15 A14 A13 A11
┇
A6
≥1
A12
&
A5
A4 A3 A2
D0 ~ D7
IOR IOW
A1 A0
G1
精选2021版课件
11
工作方式
方式4
软件启动，不自动重复计数。 计数结束输出一个CLK宽度的低电平
方式5
硬件启动，不自动重复计数 波形与方式4相同
精选2021版课件
12
工作方式小结
需要两个写脉冲
两条OUT指令
微机原理与接口技术ppt课件
NMI——不可屏蔽中断情求〔输入〕，上升沿有效。有效时 表示外部有不可屏蔽中断恳求。
RESET——复位〔输入〕，高电平有效。有效时将终止 80486正在进展的一切的操作，并设置80486为初始形状。在 RESET之后，80486将从FFFFFFF0H单元开场执行指令。
4.3.3 时钟信号
CLK——时钟信号〔输入〕。CLK为80486提供根本的定时 和内部任务频率。一切外部定时与计数操作都是相对于CLK 的上升沿而制定的。
HLDA——总线坚持呼应〔输出〕，高电平有效。有效时表 示微处置器已将总线控制权交给提出总线坚持恳求的总线设 备。
BOFF——总线释放〔输入〕，低电平有效。有效时将强迫 微处置器在下一个时钟周期释放对总线的控制。
11. 总线宽度控制信号 BS8、BS16——总线宽度控制〔输入〕，低电平有效。BS8 和BS16均由外部硬件提供，用来控制数据总线传送的速度， 以满足8位和16位设备数据传送的需求。当BS8有效时，传送 8位数据；BS16有效时，传送16位数据; BS8和BS16同时有效 时，传送8位数据；BS8和BS16均无效时，传送32位数据。 12. 中断/复位信号 INTR——可屏蔽中断恳求〔输入〕，高电平有效。有效时 表示外部有可屏蔽中断恳求。
9. 第20位地址A20屏蔽信号 A20M——地址位A20屏蔽〔输入〕，低电平有效。有效时 微处置器在查找内部Cache或访问某个存储单元之前，将屏 蔽第20位地址线〔A20〕使微处置器只访问1MB以内的低序 地址。
10. 总线仲裁信号 BREQ——总线恳求〔输出〕，高电平有效。有效时表示 80486内部已提出一个总线恳求。 HOLD——总线坚持恳求〔输入〕，高电平有效。其它总线 设备要求运用系统总线时，经过HOLD向80486提出总线坚 持恳求。
RESET——复位〔输入〕，高电平有效。有效时将终止 80486正在进展的一切的操作，并设置80486为初始形状。在 RESET之后，80486将从FFFFFFF0H单元开场执行指令。
4.3.3 时钟信号
CLK——时钟信号〔输入〕。CLK为80486提供根本的定时 和内部任务频率。一切外部定时与计数操作都是相对于CLK 的上升沿而制定的。
HLDA——总线坚持呼应〔输出〕，高电平有效。有效时表 示微处置器已将总线控制权交给提出总线坚持恳求的总线设 备。
BOFF——总线释放〔输入〕，低电平有效。有效时将强迫 微处置器在下一个时钟周期释放对总线的控制。
11. 总线宽度控制信号 BS8、BS16——总线宽度控制〔输入〕，低电平有效。BS8 和BS16均由外部硬件提供，用来控制数据总线传送的速度， 以满足8位和16位设备数据传送的需求。当BS8有效时，传送 8位数据；BS16有效时，传送16位数据; BS8和BS16同时有效 时，传送8位数据；BS8和BS16均无效时，传送32位数据。 12. 中断/复位信号 INTR——可屏蔽中断恳求〔输入〕，高电平有效。有效时 表示外部有可屏蔽中断恳求。
9. 第20位地址A20屏蔽信号 A20M——地址位A20屏蔽〔输入〕，低电平有效。有效时 微处置器在查找内部Cache或访问某个存储单元之前，将屏 蔽第20位地址线〔A20〕使微处置器只访问1MB以内的低序 地址。
10. 总线仲裁信号 BREQ——总线恳求〔输出〕，高电平有效。有效时表示 80486内部已提出一个总线恳求。 HOLD——总线坚持恳求〔输入〕，高电平有效。其它总线 设备要求运用系统总线时，经过HOLD向80486提出总线坚 持恳求。
微机原理与接口技术(清华大学课件,全套)
64
3. 符号数的算术运算
通过引进补码，可将减法运算转换为加法运算。 即：[X+Y]补=[X]补+[Y]补
[X-Y]补=[X+(-Y)]补
=[X]补+[-Y]补 注：运算时符号位须对齐
65
[例]
X=-0110100，Y=+1110100，求X+Y=？
[X]原=10110100
将指令所在地址赋给程序计数器PC； PC内容送到地址寄存器AR，PC自动加1； 把AR的内容通过地址总线送至内存储器，经地址译码器译码， 选中相应单元。
CPU的控制器发出读命令。
在读命令控制下，把所选中单元的内容（即指令操作码）读到数 据总线DB。 把读出的内容经数据总线送到数据寄存器DR。 指令译码
37
三、无符号二进制数的运算
算术运算
无符号数 二进 制数的运算 有符号数
38
逻辑运算
主要内容
无符号二进 制数的算术运算
无符号数的表达范围 运算中的溢出问题 无符号数的逻辑运算 基本逻辑门和译码器
39
1. 无符号数的算术运算
加法运算
1+1=0（有进位）
减法运算
0-1=1（有借位）
55
[例]
X= -52 = -0110100
[X]原=1 0110100
[X]反=1 1001011
56
0的反码：
[+0]反=00000000
[-0]反 =11111111 即：数0的反码也不是唯一的。
57
补码
定义：
3. 符号数的算术运算
通过引进补码，可将减法运算转换为加法运算。 即：[X+Y]补=[X]补+[Y]补
[X-Y]补=[X+(-Y)]补
=[X]补+[-Y]补 注：运算时符号位须对齐
65
[例]
X=-0110100，Y=+1110100，求X+Y=？
[X]原=10110100
将指令所在地址赋给程序计数器PC； PC内容送到地址寄存器AR，PC自动加1； 把AR的内容通过地址总线送至内存储器，经地址译码器译码， 选中相应单元。
CPU的控制器发出读命令。
在读命令控制下，把所选中单元的内容（即指令操作码）读到数 据总线DB。 把读出的内容经数据总线送到数据寄存器DR。 指令译码
37
三、无符号二进制数的运算
算术运算
无符号数 二进 制数的运算 有符号数
38
逻辑运算
主要内容
无符号二进 制数的算术运算
无符号数的表达范围 运算中的溢出问题 无符号数的逻辑运算 基本逻辑门和译码器
39
1. 无符号数的算术运算
加法运算
1+1=0（有进位）
减法运算
0-1=1（有借位）
55
[例]
X= -52 = -0110100
[X]原=1 0110100
[X]反=1 1001011
56
0的反码：
[+0]反=00000000
[-0]反 =11111111 即：数0的反码也不是唯一的。
57
补码
定义：
微机原理与接口技术课件
接口技术
第3章 存储器技术
3.1存储器分类 内存和外存 从存储器与CPU信息交换的角度看，存储器可分为两大 类：内部存储器，简称为内存或主存；另一类为外部存储器， 简称为外存或辅存。内存是存放当前计算机正执行的、或者 经常要使用的程序和数据，CPU可直接从中取指令或存取数 据。而外存则存放内存的副本和当前不在运行的程序和数据， CPU要访问外存时，必须通过专门的设备将信息先传送到内 存中。
非易失性RAM(IRAM)
组合ROM CREEM
接口技术
第3章 存储器技术
3.1存储器分类 半导体存储器分类
1. RAM （1）双极型RAM。存取速度高，常常高于Cache。 （2）MOS RAM。集成度高、功耗低、价格低。有（SRAM）、 （DRAM）、组合（IRAM）和非易失性RAM（NVRAM）。 SRAM：集成度高于双极型但低于DRAM；不需要刷新电路。 DRAM：用单管线路组成，集成度高；功耗低于SRAM；价格低； 需要刷新电路；存取速度高于SRAM。 IRAM：附有刷新电路的DRAM。大容量内存一般都用IRAM。 NVRAM（Non Volatile RAM）：是SRAM和EEPROM的合成体。 用来存储一些重要信息，用于掉电保护。
3.4 Cache 地址映象
由主存地址映像到Cache地址称为地址映像。 （1）直接映像法。 每个主存块只与一个缓存块相对应，映射关系：i＝j mod C 其中i为缓存块数，j为主存块号，C为缓存块数，等于2c，映射的 结果表明每个缓存块对应若干个主存块。 实现简单，只需利用主存地址的某些位直接判断，即可确定所需字 块是否在缓存中。
接口技术
第3章 存储器技术
3.5 存储器接口技术 静态RAM：COMS RAM 62256
第3章 存储器技术
3.1存储器分类 内存和外存 从存储器与CPU信息交换的角度看，存储器可分为两大 类：内部存储器，简称为内存或主存；另一类为外部存储器， 简称为外存或辅存。内存是存放当前计算机正执行的、或者 经常要使用的程序和数据，CPU可直接从中取指令或存取数 据。而外存则存放内存的副本和当前不在运行的程序和数据， CPU要访问外存时，必须通过专门的设备将信息先传送到内 存中。
非易失性RAM(IRAM)
组合ROM CREEM
接口技术
第3章 存储器技术
3.1存储器分类 半导体存储器分类
1. RAM （1）双极型RAM。存取速度高，常常高于Cache。 （2）MOS RAM。集成度高、功耗低、价格低。有（SRAM）、 （DRAM）、组合（IRAM）和非易失性RAM（NVRAM）。 SRAM：集成度高于双极型但低于DRAM；不需要刷新电路。 DRAM：用单管线路组成，集成度高；功耗低于SRAM；价格低； 需要刷新电路；存取速度高于SRAM。 IRAM：附有刷新电路的DRAM。大容量内存一般都用IRAM。 NVRAM（Non Volatile RAM）：是SRAM和EEPROM的合成体。 用来存储一些重要信息，用于掉电保护。
3.4 Cache 地址映象
由主存地址映像到Cache地址称为地址映像。 （1）直接映像法。 每个主存块只与一个缓存块相对应，映射关系：i＝j mod C 其中i为缓存块数，j为主存块号，C为缓存块数，等于2c，映射的 结果表明每个缓存块对应若干个主存块。 实现简单，只需利用主存地址的某些位直接判断，即可确定所需字 块是否在缓存中。
接口技术
第3章 存储器技术
3.5 存储器接口技术 静态RAM：COMS RAM 62256
相关主题