锁相环设计
锁相环电路设计
锁相环电路设计
锁相环电路是一种常见的电路设计，它可以用于信号的同步和频率的稳定。
锁相环电路的基本原理是将输入信号与参考信号进行比较，然后通过反馈控制来调整输出信号的相位和频率，使其与参考信号保持同步。
锁相环电路广泛应用于通信、雷达、测量等领域。
锁相环电路的基本组成部分包括相频检测器、环路滤波器、控制电压源和振荡器。
相频检测器用于将输入信号与参考信号进行比较，产生误差信号。
环路滤波器用于滤除误差信号中的高频成分，以保证系统的稳定性。
控制电压源根据误差信号的大小和方向来产生控制电压，用于调整振荡器的频率和相位。
振荡器则产生输出信号，其频率和相位受到控制电压的影响。
锁相环电路的设计需要考虑多个因素，如相频检测器的灵敏度、环路滤波器的带宽、控制电压源的响应速度等。
此外，还需要根据具体应用场景选择合适的振荡器类型和工作频率。
在实际应用中，锁相环电路的性能也受到环境温度、电源噪声等因素的影响，因此需要进行充分的测试和优化。
锁相环电路是一种重要的电路设计，它可以实现信号同步和频率稳定，广泛应用于通信、雷达、测量等领域。
在设计锁相环电路时，需要考虑多个因素，进行充分的测试和优化，以保证系统的性能和稳定性。
锁相环设计
锁相环测量简述一、锁相环路的基本工作原理锁相环路是一个相位反馈自动控制系统。
它由以下三个基本部件组成：鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）。
其组成方框图如下所示。
锁相环路的基本方框图锁相环可用来实现输出和输入两个信号之间的相位同步。
当没有基准（参考）输入信号时，环路滤波器的输出为零（或为某一固定值）。
这时，压控振荡器按其固有频率fv进行自由振荡。
当有频率为fR的参考信号输入时，uR 和uv同时加到鉴相器进行鉴相。
如果fR和fv相差不大，鉴相器对uR和uv进行鉴相的结果，输出一个与uR和uv的相位差成正比的误差电压ud，再经过环路滤波器滤去ud中的高频成分，输出一个控制电压uc，uc将使压控振荡器的频率fv（和相位）发生变化，朝着参考输入信号的频率靠拢，最后使fv= fR，环路锁定。
环路一旦进入锁定状态后，压控振荡器的输出信号与环路的输入信号（参考信号）之间只有一个固定的稳态相位差，而没有频差存在。
环路的锁定状态是对输入信号的频率和相位不变而言的，若环路输入的是频率和相位不断变化的信号，而且环路能使压控振荡器的频率和相位不断地跟踪输入信号的频率和相位变化，则这时环路所处的状态称为跟踪状态。
锁相环路在锁定后，不仅能使输出信号频率与输入信号频率严格同步，而且还具有频率跟踪特性，所以它在电子技术的各个领域中都有着广泛的应用。
二、环路部件的测量I.鉴相器特性的测量鉴相器的主要性能可用鉴相特性曲线和鉴相灵敏度来表示。
鉴相特性曲线是表示鉴相器的输出电压Vd与两个输入比相信号之间相位差θe的关系曲线，其测量方法如右图所示，在测量精度要求不高的情况下，可用双踪示波器来代替相位计。
测得鉴相特性曲线之后，则根据的定义，可从Vd～θe曲线上求得鉴相灵敏度K.II.压控振荡器特性的测量压控振荡器的特性可用压控特性曲线和压控灵敏度来表示。
压控特性曲线是表示压控振荡器的输出频率fv与控制电压Vv之间的关系曲线。
锁相环设计
1.环路滤波电路我们采用有源比例积分器作为该锁相环的的环路滤波电路，并附加两级RC 滤波器以改善抖动转移特性。
过多的引入附加滤波器或者附加滤波器参数选择不当，都会导致环路参数复杂，不利于计算，从而导致环路不稳定。
环路滤波电路如下图：图2 环路滤波网络图中元器件选择：电阻采用0603封装，电容采用0805封装，U1选用RAIL-TO-RAIL 运算放大器LM6142BIM（3.3V 单电源供电）。
LM6142BIM 为双运放，为保证器件可靠工作，另外一个未用的运放要接成电压跟随器，并且注意电源的滤波，如下图：０．０１Ｃ５Ｌ２图3 压随器和电源滤波2.环路参数计算对环路参数的选择，首先是把环路带宽Ωc 和阻尼系数ξ大致确定下来，Ωc 和ξ确定之后，环路滤波器的R 、C 的值就基本确定了。
这时更多考虑的是元件的容差，温度特性等等。
例如，环路中片状电容不宜大于1.8µF ，片状电容大于1.8µF 后，温度特性难以保证。
考虑到单板对155.52MHz 时钟抖动要求很高，而且在输入38.88MHz 基准时钟相位发生跳变（主备倒换时，相位有2ns 跳变）时，要求锁相环不能失锁，而是相位缓慢跟踪，所以初步选定环路带宽f c 为50Hz ；阻尼系数ξ为2。
采用理想积分滤波器的锁相环闭环传递函数可写作：H p p p p n nn n ()=+++22222ξωωξωω 式中，，为环路自然角频率。
ωτn K =1，为环路阻尼系数。
ξττ=212K为环路增益，K d 为鉴相灵敏度，K 0为压控灵敏度，N 为分频比。
K K K N d =a. 鉴相器鉴相灵敏度，V m 为鉴相器输出高低电平的差值，因为我们采K V d m=2π用3.3V 工作的FPGA ，V m 可取2.8V ，∴ k d = 2.82o=0.45V /radb. 压控灵敏度 k 0=2oD f vco D V vco∆f vco 为压控振荡器输出范围。
adisimpll锁相环设计过程
adisimpll锁相环设计过程锁相环（Phase-Locked Loop，PLL）是一种常用于时钟和信号恢复的电子电路。
它可以将输入信号的频率、相位和幅度与参考信号进行比较，然后通过调整其内部振荡器的频率和相位来保持与参考信号的同步。
在现代电子系统中，锁相环已成为许多应用的核心部件，例如通信系统、数据转换和数字信号处理等。
锁相环的设计过程通常包括以下几个主要步骤：1.确定锁相环的规格要求：首先需要确定系统的特定需求，包括输入和输出信号的频率范围、带宽、相位噪声要求以及抖动限制等。
这些规格要求将直接影响锁相环的设计参数和性能。
2.选择合适的锁相环架构：根据系统的特定需求，选择适合的锁相环架构。
常见的锁相环架构包括基于电压控制振荡器（Voltage-Controlled Oscillator，VCO）的基本锁相环、带自由运行振荡器（Free-Running Oscillator）的环-环（Ring-Oscillator）锁相环和数字控制振荡器（Digital-Controlled Oscillator，DCO）的混合锁相环等。
3.设计相位频率检测器：锁相环中的相位频率检测器（Phase-Frequency Detector，PFD）用于比较参考信号和反馈信号的相位和频率差异，并将其转化为控制信号。
常见的PFD电路包括EXOR门和带有多频偏的PFD等。
4.设计环路滤波器：设计环路滤波器用于平稳化锁相环的控制信号。
环路滤波器通常采用低通滤波器结构，能够滤除高频噪声和不稳定性。
5.设计振荡器：根据系统的频率范围和性能要求，设计合适的振荡器。
常见的VCO设计包括压控晶体振荡器（Voltage-Controlled Crystal Oscillator，VCXO）和频率可调振荡器（Voltage-Controlled Oscillator，VCO）。
6.设计控制电路：根据锁相环的设计需求，设计合适的控制电路。
集成电路锁相环及其应用电路设计.pptx
相位锁定。
wi
wo
wo
1
锁相环路基本组成方框图
第2页/共18页
压控振荡器
压控振荡器是一个电压-频率变换装置,在环路
中 作 为 被 控 振 荡 器 , 它 的 振 荡 频 率 应 随 输 入 控 制 电 ωV(t)
压 Uc(t) 线 性 地 变 化 （ 在 一 定 范 围 内 ） ， 可 用 线 性
without frequency
offset）.
8
固有振荡频率f第v9与页/共R181页,C1的关系
锁相环电路的应用
倍频：
i 鉴相器
i (t )
'
y
yn
环路 滤波器
分频器
÷ｎ
压控 y
振荡器 y (t )
wi
wy n
9
wy nwi
第10页/共18页
锁相环电பைடு நூலகம்的应用
分频：
i 鉴相器
i (t )
方程来表示
即
ωV(t)=ωV + KV Uc(t)
当Uc(t)=0时，VCO的固有振荡频率为ωV 。
ωV
Uc(t)
wi
wo
wo
2
锁相环路基本组成方框图
第3页/共18页
wi
wo
wo
锁相环路基本组成方框图
输入信号和输出信号的相位关系
系统的瞬时相差θe(t)=θ1(t)-θ2(t)
3
第4页/共18页
wi wo
VCO输出频率的高低由低通滤波器输出的平均电压Uc大小决定。VCO的输出 Uo接至相位比较器的一个输入端，外部输入信号Ui与来自VCO的输出信号Uo相 比较，经过相位比较器产生的误差输出电压Ud正比于Ui和Uo两个信号的相位差， 经过低通滤波器滤除高频分量后，得到一个平均值电压Uc。这个平均值电压Uc朝 着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信
锁相环电路设计
锁相环电路设计PLL(锁相环)电路原理及设计在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。
无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。
但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。
如果采用PLL(锁相环)(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。
此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。
一 PLL(锁相环)电路的基本构成PLL(锁相环)电路的概要图1所示的为PLL(锁相环)电路的基本方块图。
此所使用的基准信号为稳定度很高的晶体振荡电路信号。
此一电路的中心为相位此较器。
相位比较器可以将基准信号与VCO (Voltage Controlled Oscillator……电压控制振荡器)的相位比较。
如果此两个信号之间有相位差存在时，便会产生相位误差信号输出。
(将VCO的振荡频率与基准频率比较，利用反馈电路的控制，使两者的频率为一致。
)利用此一误差信号，可以控制VCO的振荡频率，使VCO的相位与基准信号的相位(也即是频率)成为一致。
PLL(锁相环)可以使高频率振荡器的频率与基准频率的整数倍的频率相一致。
由于，基准振荡器大多为使用晶体振荡器，因此，高频率振荡器的频率稳定度可以与晶体振荡器相比美。
只要是基准频率的整数倍，便可以得到各种频率的输出。
从图1的PLL(锁相环)基本构成中，可以知道其是由VCO，相位比较器，基准频率振荡器，回路滤波器所构成。
在此，假设基准振荡器的频率为fr，VCO的频率为fo。
在此一电路中，假设frgt;fo时，也即是VC0的振荡频率fo比fr低时。
此时的相位比较器的输出PD会如图2所示，产生正脉波信号，使VCO的振荡器频率提高。
相反地，如果frlt;fo时，会产生负脉波信号。
(此为利用脉波的边缘做二个信号的比较。
如果有相位差存在时，便会产生正或负的脉波输出。
分立锁相环设计与验证
锁相环一、实验原理许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成框图如图1所示。
)t图1 锁相环基本原理框图图1所示的是锁相环基本原理框图。
锁相环路是一种反馈控制电路，简称锁相环（PLL）。
锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u d(t)电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u c(t)，对振荡器输出信号的频率实施控制。
锁相环法载波提取:当u i(t)为固定频率正弦信号（θi(t)为常数）时，在环路的作用下，VCO输出信号频率可以由固有振荡频率ωo(即环路无输入信号、环路对VCO无控制作用是VCO的振荡频率)，变化到输入信号频率ωi，此时θo(t)也是一个常数，u d(t)、u c(t)都为直流。
称此为环路的锁定状态。
定义△ω=ω-ωo为环路固有的频率差，△ωp表示环路的捕捉带，△ωh表示环路的同步带，模拟锁相环中△ωp<△ωh。
当|△ωo|<△ωp时，环路可以进入锁定状态；当|△ωo|<△ωh时，环路也可以保持锁定状态；当|△ωo|>△ωp时，环路不能进入锁定状态，环路锁定后若△ωo发生变化使|△ωo|>△ωh，环路也不能保持锁定状态。
这两种情况下，环路都将处于失锁状态。
失锁状态下u d(t)是一个上下不对称的差拍电压，当|△ωi|>△ωo时，是u d(t)上宽下窄的差拍电压；反之，u d(t)是一个下宽上窄的差拍电压。
锁相环设计与MATLAB仿真
锁相环设计与MATLAB仿真锁相环（Phase-Locked Loop，PLL）是一种电路设计技术，用于提取输入信号中的相位信息，并在输出信号中保持输入信号与输出信号的相位差稳定。
PLL广泛应用于通信系统、时钟生成器、频率合成器等领域。
锁相环主要由相位检测器（Phase Detector，PD）、环路滤波器（Loop Filter，LF）、振荡器（Voltage-Controlled Oscillator，VCO）和分频器（Divider）组成。
相位检测器用于比较输入信号和VCO输出信号的相位差，并产生一个低频的误差信号。
传统的相位检测器包括异或门相位检测器（XOR PD）和倍频器相位检测器（Multiplier PD）。
异或门相位检测器适用于窄带相位差测量，倍频器相位检测器适用于宽带相位差测量。
MATLAB提供了用于建模和仿真PLL的工具箱，可以方便地进行相位检测器的设计和性能分析。
环路滤波器用于滤波相位误差信号，根据滤波器的设计方法不同，可以实现不同的环路特性。
传统的环路滤波器包括积分环路滤波器和比例积分环路滤波器。
积分环路滤波器对误差信号进行积分，使得环路系统具有很高的稳定性和抗干扰能力，但响应时间较长。
比例积分环路滤波器在积分环路滤波器的基础上引入比例增益，可以更快地响应相位误差的变化。
振荡器（VCO）根据环路滤波器输出的控制电压来生成输出信号，并提供给分频器进行频率除法操作。
振荡器通常采用压控振荡器（VCO）或电流模式逻辑（Current Mode Logic，CML）结构，可以根据应用需求选择合适的振荡器设计。
分频器用于将振荡器输出的高频信号按照设定的分频比例进行分频，生成与输入信号相位对齐的输出信号。
分频器采用计数器和锁存器设计，计数器用于记录输入信号的周期数，锁存器将计数器的值锁定在一个周期，输出给相位检测器进行相位比较。
锁相环的设计和仿真可以通过MATLAB工具箱进行。
首先，设计相位检测器的传输函数和特性，选择适当的相位检测器类型和设计参数。
锁相环PLL设计调试小结
锁相环设计调试小结一、系统框图二、锁相环基础知识及所用芯片资料（摘录）（一）、并行输入 PLL （锁相环）频率合成器MC145152-2MC145152 是 MOTOROLA 公司生产的大规模集成电路，它是一块采用并行码输入方式设定，由16根并行输入数据编程的双模 CMOS-LSI 锁相环频率合成器，其内部组成框图如图 3-32-3 所示。
N 和 A 计数器需要 16 条并联输入线，而 R 计数器则需要三条输入线。
该芯片内含参考频率振荡器，可供用户选择的参考频率分频器（12X8 ROM 参考译码器和12BIT ÷R 计数器组成的参考频率fr ），双端输出相位检测器，逻辑控制，10比特可编程序的÷N(N=3~1023) 计数器和 6比特可编程的÷A(A=3~63)计数器和锁定检测部分.10比特 ÷ N 计数器，6 比特÷ A 计数器，模拟控制逻辑和外接双模前置分频器(÷P /÷P +1)组成吞食脉冲程序分频器，吞脉冲程序分频器的总分频比为：N T =P*N+A 。
MC145152 的功能：* 借助于 CMOS 技术而取得的低功耗。
* 电源电压范围 3~9V 。
* 锁相检测信号。
* 在片或离片参考振荡器工作。
* 双模并行编程。
* N 范围 =3~1023,A 范围 =0~63。
*用户可选的 8 个 R 值：8 ，64 ， 128 ， 256 ， 512 ， 1024 ， 1160 ，2048． * 芯片复杂度——8000 个场效应管或 2000 个等效门。
鉴相器MC145152 环路滤波器 LPF压控振荡器 MC1648分频器MC12017频率输出引脚说明：N0-N9 （11-20 ）：÷ N 计数器的编程输入端。
当÷ N 计数器的计数为0 时，这N个输入供给预置÷ N 计数器的数据。
N0 为最低位，N9 为最高位。
锁相环电路设计
锁相环电路设计锁相环电路是一种常见的电路设计，它可以用于频率合成、时钟恢复、数字信号处理等领域。
锁相环电路的基本原理是通过比较输入信号和参考信号的相位差，控制输出信号的频率和相位，使其与参考信号同步。
本文将介绍锁相环电路的基本原理、设计流程和应用。
一、锁相环电路的基本原理锁相环电路由相位检测器、环路滤波器、控制电压源和振荡器四部分组成。
其中，相位检测器用于检测输入信号和参考信号的相位差，环路滤波器用于滤波和放大控制电压，控制电压源用于产生控制电压，振荡器用于产生输出信号。
锁相环电路的工作原理如下：首先，输入信号和参考信号经过相位检测器比较，得到相位差。
然后，相位差经过环路滤波器滤波和放大，产生控制电压。
控制电压作用于振荡器，调整其频率和相位，使其与参考信号同步。
最后，输出信号经过除频器输出所需频率。
二、锁相环电路的设计流程锁相环电路的设计流程包括以下几个步骤：1. 确定输入信号和参考信号的频率范围和精度要求。
2. 选择合适的相位检测器和环路滤波器，根据输入信号和参考信号的特性确定其参数。
3. 选择合适的振荡器，根据输出信号的频率和精度要求确定其参数。
4. 设计控制电压源，根据环路滤波器的特性确定其参数。
5. 进行仿真和实验验证，调整参数，优化电路性能。
三、锁相环电路的应用锁相环电路广泛应用于频率合成、时钟恢复、数字信号处理等领域。
以下是几个典型的应用案例：1. 频率合成器：锁相环电路可以将参考信号的频率倍频或分频，产生所需的输出频率。
2. 时钟恢复器：锁相环电路可以从输入信号中恢复时钟信号，用于数字通信系统中的时钟同步。
3. 数字信号处理：锁相环电路可以用于数字信号的相位同步和频率同步，提高信号质量和可靠性。
四、总结锁相环电路是一种常见的电路设计，其基本原理是通过比较输入信号和参考信号的相位差，控制输出信号的频率和相位，使其与参考信号同步。
锁相环电路的设计流程包括确定输入信号和参考信号的特性、选择合适的电路元件、仿真和实验验证等步骤。
锁相环ppl电路设计
锁相环（PLL）电路设计摘要：本次课程设计的锁相环电路其原理就是先把电网三相交流电压合成一相正弦波，合成后其频率还是不变（50Hz），然后把正弦波转变成方波，由此将信号送入锁相环集成器件CD4046（由鉴相器，环路滤波器，VCO组成），通过将输入信号与VCO输出信号或VCO输出经分频器的信号相位或频率的比较，控制两个信号使其保持同相位，从而实现对输入信号的同步跟踪。
关键字：锁相环，鉴相器，环路滤波器，集成运算电路，比较器Abstract:This curriculum designs phase-locked loop electric circuit its principle is synthesizes first the electrical network three-phase AC voltage a sine wave, after the synthesis its frequency invariable (50Hz), then transforms the sine wave the square-wave, from this sends in the signal phase-locked loop integration component CD4046 (by discriminator, ring circuit filter, VCO is composed), through the input signal and the VCO output signal either the VCO output after the frequency divider signal phase or the frequency comparison, will control two signals to cause its maintenance with the phase, thus will realize to the input signal lock following.Keyword:PLL, phase detector and loop filter, integrated computing circuits, Comparators目录1.前言(绪论) (3)2.总体方案设计 (4)3.单元模块设计 (5)3.1 集成运算加法器.......................................................................... 错误！未定义书签。
模拟电路锁相环设计
模拟电路锁相环设计一、引言在现代电子技术中，模拟电路锁相环（Phase-Locked Loop，简称PLL）被广泛应用于时钟同步、频率合成、信号调制和解调等领域。
本文将介绍一个基本的模拟电路锁相环的设计。
二、模拟电路锁相环概述模拟电路锁相环由相位比较器、低通滤波器、电压控制振荡器和除频器组成。
其基本工作原理是通过不断调整电压控制振荡器的频率，使其输出信号与参考信号的相位一致，实现锁相环的稳定。
三、相位比较器设计1. 按照合适的格式书写关于相位比较器的设计。
四、低通滤波器设计1. 按照合适的格式书写关于低通滤波器的设计。
五、电压控制振荡器设计1. 按照合适的格式书写关于电压控制振荡器的设计。
六、除频器设计1. 按照合适的格式书写关于除频器的设计。
七、实际电路实现在实际应用中，我们可以选择合适的电子元器件和IC芯片来实现模拟电路锁相环。
具体的电路实现细节，如元器件的选型、布局、连线等，可以根据具体的需求进行设计。
八、实验结果与分析通过对设计的模拟电路锁相环进行实验，我们可以得到相位比较器、低通滤波器、电压控制振荡器和除频器的性能参数。
在实验结果的基础上，我们可以进一步对比设计参数与实际参数，分析差异的原因，并进行优化和改进。
九、结论通过本文的模拟电路锁相环设计，我们对模拟电路锁相环的基本原理和设计方法有了更深入的了解。
同时，我们也了解到了模拟电路锁相环在时钟同步、频率合成等应用中的重要作用。
希望本文对读者在模拟电路领域的学习和研究提供一定的参考和指导。
十、参考文献[1] XXX，XXX，XXX。
XXX合同设计。
XXX出版社，20XX年。
十一、致谢感谢所有对本文撰写和完成有所帮助的人士和机构。
他们的宝贵意见和建议对本文质量的提高起到了积极的作用。
锁相环电路设计和调试心得
锁相环电路设计和调试心得真正是调试才能发现设计中的问题。
太哦是工程的第一件就是先调节电源电路。
在电电原的调试过程中，我发现LM317输出总是受到输入的影响。
可能就是因为调节端子的电流在输出端产生的电压太大了，这个原因可能和我采用比较的大电位器来作为调节电阻有关。
1．锁相环的设计的起因：这个电路设计的初衷就是为了我项目中的DDS电路提供可选的时钟输入。
因为我选用的DDS电路本身自带有内部的倍频器，其实现的方法就是内部的锁相环。
开始我一位内部的锁相环会比我自己外部设计性能更好，但是后来查到AD的技术资料，发现内部的锁相环的性能并不是达到很好的配置，仔细一想，也是这样的，因为外部的环路滤波器的配置对于任意的频率都如此，显然没有经过精心设计的更加有效果。
鉴于上面分析的原因，我把采用锁相环提供时钟作为一项可选的优化方案。
再有一个原因，就是大学的时候采用的锁相环，到最后也没有调好，所以对这件事情还是老放不下，所以想借此机会完善一下这个过程。
2．锁相环的设计过程：整个设计过程，比起dds电路来说，时间是非常的短的。
原因之一就是整个PLL 的设计就是一个芯片实现。
比大学的PLL要简单一些。
再有就是，这个毕竟不是项目的重点，而是一个改进方案。
电路板采用两层板设计，环路滤波器在背板设计。
环路滤波器的设计采用AD公司的ADSIMPLL。
开始的供电设计，由于电路板的走线上比较困难，所以采用多处引线的方法。
后来调试过程中发现，这样做是在是太麻烦，也比较危险，因为万一出现加反电，或加错电压就危险了。
所以我建议以后做电路时，采用通用的便携式的变压器插头，这样调试起来就非常的简单了，不用再依赖于庞大的稳压电源了，而且绝对不会出现危险。
调试时发现电路中的测试点对于测试非常的方便，对于地，可以留两个焊盘，然后安装弧形的金属勾，这样对于采用示波器测试是非常方便的，可以很方便的用小架子加上。
再有就是安装孔的问题，内径为3mm的安装空可以采用通用的八角螺母进行固定，这样对于调试和焊接，即方便有安全。
锁相环电路设计
锁相环的原理2007-01-23 00:241．锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环（PLL）。
锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。
2．锁相环的工作原理锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。
鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：（8-4-1）（8-4-2）式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。
则模拟乘法器的输出电压u D为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C （t）。
即u C（t）为：（8-4-3）式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即（8-4-4）则，瞬时相位差θd为（8-4-5）对两边求微分，可得频差的关系式为（8-4-6）上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，u c（t）为恒定值。
锁相环路(PLL)电路设计实例
软件实现PLL的代码示例
01
```systemverilog
02
// 定义PLL模块
03
module pll(input wire clk_in, output reg clk_out);
软件实现PLL的代码示例
01
parameter FREF = 100e3; // 参考频率
02
parameter N = 10; // 分频比
相位保持一致。
电荷泵型PLL的电路实现
电荷泵由两个开关和两个电容 组成，一个开关用于充电，另
一个用于放电。
当输入信号与VCO输出信号 的相位存在误差时，电荷泵 的开关会根据误差信号的极 性进行切换，从而在电容上
积累或释放电荷。
电容上的电荷量会转换为电压 信号，该电压信号通过低通滤 波器平滑后，用于调整VCO的
频率。
电荷泵型PLL的性能分析
01
电荷泵型PLL具有较高的带宽和较快的响应速度，因此适用于高 速数据传输和无线通信等应用。
02
由于电荷泵型PLL采用电荷传输方式，因此对电源噪声和电磁干
扰较为敏感，需要采取相应的措施进行抑制。
电荷泵型PLL的另一个优点是易于集成，因此适合于大规模生产
03
和应用。
04
软件实现PLL的代码示例
assign clk_out = div_by_n;
always @(posedge clk_in) begin phase_error <= #1 ($posedge clk_in ? 32'hFFFFFFFF : phase_error 1);
软件实现PLL的代码示例
PLL电路设计实例：模拟型 PLL
小结：锁相环的设计分析
锁相环
锁相环（PPL,phase-locked loop ）是一个反馈系统，它将输出信号的频率和相位锁定到输入参考信号的频率和相位上。
参考波形包括正弦型和数字型。
基本的PLL 由一个压控振荡器（VCO ）、一个鉴相器（PD,phase detector,又称为相位检测器）和一个滤器组成。
PLL 最通用的形式还包括一个混频器和一个分频器，在稳定状态时，输出频率可以表示为：
0m r f f Nf =±，所以输出频率可以通过改变N 、r f 和m f 来控制。
下图为PLL 系统方框图:
鉴相器
对于锁定的环路，鉴相器的输出是一个直流电压e V ，它是相位差
d r f θθθ=-的函数，
e V 是d θ的正弦、三角或锯齿波函数。
（见《射频与微波通信电路》P374）。
增益因子d K (V/rad) e
d e V K θ=.
压控振荡器
如前所述，变容二极管通常用在振荡器的谐振电路中，通过控制它的偏置电压来改变振荡频率，所以一个理想的压控振荡器的传递特性应该是线性的。
锁相环电路设计
锁相环电路设计：让你的电路更稳定锁相环（PLL）电路是一种常用的控制电路，可以用来实现频率合成、时钟与信号恢复等功能。
在电子设备中，PLL电路的使用非常广泛，因为它能够使电路的频率更加精确、稳定，使电路的性能更优秀。
本文将介绍PLL电路的基本原理、设计方法和应用技巧。
一、PLL电路的基本原理PLL电路的基本构成包括：相锁环（Phase-Locked Loop，PLL）模块、反馈电路和指令电路。
根据反馈信号的不同，又可以将PLL电路分为：模拟PLL和数字PLL两类。
模拟PLL是指使用模拟电路实现的PLL电路，适用于处理频率较低、波形较简单的信号。
数字PLL是把PLL电路中的关键部分数字化，使用数字处理技术实现PLL电路，适用于对高速、复杂信号的处理。
PLL电路的基本原理是通过比较两个不同频率的信号，调节反馈电路的传递函数，使输出信号与参考信号保持同步，最终达到同步稳定的效果。
二、PLL电路的设计方法设计PLL电路时需要注意以下几点：1. 选择适合的锁相范围锁相范围一般是指锁相环能够自动跟踪的信号频率范围。
选择适合的锁相范围可以使PLL电路更加灵活、稳定。
2. 选择适合的环路带宽和相位裕度环路带宽是锁相环的工作频带范围，它决定了PLL电路的速度和稳定性。
相位裕度是指锁相环输出信号相位与参考信号相位的差值，它直接影响锁相环的稳定性。
选择适合的环路带宽和相位裕度可以使PLL电路更加稳定、可靠。
3. 选择合适的滤波器为了降低PLL电路输出信号中的噪声和抖动，需要在反馈电路中添加合适的滤波器。
选择合适的滤波器可以使PLL电路的性能更加优秀。
三、PLL电路的应用技巧1. 尽量避免信号功率幅度过大或过小PLL电路对信号功率幅度很敏感，过大或过小的信号功率都会对PLL电路的稳定性产生不良影响。
因此，在设计和应用时，应尽量避免信号功率偏离正常值。
2. 注意环路稳定性PLL电路不同于普通反馈电路，它需要有信号的引导才能正常工作。
-课程设计二锁相环设计
引言锁相环路（PLL）是一种能跟踪输入信号相位的闭环自动控制系统。
它在无线电技术的各个领域得到了很广泛的应用。
最初，DeBellescize于1932年提出同步检波理论，首次公开发表了对锁相环路的描述，但并未引起普遍的重视。
直至1947年，锁相环路才第一次应用于电视接收机水平和垂直扫描的同步。
从此，锁相环路开始得到了应用。
由于技术上的复杂性以及较高的成本，应用锁相环路的领域主要在航天方面，包括轨道卫星的测速定轨和深空探测等。
性能要求较高的精密测量仪器和通信设备有时也用到它。
到70年代，随着集成电路技术的发展，逐渐出现了集成的环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个成本低、使用简便的多功能主件，这就为锁相技术在更广泛的领域应用提供了条件。
至今，普遍应用锁相技术的主要有调制解调、频率合成、电视机彩色副载波提取、FM立体声解码等等。
随着数字技术的发展，相应出现了各种数字锁相环路，它们在数字信号传输的载波同步、位同步、相位解调等方面发挥了重要的作用。
锁相环路所以能得到如此广泛的应用，是由其独特的优良性能所决定的。
它具有载波跟踪特性，作为一个窄带跟踪滤波器，可提取淹没在噪声之中的信号；用高稳定的参考振荡器锁定，可作提供一系列频率高稳定的频率源；可进行高精度的相位与频率测量等等。
它具有调制跟踪特性，可制成高性能的调制器解调器。
它具有低门限特性，可大大改善模拟信号和数字信号的解调质量。
1 锁相环的基本知识1.1 锁相环的原理锁相环就是自动控制完成同步。
能够实现两个电信号相位同步的自动控制系统叫做锁相环路，简称锁相环。
锁相环是一个系统跟踪另一个系统的装置，更精确的说，就是一个系统中由振荡器产生的输出信号在频率和相位上与参考信号或输入信号同步。
当输入信号和环路的输出信号存在相位差的时，在锁相环控制机构的控制下，VCO 的输出信号和PD 的输入信号的相差减至最小。
因此，在这个控制系统中，输出信号相位其实是锁定到参考信号或输入信号的相位上的。
锁相环电路设计与应用
锁相环电路设计与应用锁相环（Phase-Locked Loop，PLL）是一种常见的电路设计和应用，广泛应用于通信、计算机、音频、视频、测量等领域。
本文将介绍PLL的基本原理、电路设计以及应用。
一、PLL的基本原理PLL是一种反馈控制系统，通过比较两个输入信号的相位差，并根据差异信号来调整时钟信号的相位和频率，使得输出信号与输入信号同步，以稳定输出信号的相位和频率。
PLL通常由以下几个主要组成部分构成：1. 相频比较器（Phase/Frequency Detector，PFD）：将输入信号与反馈信号进行比较，产生差异信号。
2. 电压控制振荡器（Voltage-Controlled Oscillator，VCO）：根据差异信号调整输出信号的频率和相位。
3. 低通滤波器（Low-Pass Filter，LPF）：用于滤除VCO输出信号中的高频噪声。
4. 分频器（Divider）：将VCO输出信号进行频率分频。
PLL的工作原理如下：1.将输入信号与反馈信号经过PFD进行比较，得到差异信号。
差异信号表示输入信号与反馈信号之间的相位差和频率差。
2.差异信号经过低通滤波器进行滤波，得到一个DC信号，用于表示相位差和频率差。
3.DC信号经过增益放大后，作为控制信号输入到VCO中。
VCO输出的信号经过分频器进行频率分频，再与输入信号进行比较，形成反馈信号。
4.反馈信号经过低通滤波器进行滤波，形成新的输入信号，进一步调整VCO输出的相位和频率，使得输出信号与输入信号同步。
二、PLL的电路设计PLL的电路设计需要考虑以下几个方面：1.选择合适的PFD：根据输入信号的特点选择合适的PFD，常见的有异或门和锁相比较器等。
2.设计合适的滤波器：根据设计要求，设计合适的低通滤波器，用于滤除VCO输出信号中的高频噪声。
3.选择合适的VCO：根据设计要求选择合适的VCO，考虑信号频率范围、线性度、功耗等因素。
4.确定适当的分频比：根据设计要求确定适当的分频比，实现对输出信号频率的控制。
锁相环设计
锁相环设计锁相环路(PLL)通常由鉴相器(PD)、环路滤波器(LP)、压控振荡器(VCO)和可编程分频器组成，外部晶体振荡器经R分频产生的参考频率与VCO的输出频率经N分频后，在鉴相器中相位比较，产生误差控制电压，经环路滤波器滤除高频分量和噪声后，控制VCO产生所需振荡频率。
图1 锁相环的基本框图锁相环路(PLL)和AGC电路一样，也是一种反馈控制电路。
它是一个相位误差控制系统，是将参考信号与输出信号之间的相位进行比较，产生相位误差电压来调整输出信号的相位，以达到与参考信号同频率的目的，从而实现了对信号的频率漂移进行跟踪。
在达到同频率的状态下，两个信号之间的稳定相差亦可做得很小。
下面介绍锁相环工作的大致过程：鉴相器是个相位比较装置。
它把输入信号和压控振荡器的输出信号Uo(t)的相位进行比较，产生对应于两个信号相位差的误差电压Ue(t)。
环路滤波器的作用是滤除误差电压、Ue(t)中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性。
压控振荡器受环路滤波器输出电压Uo(t)的控制，使振荡频率向参考频率靠拢，二者的差拍频率越来越低，使两者的频率相同、保持一个较小的剩余相差直至消除频差而锁定为止。
在环路开始工作时，如果输入信号频率与压控振荡器频率不同，则由于两信号之间存在固有的频率差，它们之间的相位差就会一直变化，结果鉴相器输出的误差电压就在一定范围内变化。
在这种误差电压的控制下，压控振荡器的频率也在变化。
所以，锁相就是压控振荡器被一个外来基准信号控制，使得压控振荡器输出信号的相位和外来基准信号的相位保持某种特定关系，达到相位同步或相位锁定的目的。
若压控振荡器的频率能够变化到与输入信号频率相等，在满足稳定性条件下就在这个频率上稳定下来。
达到稳定后，输入信号和压控振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值，这时环路就进入“锁定”状态。
这就是锁相环工作的大致过程。
下面以美国国家半导体公司的锁相芯片LMX2326进行说明。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
频率范围：
锁相环能够锁定的频率范围，一般由VCO频率范围决定；
科
相位噪声：
锁相环输出信号的相位噪声，分为带内噪声和带外噪声；
学
锁定时间：
锁相环由当前稳定频点跳变并稳定在另一个频点所需要的时间；
频率步长：
锁相环能提供的最小频率分辨步长；
工作电流
电
所 究 分 研 S 山 子 CA E 昆 M 所 究 研 S 子 CA 电 E 微 IM 究 院 KS 研 学 子 CA 电 E 微 IM 院 KS
C
电
所 究 分 研 S 山 子 CA E 昆 M 所 究 研 S 子 CA 电 E 微 IM 究 院 KS 研 学 子 CA 电 E 微 IM 院 KS
电荷泵型整数分频锁相环
H open s I CP 2
I CP
D
Q
K vco CzC p N s s C z C p 1 sRz C C z p
学
充放电电流源的不匹配
器件不匹配； 电荷共享； 沟道长度调制；
Reference spur
V p
I CP , p
I CP
UP
I CP
Vtune
DW
Vn
I CP ,n
电
所 究 分 研 S 山 子 CA E 昆 M 所 究 研 S 子 CA 电 E 微 IM 究 院 KS 研 学 子 CA 电 E 微 IM 院 KS
KVCO s
p1 p 2
p1
p2
o 1 s2 VCO 1 K H s KVCO s s 2 PD LPF 1 1 n s p1 p2
电
所 究 分 研 S 山 子 CA E 昆 M 所 究 研 S 子 CA 电 E 微 IM 究 院 KS 研 学 子 CA 电 E 微 IM 院 KS
所 究 分 研 S 山 子 CA E 昆 M 所 究 研 S 子 CA 电 E 微 IM 究 院 KS 研 学 子 CA 电 E 微 IM 院 KS
锁相环设计
阴亚东
科
学
电
所 究 分 研 S 山 子 CA E 昆 M 所 究 研 S 子 CA 电 E 微 IM 究 院 KS 研 学 子 CA 电 E 微 IM 院 KS
TypeⅠ型锁相环
锁相环开环传递函数在原点只存在一个极点； 理论上对于固定频率输入，输入输出之间存在固定偏差；
i
K PD
科
学
H LPF ( S )
KVCO S
o
KVCO H open s K PD H LPF s S KVCO K H s PD LPF H open s i s o S lim s 2i s 0 s s K PD H LPF s KVCO K PD H LPF 0 KVCO i 1 H open s 1 K PD H LPF s KVCO S s e o i i s K PD H LPF s KVCO i
电
所 究 分 研 S 山 子 CA E 昆 M 所 究 研 S 子 CA 电 E 微 IM 究 院 KS 研 学 子 CA 电 E 微 IM 院 KS
为什么需要锁相环？
科
学
电
所 究 分 研 S 山 子 CA E 昆 M 所 究 研 S 子 CA 电 E 微 IM 究 院 KS 研 学 子 CA 电 E 微 IM 院 KS
H LPF ( S )
KVCO S
o
科
e,FD
学
N
KVCO K KVCO HLPF s VCO 1 s s s o REF FD PFD LPF KVCO KVCO KVCO KVCO VCO 1 KPDH LPF s 1 KPDH LPF s 1 KPDH LPF s 1 KPDH LPF s s s s s KPDH LPF s
以线性化模型分类：
TypleⅠ：理论上ΦREF与反馈相位ΦBAK之间必须存在相位差； Typle Ⅱ：理论上ΦREF与反馈相位ΦBAK之间不存在相位差；
以实现方式分类：
模拟锁相环 数字锁相环
电
所 究 分 研 S 山 子 CA E 昆 M 所 究 研 S 子 CA 电 E 微 IM 究 院 KS 研 学 子 CA 电 E 微 IM 院 KS
REF BAK
out
N / N 1
N
t1 N 1 t 2 N t N 1 t1 t 2 t1 t 2
电
所 究 分 研 S 山 子 CA E 昆 M 所 究 研 S 子 CA 电 E 微 IM 究 院 KS 研 学 子 CA 电 E 微 IM 院 KS
使用Σ-Δ调制器，抑制小数杂散；
锁相环的改进2
整数锁相环中频率步长与锁定时间的折中
频率步长决定参考频率； 为抑制Reference Spur，fREF>>ωp>>ωc； 锁定时间tL∝ ωc；
科
学
小数分频锁相环
使用小数分频器，fVCO=(N+M)fREF ，其中N为整数，M为小数；
改变分频器的分频系数，在t1时间内分频器分频系数为N+1，在t2时间内分频系数为N；
电
所 究 分 研 S 山 子 CA E 昆 M 所 究 研 S 子 CA 电 E 微 IM 究 院 KS 研 学 子 CA 电 E 微 IM 院 KS
TypeⅡ型锁相环
利用电荷泵使锁相环传递函数在原点存在两个极点； 理论上对于固定频率输入，输入输出之间无固定偏差； 为了保证稳定，需要额外产生一个零点；
s KVCO 1 z o s K REF FD 1 K H s VCO s s 1 1 PD LPF s p 1 p 2 K PD H LPF s
科
z
p1 p 2
lg
input
lg
z
p1 p 2
电
所 究 分 研 S 山 子 CA E 昆 M 所 究 研 S 子 CA 电 E 微 IM 究 院 KS 研 学 子 CA 电 E 微 IM 院 KS
锁相环改进1
死区
鉴频器/电荷泵的非理想特性及影响
科
由于电容效应，开启电荷泵需要一定脉冲，而脉冲与ΔΦ成正比；这意味着死区将使ΔΦ随机积 累，最终产生“抖动” (jitter)
i
K PD
科
学
H LPF ( S )
Rz
KVCO S
o
1 sRz C K H open s K PD H LPF s VCO s sC H open s K PD H LPF s KVCO 1 sRz C o 2 i 1 H open s s C s K PD H LPF s KVCO Rz C K PD H LPF s KVCO s2 e o i 2 s C s K PD H LPF s KVCO Rz C K PD H LPF s KVCO i i i s2 lim s 2 2 0 s0 s s C s K PD H LPF s KVCO Rz C K PD H LPF s KVCO
鉴频鉴相器/电荷泵的改进
消除死区——增加延迟单元 消除充放电电流的不匹配——增加电流负反馈校准电路 消除电荷共享——增加自举电路
D
f BAK
科
学
Q
f REF
CK Q
UP
UN
CK Q
Vm
Vtune
Vx
DW
DN
D
Q
Vbn
电
所 究 分 研 S 山 子 CA E 昆 M 所 究 研 S 子 CA 电 E 微 IM 究 院 KS 研 学 子 CA 电 E 微 IM 院 KS
一般可以将参考时钟噪声ΦREF、鉴相器/电荷泵噪声ΦPD、分频器噪声ΦFD归为为 输入噪声，其在锁相环环路中呈现低通特性； VCO噪声在锁相环环路中呈现高通特性； 锁相环输出噪声为各种噪声总和；
VCO
1 f3 1 2 f 1
科
学
VCO
f
p1
p2
lg
lg
PLL
input
VCO型锁相环
控制量为VCO振荡频率； 能够轻易实现频率倍增； 一般为TypeⅡ系统；
REF BAK
out
科
学
延迟线型锁相环
控制量为延迟线的延迟时间； 相位噪声小于VCO；
out
REF
为TypeⅠ系统；
无法实现频率倍增；
电
所 究 分 研 S 山 子 CA E 昆 M 所 究 研 S 子 CA 电 E 微 IM 究 院 KS 研 学 子 CA 电 E 微 IM 院 KS
ωp ； ωc为截止频率，约为锁相环环路带宽。
电
所 究 分 研 S 山 子 CA E 昆 M 所 究 研 S 子 CA 电 E 微 IM 究 院 KS 研 学 子 CA 电 E 微 IM 院 KS
噪声分析
e ,REF
e,PFD / CP
e,LPF
e,VCO
K PD
1 sRz C H s LPF sC c K PD KVCO Rz z 1 R C z c z n c z