EEPROM存储器概述

非易失性存储器概述一、介绍这篇文章论述了非易失性存储器（NVM）基本概况。

第1部分介绍了非易失性存储器的主要背景以及一些存储器的基本术语。

第2部分主要阐述了非易失性存储器的工作原理（通过热电子注入实现编程）。

第3部分包含了非易失性存储器的擦除原理，以及隧道效应。

第4部分介绍了用于预测非易失性存储器的编程特性的模型，用“幸运电子”模型来表述热电子注入模式。

第5部分主要介绍非易失性存储器可靠性，包括在数据保存、耐受力和干扰影响下的可靠性。

关键词：非易失性，存储器，热电子注入，隧道效应，可靠性，保存，存储干扰，EEPROM，Flash EEPROM。

存储器分为两大类：易失性存储器和非易失性存储器。

易失性存储器在掉电后会失去其所存储的数据，故而需要继续不断的电源才能保存数据。

大部分的随机存取存储器（RAM）都是易失性的。

非易失性存储器则在掉电后不会丢失数据。

一个非易失性存储器（NVM）本质上是一个MOS管，由一个源极、一个漏极、一个门极，以及一个浮栅。

与常用的MOSFET 不同的是，NVM多了一个浮栅，浮栅与其它部分是绝缘的。

非易失性存储器又细分为两个主要的分类：浮栅型和电子俘获型。

Kahng 和Sze在1967年发明了第一个浮栅型器件。

在这种器件中，电子受隧道效应的影响，通过一个3nm厚的二氧化硅层，从一个浮栅中转移到基层中。

通过隧道效应，非易失性存储器可以更容易地被擦除或改写，通常隧道效应只在厚度小于12nm的氧化物中存在。

浮栅中存储电子后，可以使得阈值电压被降低或者提高，而阈值电压的高低也就分别代表了逻辑值1或0。

在浮栅型存储器件中，电子（也即是数据）存储在浮栅中，故而掉电后，数据不会丢失。

所有的浮栅型存储器件都是一样的存储单元结构，如下图1所示，一个存储单元由门极MOS 管堆叠而成。

第一个门是浮栅门，被埋在栅氧化层（Gate Oxide）和内部多晶硅绝缘层（IPD）之间，位于控制门（Control Gate）的下方。

内部多晶硅绝缘层将浮栅隔绝起来，它可以是氧化物，或者氧化物-氮化物-氧化物层（ONO）。

SiO2绝缘层将MOS管包围起来，作为保护层，使其免受划伤和杂质污染。

第二个门极是控制门，这个门是可以被外部所接触到的。

浮栅门常用在EPROM里（Electrically Programmable Read Only Memory）和EEPROM 里（Electrically Erasable and Programmable Read Only Memory）。

图1：基本的浮栅门结构电子俘获型器件最早于1967年发明，是最早的电改写（Electrically Alterable）半导体器件。

在这类器件中，电子（即数据）存储在分立的氮化物陷阱中，并且掉电后仍能保持。

电子俘获型器件通常用在MNOS (Metal Nitride Oxide Silicon，金属氮-氧化物半导体) [3], [4], SNOS (Silicon Nitride Oxide Semiconductor硅氮-氧化物半导体) [5], 和SONOS (Silicon Oxide Nitride Oxide Semiconductor硅氧化物-氮化物-氧化物半导体) [6]中。

典型的电子俘获型存储器结构可参考图2。

图2 ：MNOS存储单元MNOS存储器件中的电子是通过量子隧道效应，由沟道注入到氮化物中，注入要穿过一层超薄的氧化物，通常厚度在1.5-3nm之间。

第一个EPROM浮栅型器件，其浮栅是由重掺杂的多晶硅组成，这种材质之前通常用在雪崩注入MOS存储器中（FAMOS）。

其中的栅氧化层的厚度约为100nm，以防止浮栅与基层之间短路或者漏电。

EPROM写入时，对漏极（Drain）施加一个偏置电压，使之产生雪崩效应，此时电离物中的电子即可通过漏极注入到浮栅中。

FAMOS只能用VU或者X射线进行擦除。

EPROM一般被当作系统样机设计中的工具。

现在，EPROM有两种，一种陶瓷封装，提供了石英窗口，可供UV照射来进行改写；另一种塑封，没有石英窗口，这种器件是一次改写器件（OTP）。

OTP器件的优点是价格便宜，然而，组装后无法进行额外的测试。

陶瓷封装的EPROM相对较贵，组装后也可以进行额外的测试，存储内容也可由UV光来改写。

尽管早在1970年代，UV擦除、电编程的存储器件成功商业化，但制造一种电擦写的存储器件（EEPROM）仍有相当大的吸引力。

H.lizuka等人发明了第一只可电擦写的NVM，即层叠式雪崩注入MOS存储器件（SAMOS，专业名词，翻译不准，还是尽量搜英文吧）。

SAMOS 由一个外部控制极，两个多晶硅极组成。

外部控制极使得电擦除成为可能，并且能提高擦除效率。

EEPROM可以通过电来改写数据，从而取代了UV照射方法，相比UV照射来说，EEPROM 的优势在于更便宜的封装价格、更方便的擦写。

劣势就是EEPROM的存储单元的体积相比EPROM要大上两三倍，所以EEPROM的晶粒体积更大。

EEPROM存储单元由两个晶体管组成，一个浮栅晶体管，一个选择极晶体管，如图3所示。

当要改写数据时，通过选择极晶体管来选择或反选某个浮栅。

再加上纠错电路或者冗余电路，晶料的体积又变得更大了。

图3：具有选择极的EEPROM在20世纪80年代，一种新的非易失性存储器被发明出来，它就是Flash EEPROM。

这个产品最初只不过是把EPROM改变了一下，使其变得可以电擦写而已。

这种器件通过热电子注入效应来进行写入，通过隧道效应进行擦除。

Flash EEPROM不能按位擦写，每次都只能擦除整片芯片或者其中某一个扇区。

由于Flash不需要EEPROM进行位擦除所需要的选择极，故而Flash移除了选择极，因此flash的存储单元比EEPROM小两到三倍。

这种类型的Flash EEPROM的单元结构与图1的类似。

（术语翻译此处省略）二、基本编程方法针对浮栅型和电子俘获型器件，编程需要将电子分别注入到浮栅或氮化层中。

要改变NVM 中的电荷（或者说数据），有两个基本的方法可以使用：薄氧化物中的FN隧道效应（厚度小于12nm）或者是热电子注入。

1，隧道效应在NVM中最重要的改写方法之一就是隧道效应。

当一个大的电压Vcg施加于是控制极上时，它的能带结构会受到影响，如下图4所示。

图4：浮栅型存储器通过隧道效应编程时的能带结构示意图如上图：e c和e v分别为传导带和化合带，E g是能隙（对于硅材质来说为1.1电子伏带），f b 硅-二氧化硅能量垫垒（对电子来说是3.2电子伏特，对空洞来说是4.7电子伏特）。

施加电压V cg产生的电场形成电位势。

对于基带中的电子来说，势垒提供了一个隧道，最被电子通过栅氧化物，聚集到多晶硅浮栅中。

对于IPD和栅氧化层来说，它们的能带是不一样的，这主要是因为他们的材料厚度差异所导致。

IPD厚度在般在25到45nm之羊，而栅氧化层只有5~12nm。

浮栅中的电子会产生一个隧道电流，如下式：(1)其中：(2)(3)h表示普朗克常数；表示注射表面的能量垫垒（对硅-二氧化硅来说，是3.2电子伏特）；q表示每个电子所带的电荷（1.6x10-19库仑）m表示一个自由电子的质量；m*表示电子在能隙中的有效质量（0.42m），= h/2?inj表示注射表面的电场(V/cm)V app氧化物隧道的跨导电压；V fb表示平能带电压；t ox表示隧道氧化层的厚度；式1显示隧道电流随着电压Vapp的增加而呈指数增长，增加的电流同时又会增加氧化层上的电场强度。

图5显示了NVM跨扇区的电子隧道效应电位Vcg与源极电压Vs、漏极电压Vd以及基极电压Vsub是一致的。

图5：Flash编程中的隧道效应另外，还有一种方法可以进行Flash编程操作，此方法称为漏极隧道法。

在某些对编程速度有要求的场合，此方法可能更适用，如图6所示，更小的注射面积意味着更大的隧道电流。

图6：用漏极隧道法对Flash进行编程2，热电子注入（HCI）NVM也可以采用热电子注入方法来进行编程。

热电子注入方法如下：对于以P型半导体为基材，N型半导体作NVM的存储器，采用热电子注入；对于N型半导体为基材，P型半导体作NVM的存储器，采用热空穴注入。

热空穴注入的速度非常慢，因为空穴的质量和硅-二氧化硅能势垒问题。

也因为如此，目前所有NVM制造商均采用P型半导体为基材，N型半导体作NVM来制造存储器。

对于单个存储单元来说，热电子注入编程的时候是通过漏极给浮栅注入热电子。

当漏极加上电压Vd时，热电子被侧向电场加速，沿道沟道进入到更高电势的栅极耗尽区。

一旦电子获得足够能量，就可以穿过基层与绝缘层能量垫垒（3.2电子伏特）。

在正电压Vd和沟道电压的作用下，被注入到N沟道氧化物存储单元中的电子会返回到基材中，除非这时候有一个更高的正电压Vcg来将电子推回浮栅中。

NVM热电子注入过程中的能垫带如图7所示。

图7：NVM热电子注入过程中的能垫带当浮栅完全充电后，门电流Ig会减少到零为止。

这是因为氧化物电场电压Eox开始排斥电子（在注入过程中，是吸引电子）。

一般来说，Vcg给浮栅充电，而Vd增加编程的速度。

正如图8所示的跨扇区NVM热电子注入过程。

Vcg和Vd分别为15V和10V，而Vs和Vsub 为地电位。

图中P面也有显示，它也是分离N沟道和P型MOS管的必要步骤。

图8：热电子注入过程中的编程方法三、基本擦除方法第二部分讲到了两种编程方法，隧道效应法和热电子注入法。

为了对NVM重新编程，第一步就是要擦除其中的数据。

这一部分将介绍工业中通用的擦除方法。

注入到浮栅中的电子被电垫位3.2电子伏特的氧化物能势垒所困住。

由于硅氧化物的潜在电位势大于3.0电子伏特，所以电子本身的自发辐射可忽略不计。

由于浮栅中充满带负电荷的电子，故而阈值电压Vt变得更高。

有两种方法可以将电子从浮栅中移除。

UV照射隧道效应1， UV照射如图9：通过UV辐射，电子获得足够的能量来越过能势垒，这样电子会从浮栅中逃逸出来，回到基层的控制门中，这样就减少了Vt。

通常将Vt从编程状态变为中性或者擦除状态，需要10分钟的时间。

图9：UV照射擦除NVM时的能势带示意图2，隧道效应隧道效应也可以用来擦除NVM。

其中一个方法就是给控制极一个大的反向电压。

此时的能势带结构如图10所示。

Vcg增加了电场强度，从而产生一个势垒，这个垫垒使得电子可以从浮栅中逃逸出来，经过薄薄的氧化层，到达基层中。

图10：隧道效应擦除NVM时的能势带图图11a和图11b显示了两种擦除Flash的方法，对于均匀的隧道来说，可以加一个大的负电压Vcg，或者可以给漏极一侧的隧道加Vd电压，反向电压Vcg和正向电压Vd都会起作用。

图11a：均匀隧道效应擦除Flash图11b：漏极隧道效应擦除Flash一般来说，均匀隧道效应比漏极隧道效应要慢一点，但是漏极隧道效应容易引起一些可靠性的问题，这主要是由于漏极区域小，电流密度大，而大电子束会集中在漏极的一小部分区域上，从而有可能导致氧化层的损坏。