抗干扰电路
抗干扰电路1
如图所示为抗干扰声控开关电路。该电路由话筒S、选频放大器、单稳整形电路IC1、信号存储器IC2a与IC2b、可控硅交流开关SCR及脉冲清零电路IC4等组成。
电路中BG1为9014或3DG4M、3DG201、3DG401、3DG8A和3DG88等。BG2、BG3选用3D G12或3DG130。IC1、IC4也可用一只双时基电路556来取代。IC2a、IC2b、IC3a分别为正沿触发双D触发器集成电路74LS74的一半。二极管D1～D7选用2CP型。其他元件无特殊要
求。SCR的耐压应大于400V，工作电流视负载电流而定。
抗干扰电路2
抗干扰电路4
抗干扰电路6
抗干扰电路8
抗干扰电路9 抗干扰电路10
抗干扰电路11 抗干扰电路12
抗干扰电路13
抗干扰电路14
抗干扰设计原则
> 抗干扰设计原则 1.电源线的设计 （1）选择合适的电源 （2）尽量加宽电源线 （3）保证电源线、底线走向和数据传输方向一致 （4）使用抗干扰元器件 （5）电源入口添加去耦电容（10~100uf） 2.[ 3.地线的设计 （1）模拟地和数字地分开 （2）尽量采用单点接地 （3）尽量加宽地线 （4）将敏感电路连接到稳定的接地参考源 （5）对pcb板进行分区设计，把高带宽的噪声电路与低频电路分开 （6）尽量减少接地环路（所有器件接地后回电源地形成的通路叫“地线环路”）的面积 3.. 4.元器件的配置 （1）不要有过长的平行信号线 （2）保证pcb的时钟发生器、晶振和cpu的时钟输入端尽量靠近，同时远离其他低频器件（3）元器件应围绕核心器件进行配置，尽量减少引线长度 （4）对pcb板进行分区布局 （5）考虑pcb板在机箱中的位置和方向 （6）缩短高频元器件之间的引线 4.】 5.去耦电容的配置 （1）每10个集成电路要增加一片充放电电容（10uf） （2）引线式电容用于低频，贴片式电容用于高频 （3）每个集成芯片要布置一个的陶瓷电容 （4）对抗噪声能力弱，关断时电源变化大的器件要加高频去耦电容 （5）电容之间不要共用过孔 （6）去耦电容引线不能太长 5.— 6.降低噪声和电磁干扰原则 （1）尽量采用45°折线而不是90°折线（尽量减少高频信号对外的发射与耦合） （2）用串联电阻的方法来降低电路信号边沿的跳变速率 （3）石英晶振外壳要接地 （4）闲置不用的们电路不要悬空 （5）时钟垂直于IO线时干扰小 （6）尽量让时钟周围电动势趋于零
（7）IO驱动电路尽量靠近pcb的边缘 （8）- （9）任何信号不要形成回路 （10）对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略 （11）通常功率线、交流线尽量在和信号线不同的板子上 6.其他设计原则 （1）CMOS的未使用引脚要通过电阻接地或电源 （2）用RC电路来吸收继电器等原件的放电电流 （3）总线上加10k左右上拉电阻有助于抗干扰 （4）采用全译码有更好的抗干扰性 （5）~ （6）元器件不用引脚通过10k电阻接电源 （7）总线尽量短，尽量保持一样长度 （8）两层之间的布线尽量垂直 （9）发热元器件避开敏感元件 （10）正面横向走线，反面纵向走线，只要空间允许，走线越粗越好（仅限地线和电源线）（11）要有良好的地层线，应当尽量从正面走线，反面用作地层线 （12）保持足够的距离，如滤波器的输入输出、光耦的输入输出、交流电源线和弱信号线等（13）长线加低通滤波器。走线尽量短截，不得已走的长线应当在合理的位置插入C、RC、或LC低通滤波器。 （14）> （15）除了地线，能用细线的不要用粗线。 7.布线宽度和电流 一般宽度不宜小于（8mil) 在高密度高精度的pcb上，间距和线宽一般(12mil) 当铜箔的厚度在50um左右时，导线宽度1~(60mil) = 2A 公共地一般80mil,对于有微处理器的应用更要注意 8.} 9.电源线尽量短，走直线，最好走树形，不要走环形 9.布局 10.首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加;过小，则散热不好，且邻近线条易受干扰。 在确定PCB尺寸后.再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。 在确定特殊元件的位置时要遵守以下原则： (1)尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。 (2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。
最新射频电路板抗干扰设计
射频电路板抗干扰设 计
射频电路板抗干扰设计摘要:为保证电路性能,在进行射频电路印制电路板( PCB)设计时应考虑电磁兼容性,这对于减小系统电磁信息辐射具有重要的意义。文中重点讨论按元器件的布局与布线原则来最大限度地实现电路的性能指标,达到抗干扰的设计目的。通过几个实验测试事例,分析了影响印制板抗干扰性能的几个不同因素,说明了印制板制作过程中应采取的实际的解决办法。 引言随着通信技术的发展,无线射频电路技术运用越来越广,其中的射频电路的性能指标直接影响整个产品的质量,射频电路印制电路板( PCB)的抗干扰设计对于减小系统电磁信息辐射具有重要的意义。射频电路PCB的密度越来越高, PCB设计的好坏对抗干扰能力影响很大,同一电路,不同的PCB设计结构,其性能指标会相差很大。电磁干扰信号如果处理不当,可能造成整个电路系统的无法正常工作,因此如何防止和抑制电磁干扰,提高电磁兼容性,就成为设计射频电路PCB时的一个非常重要的课题。 电磁兼容性EMC是指电子系统在规定的电磁环境中按照设计要求能正常工作的能力。电子系统所受的电磁干扰不仅来自电场和磁场的辐射,也有线路公共阻抗、导线间耦合和电路结构的影响。在研制设计电路时,希望设计的印制电路板尽可能不易受外界干扰的影响,而且也尽可能小地干扰影响别的电子系统。 设计印制板首要的任务是对电路进行分析,确定关键电路。这就是要识别哪些电路是干扰源,哪些电路是敏感电路,弄清干扰源可能通过什么路径干扰敏感电路。射频电路工作频率高,干扰源主要是通过电磁辐射来干扰敏感电路,因此射频电路PCB板抗干扰设计的目的是减小PCB板的电磁辐射和PCB 板上电路之间的串扰。 1 射频电路板设计 1. 1 元器件的布局 由于SMT一般采用红外炉热流焊来实现元器件的焊接,因而元器件的布局影响到焊点的质量,进而影响到产品的成品率。而对于射频电路PCB设计而言, 电磁兼容性要求每个电路模块尽量不产生电磁辐射,并且具有一定的抗电磁干扰能力,因此元器件的布局也影响到电路本身的干扰及抗干扰能力,直接关系到所设计电路的性能。故在进行射频电路PCB 设计时除了要考虑普通PCB设计时的布局外,主要还须考虑如何减小射频电路中各部分之间的相互干扰、如何减小电路本身对其他电路的干扰以及电路本身的抗干扰能力。 根据经验,射频电路效果的好坏不仅取决于射频电路板本身的性能指标,很大部分还取决于与CPU处理板间的相互影响,因此在进行PCB设计时,合理布局显得尤为重要。布局的总原则是元器件应尽可能同一方向排列,通过选择PCB进入熔锡系统的方向来减少甚至避免焊接不良的现象;根据经验元器件间最少要有
传感器、变送器的抗干扰能力设计
传感器及变送器抗干扰能力的设计 一、前言. 传感器变送器的应用非常广泛，不论是在工业、农业、国防建设，还是在日常生活、教育事业以及科学研究等领域，处处可见模拟传感器的身影。但在模拟传感器的设计和使用中，都有一个如何使其测量精度达到最高的问题。 而众多的干扰一直影响着传感器的测量精度，如：现场大耗能设备多，特别是大功率感性负载的启停往往会使电网产生几百伏甚至几千伏的尖脉冲干扰；工业电网欠压或过压（涉县钢铁厂供电电压在160V～310V波动），常常达到额定电压的35％左右，这种恶劣的供电有时长达几分钟、几小时，甚至几天；各种信号线绑扎在一起或走同一根多芯电缆，信号会受到干扰，特别是信号线与交流动力线同走一个长的管道中干扰尤甚； 多路开关或保持器性能不好，也会引起通道信号的窜扰；空间各种电磁、气象条件、雷电甚至地磁场的变化也会干扰传感器的正常工作；此外，现场温度、湿度的变化可能引起电路参数发生变化，腐蚀性气体、酸碱盐的作用，野外的风沙、雨淋，甚至鼠咬虫蛀等都会影响传感器的可靠性。 模拟传感器输出的一般都是小信号，都存在小信号放大、处理、整形以及抗干扰问题，也就是将传感器的微弱信号精确地放大到所需要的统一标准信号(如1VDC～5VDC或4mADC～20mADC)，并达到所需要的技术指标。 这就要求设计制作者必须注意到模拟传感器电路图上未表示出来的某些问题，即抗干扰问题。只有搞清楚模拟传感器的干扰源以及干扰作用方式，设计出消除干扰的电路或预防干扰的措施，才能达到应用模拟传感器的最佳状态。 二、干扰源、干扰种类及干扰现象. 传感器及仪器仪表在现场运行所受到的干扰多种多样，具体情况具体分析，对不同的干扰采取不同的措施是抗干扰的原则。这种灵活机动的策略与普适性无疑是矛盾的，解决的办法是采用模块化的方法，除了基本构件外，针对不同的运行场合，仪器可装配不同的选件以有效地抗干扰、提高可靠性。在进一步讨论电路元件的选择、电路和系统应用之前，有必要分析影响模拟传感器精度的干扰源及干扰种类。 1、主要干扰源 （1）静电感应 静电感应是由于两条支电路或元件之间存在着寄生电容，使一条支路上的电荷通过寄生电容传送到另一条支路上去，因此又称电容性耦合。 （2）电磁感应 当两个电路之间有互感存在时，一个电路中电流的变化就会通过磁场耦合到另一个电路，这一现象称为电磁感应。例如变压器及线圈的漏磁、通电平行导线等。 （3）漏电流感应 由于电子线路内部的元件支架、接线柱、印刷电路板、电容内部介质或外壳等绝缘不良，特别是传感器的应用环境湿度较大，绝缘体的绝缘电阻下降，导致漏电电流增加就会引起干扰。尤其当漏电流流入测量电路的输入级时，其影响就特别严重。 （4）射频干扰 主要是大型动力设备的启动、操作停止的干扰和高次谐波干扰。如可控硅整流系统的干扰等。 （5）其他干扰 现场安全生产监控系统除了易受以上干扰外，由于系统工作环境差，还容易受到机械干扰、热干扰及化学干扰等。
抗干扰设计原则
抗干扰设计原则 1.电源线的设计 （1）选择合适的电源 （2）尽量加宽电源线 （3）保证电源线、底线走向和数据传输方向一致 （4）使用抗干扰元器件 （5）电源入口添加去耦电容（10~100uf） 2.地线的设计 （1）模拟地和数字地分开 （2）尽量采用单点接地 （3）尽量加宽地线 （4）将敏感电路连接到稳定的接地参考源 （5）对pcb板进行分区设计，把高带宽的噪声电路与低频电路分开 （6）尽量减少接地环路（所有器件接地后回电源地形成的通路叫“地线环路”）的面积 3.元器件的配置 （1）不要有过长的平行信号线 （2）保证pcb的时钟发生器、晶振和cpu的时钟输入端尽量靠近，同时远离其他低频器件 （3）元器件应围绕核心器件进行配置，尽量减少引线长度 （4）对pcb板进行分区布局 （5）考虑pcb板在机箱中的位置和方向 （6）缩短高频元器件之间的引线 4.去耦电容的配置 （1）每10个集成电路要增加一片充放电电容（10uf） （2）引线式电容用于低频，贴片式电容用于高频 （3）每个集成芯片要布置一个0.1uf的陶瓷电容 （4）对抗噪声能力弱，关断时电源变化大的器件要加高频去耦电容 （5）电容之间不要共用过孔 （6）去耦电容引线不能太长 5.降低噪声和电磁干扰原则 （1）尽量采用45°折线而不是90°折线（尽量减少高频信号对外的发射与耦合） （2）用串联电阻的方法来降低电路信号边沿的跳变速率 （3）石英晶振外壳要接地 （4）闲置不用的们电路不要悬空 （5）时钟垂直于IO线时干扰小 （6）尽量让时钟周围电动势趋于零 （7） IO驱动电路尽量靠近pcb的边缘 （8）任何信号不要形成回路 （9）对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略 （10）通常功率线、交流线尽量在和信号线不同的板子上
模拟传感器的抗干扰措施
模拟传感器的抗干扰措施 龚瑞昆 曾秀丽 摘要：本文分析了影响模拟传感器小信号处理精度的干扰根源、干扰种类以及干扰现象，给出了实际应用中的各种抗干扰措施。 关键词：模拟传感器；小信号处理；抗干扰措施 中图分类号： TP212.1 文献标识码： A 一、前言 模拟传感器的应用非常广泛，不论是在工业、农业、国防建设，还是在日常生活、教育事业以及科学研究等领域，处处可见模拟传感器的身影。但在模拟传感器的设计和使用中，都有一个如何使其测量精度达到最高的问题。而众多的干扰一直影响着传感器的测量精度，如：现场大耗能设备多，特别是大功率感性负载的启停往往会使电网产生几百伏甚至几千伏的尖脉冲干扰；工业电网欠压或过压（涉县钢铁厂供电电压在160V～310V波动），常常达到额定电压的35％左右，这种恶劣的供电有时长达几分钟、几小时，甚至几天；各种信号线绑扎在一起或走同一根多芯电缆，信号会受到干扰，特别是信号线与交流动力线同走一个长的管道中干扰尤甚；多路开关或保持器性能不好，也会引起通道信号的窜扰；空间各种电磁、气象条件、雷电甚至地磁场的变化也会干扰传感器的正常工作；此外，现场温度、湿度的变化可能引起电路参数发生变化，腐蚀性气体、酸碱盐的作用，野外的风沙、雨淋，甚至鼠咬虫蛀等都会影响传感器的可靠性。模拟传感器输出的一般都是小信号，都存在小信号放大、处理、整形以及抗干扰问题，也就是将传感器的微弱信号精确地放大到所需要的统一标准信号(如1VDC～5VDC或4 mADC～20mADC)，并达到所需要的技术指标。这就要求设计制作者必须注意到模拟传感器电路图上未表示出来的某些问题，即抗干扰问题。只有搞清楚模拟传感器的干扰源以及干扰作用方式，设计出消除干扰的电路或预防干扰的措施，才能达到应用模拟传感器的最佳状态。 二、干扰源、干扰种类及干扰现象 传感器及仪器仪表在现场运行所受到的干扰多种多样，具体情况具体分析，对不同的干扰采取不同的措施是抗干扰的原则。这种灵活机动的策略与普适性无疑是矛盾的，解决的办法是采用模块化的方法，除了基本构件外，针对不同的运行场合，仪器可装配不同的选件以有效地抗干扰、提高可靠性。在进一步讨论电路元件的选择、电路和系统应用之前，有必要分析影响模拟传感器精度的干扰源及干扰种类。 1、 主要干扰源 （1）静电感应 静电感应是由于两条支电路或元件之间存在着寄生电容，使一条支路上的电荷通过寄生电容传送到另一条支路上去，因此又称电容性耦合。 （2）电磁感应 当两个电路之间有互感存在时，一个电路中电流的变化就会通过磁场耦合到另一个电路，这一现象称为电磁感应。例如变压器及线圈的漏磁、通电平行导线等。 （3）漏电流感应 由于电子线路内部的元件支架、接线柱、印刷电路板、电容内部介质或外壳等绝缘不良，特别是传感器的应用环境湿度较大，绝缘体的绝缘电阻下降，导致漏电电流增加就会引起干扰。尤其当漏电
防信号干扰电路
防信号干扰电路 发信站: BBS 水木清华站(Tue May 13 11:19:12 2003), 转信 在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？ 一、下面的一些系统要特别注意抗电磁干扰： 1、微控制器时钟频率特别高，总线周期特别快的系统。 2、系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。 3、含微弱模拟信号电路以及高精度A/D变换电路的系统。 二、为增加系统的抗电磁干扰能力采取如下措施： 1、选用频率低的微控制器： 选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的 方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度， 比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声 大约是时钟频率的3倍。 2、减小信号传输中的畸变 微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当Tpd＞Tr时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。------在线路传输的延时大于标准延时时间。 信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控 制器构成的系统中常用逻辑电话元件的Tr（标准延迟时间）为3到18ns之间。 在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4~ 20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过 孔数目也应尽量少，最好不多于2个。 当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现Td＞Trd的情况，印刷线路板越大系统的速度就越不能太快。 用以下结论归纳印刷线路板设计的一个规则： 信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。 3、减小信号线间的交叉干扰： A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点，由于A点信号的向前传输，到达B点后的信号反射和AB线的延迟，Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点，由于AB上信号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2Td的正脉冲信号。这就是信号间的交叉干扰。 干扰信号的强度与C点信号的di/at有关，与线间距离有关。当两信号线不是很长时，AB 上看到的实际是两个脉冲的迭加。 CMOS工艺制造的微控制由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加100~ 200mv噪声并不影响其工作。若图中AB线是一模拟信号，这种干扰就变为不能容忍。如印刷线路板为四层板，其中有一层是大面积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交叉干扰就会变小。原因是，大面积的地减小了信号线的特性阻抗，信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质
PCB的抗干扰设计的六大原则
PCB的抗干扰设计的六大原则 ( 发布日期/Update Time: 2010-6-30 ) 一电源线布置 1、根据电流大小，尽量调宽导线布线。 2、电源线、地线的走向应与资料的传递方向一致。 3、在印制板的电源输入端应接上10~100μF的去耦电容。 二地线布置 1、数字地与模拟地分开。 2、接地线应尽量加粗，致少能通过3倍于印制板上的允许电流，一般应达 2~3mm。 3、接地线应尽量构成死循环回路，这样可以减少地线电位差。 三去耦电容配置 1、印制板电源输入端跨接10~100μF的电解电容，若能大于100μF则更好。 2、每个集成芯片的Vcc和GND之间跨接一个0.01~0.1μF的陶瓷电容。如空间 不允许，可为每4~10个芯片配置一个1~10μF的钽电容。 3、对抗噪能力弱，关断电流变化大的器件，以及ROM、RAM，应在Vcc和 GND间接去耦电容。 4、在单片机复位端“RESET”上配以0.01μF的去耦电容。 5、去耦电容的引线不能太长，尤其是高频旁路电容不能带引线。 四器件配置 1、时钟发生器、晶振和CPU的时钟输入端应尽量靠近且远离其它低频器件。 2、小电流电路和大电流电路尽量远离逻辑电路。 3、印制板在机箱中的位置和方向，应保证发热量大的器件处在上方。 五功率线、交流线和信号线分开走线 功率线、交流线尽量布置在和信号线不同的板上，否则应和信号线分开走 线。 六其它原则 1、总线加10K左右的上拉电阻，有利于抗干扰。 2、布线时各条地址线尽量一样长短，且尽量短。 3、PCB板两面的线尽量垂直布置，防相互干扰。 4、去耦电容的大小一般取C=1/F，F为数据传送频率。 5、不用的管脚通过上拉电阻（10K左右）接Vcc，或与使用的管脚并接。 6、发热的元器件（如大功率电阻等）应避开易受温度影响的器件（如电解电容等）。
对于继电器控制系统电路抗干扰地一些建议
对于继电器控制电路抗干扰的一些建议 根据我在遥控和控制方面的工程经验 以及对几个作类似工作的人的指导的过程指导 要解决这个方面的问题 可以从以下几个方面考虑 1.继电器,尤其是控制大功率负载的继电器,尽量远离MCU等敏感部件 2.使用固态继电器,或者使用可控硅等电子开关来代替机械开关,这样就可以消除 负载产生的电火花,从而消除大部分的干扰,经过这样的处理,干扰源的干扰强度 能大大降低. 3.在开关的触点处,无论是使用电子开关还是使用机械开关,如果电流变化大的话 在触点上并联RC吸收回路和压敏电阻之类的限幅和高频干扰吸收回路,用来吸收 掉高频能量,同时大大降低了在开和瞬间的开关两端的电压,有利于保护机械开关的 触点,对于电子开关,更是消除了高压可能导致的击穿 4.如果被控制的部件的功率是在比较大的话,可以考虑两级控制方式,也就是用一个 小功率的继电器或者电子开关控制一个大功率的继电器或者电子开关,这样小功率的 继电器或者电子开关虽然接近控制单元电路,但是大功率的部分则远离这部分啊, 所以干扰强度将大大降低.还有就是可以考虑在这个中间插入光电耦合器,来切断 控制电路和被控制电路的电气连接,这样也能将干扰降低几十DB, 5.对MCU等控制电路加强抗干扰措施,可以考虑加入屏蔽罩,还有加强电源滤波,另外地线 也需要小心处理啊. 6.选用抗干扰性能比较强的控制器件,比如PIC,三菱,Motorola的MCU就相当不错,51性能一?br /> 其他的不太熟, 7.注意电路板的布局和布线,以及控制板的摆放等也能捞取抗干扰能力啊 1]用晶体三极管驱动的继电器 1.连接方法 用晶体三极管驱动继电器时，建议连接集电器使用。 另外，继电器为ON时外加额定电压、继电器为OFF时使电压为零是一种避免故障的使用方法。并且，在低电压线路（5V以下）中，请选择考虑到晶体三极管电压降落的电源电压、继电器品种。 （在5V线路里，建议使用线圈额定电压为4.5V型。） （○）集电器连接 最一般的连接，工作稳定。
电路抗干扰复习资料西南民族大学
负反馈放大器的4种组态？分为：电压串联电流串联电压并联电流并联 判断方法：电压：反馈网络与负载并联。将负载短路，反馈量为零 电流：反馈网络与负载串联。将负载短路，反馈量不为零。 电压串联负反馈电压并联负反馈电流串联负反馈电流并联负反馈4层含义：相关判断： 存在一个反向传输信号的电路有无反馈的判断 对输出量取样：电压 or 电流电压反馈、电流反馈 影响输入量：电压 or 电流串联反馈、并联反馈 影响效果：增大 or 减小正反馈、负反馈 正负反馈的判别方法：瞬时极性法。即在电路中，从输入端开始，沿着信号流向，走一圈，并标出某一时刻有关节点电压变化的斜率（正斜率或负斜率，用“+”、“-”号表示）。 放大电路中引入负反馈的一般原则： （1）为了稳定静态工作点，应引入直流负反馈；为了改善电路的动态性能，应引入交流负反馈。（2）根据信号源的性质引入串联或者并联负反馈： 当信号源为内阻较小的电压源时，应变相增大基本放大器的输入电阻以减小电压源的输出电流，从而降低内阻上的压降，获得尽可能大的输入电压，这样电压源将逼近理想状态－恒压源，更大程度上稳定被取样的输出，故应引入串联负反馈；当信号源为内阻较大的电压源时可接入电压跟随器，从而变为内阻较小的电压源。 当信号源为内阻较大的电流源时，应变相减小基本放大器的输入电阻，这样通过加剧Rs与Ri的悬殊使电流源更逼近理想状态－恒流源，可进一步忽略基本放大器输入电阻的变化(或采用不同方式实现基本放大器)，故应引入并联负反馈。 （3）根据负载对放大电路输出量的要求，即负载对其信号源的要求，决定引入电压负反馈或电流负反馈：当负载需要稳定的电压信号时，应引入电压负反馈；当负载需要稳定的电流信号时，应引入电流负反馈。 对于(1)并联负反馈电路，从求和端口看回去的信号源内阻是必不可少的，而从输入端口看回去的电压源内阻最好为0，故输入端口与求和端口间须串联一大电阻Rs，但深负反馈时因Rif=0，天生恒流源iI=Vs/Rs。 接于不同的输入端。 i X 串联：反馈量和 f X 输入量 i X 并联：反馈量和 f X 输入量接于同一输入端。
模拟传感器抗干扰措施
模拟传感器的应用非常广泛，不论是在工业、农业、国防建设，还是在日常生活、教育事业以及科学研究等领域，处处可见模拟传感器的身影。但在模拟传感器的设计和使用中，都有一个如何使其测量精度达到最高的问题。而众多的干扰一直影响着传感器的测量精度，如：现场大耗能设备多，特别是大功率感性负载的启停往往会使电网产生几百伏甚至几千伏的尖脉冲干扰；工业电网欠压或过压（涉县钢铁厂供电电压在160V～310V波动），常常达到额定电压的35％左右，这种恶劣的供电有时长达几分钟、几小时，甚至几天；各种信号线绑扎在一起或走同一根多芯电缆，信号会受到干扰，特别是信号线与交流动力线同走一个长的管道中干扰尤甚；多路开关或保持器性能不好，也会引起通道信号的窜扰；空间各种电磁、气象条件、雷电甚至地磁场的变化也会干扰传感器的正常工作；此外，现场温度、湿度的变化可能引起电路参数发生变化，腐蚀性气体、酸碱盐的作用，野外的风沙、雨淋，甚至鼠咬虫蛀等都会影响传感器的可靠性。模拟传感器输出的一般都是小信号，都存在小信号放大、处理、整形以及抗干扰问题，也就是将传感器的微弱信号精确地放大到所需要的统一标准信号(如1VDC～5VDC或4 mADC～20mADC)，并达到所需要的技术指标。这就要求设计制作者必须注意到模拟传感器电路图上未表示出来的某些问题，即抗干扰问题。只有搞清楚模拟传感器的干扰源以及干扰作用方式，设计出消除干扰的电路或预防干扰的措施，才能达到应用模拟传感器的最佳状态。 二、干扰源、干扰种类及干扰现象 传感器及仪器仪表在现场运行所受到的干扰多种多样，具体情况具体分析，对不同的干扰采取不同的措施是抗干扰的原则。这种灵活机动的策略与普适性无疑是矛盾的，解决的办法是采用模块化的方法，除了基本构件外，针对不同的运行场合，仪器可装配不同的选件以有效地抗干扰、提高可靠性。在进一步讨论电路元件的选择、电路和系统应用之前，有必要分析影响模拟传感器精度的干扰源及干扰种类。 1、主要干扰源 （1）静电感应 静电感应是由于两条支电路或元件之间存在着寄生电容，使一条支路上的电荷通过寄生电容传送到另一条支路上去，因此又称电容性耦合。 （2）电磁感应 当两个电路之间有互感存在时，一个电路中电流的变化就会通过磁场耦合到另一个电路，这一现象称为电磁感应。例如变压器及线圈的漏磁、通电平行导线等。 （3）漏电流感应 由于电子线路内部的元件支架、接线柱、印刷电路板、电容内部介质或外壳等绝缘不良，特别是传感器的应用环境湿度较大，绝缘体的绝缘电阻下降，导致漏电电流增加就会引起干扰。尤其当漏电流流入测量电路的输入级时，其影响就特别严重。 （4）射频干扰 主要是大型动力设备的启动、操作停止的干扰和高次谐波干扰。如可控硅整流系统的干扰等。（5）其他干扰 现场安全生产监控系统除了易受以上干扰外，由于系统工作环境较差，还容易受到机械干扰、热干扰及化学干扰等。 2、干扰的种类 （1）常模干扰
电路设计中的抗干扰措施
电路设计中的抗干扰措施 单片机测控系统的电路较复杂，产生干扰的原因很多。下面几种常用的抗干扰措施。 1、切断干扰的传播途径 1）增加干扰源（如电机、继电器）与敏感器件（如单片机）的距离，用地线把他们隔离或者在敏感器件加上屏蔽罩。 2）电路板合理分区，将强信号、弱信号、数字信号、模拟信号电路合理地分区域布置。 4）、单片机和大功率器件的地线要单独接地，以减小互相干扰。大功率器件要尽可能布置在电路板的边缘。 5）、在单片机I/O口，电路板连接线等关键地方，使用抗干扰元件可显著提高电路的抗干扰性能。 6）、晶振与单片机引脚尽量靠近，用地线把时钟区隔离起来，晶振外壳接地并固定。 2、尽量采用抗干扰性能强的单片机 1）、降低单片机内部的电源噪声 在传统的数字集成电路设计中，通常将电源端和地端分别布置在对称的两边。例如左下角为地，左上角为电源。这使得电源噪声穿过整个硅片。改进方法将单片机的电源和地安排在两个相邻的引脚上，这样不仅降低了穿过整个硅片的电流，还便于印制板上设计电源退耦电容，以降低系统噪声。 2）、降低时钟频率 单片机测控系统的时钟电路是一个调频噪声源，它不仅能干扰本系统，还对外界产生干扰，使其他系统的电磁兼容检测不能达标。在保证系统可靠性的前提下，选用时钟频率低的单片机可降低系统的噪声。以8051单片机为例，当最短指令周其为1US时，时钟是 12MHZ。而同样速度的MOTOROLA兼容单片机的厂商在不牺牲运算速度的前提下，将时钟频率降低到原来的1/3。特别是MOTOROLA公司新推出的68HC08系列单片机、内部采用了锁相倍频技术，将外部时钟除至32KHZ，而内部总线速度却提高到8MHZ，甚至更高。 3）、EFT技术 随着超大规模集成电路的发展，单片机内部的抗干扰技术也在不断进步。MOTOROLA 公司新推出的68HC08系列单片机，采用EFT技术进一步提高了单片机的抗干扰能力，当振荡电路的正弦波信号受到外界干扰时，其波形上会叠加一些毛刺。若以施密特电路对其整形时，这种毛刺会成为触发信号干扰正常的时钟信号。但是交替使用施密电路和RC滤波可以使这类毛刺不起作用，这就是EFT技术。 3、单片机测控系统中的频率抖动技术 将频率拉动信号叠加到输入信号的随机噪声上，虽然会增加转换的总噪声，但增加的噪声是用来补偿输出数码量化噪声的，可使量化误差不再输入信号的函数而是抖动噪声瞬时值的函数。因此，利用频率颤抖信号可去除量化噪声与输入信号之间的相关性。频率拉动信号的大小通常约为1/3LSB有效值。例如，在未加频率拉动的情况下，ADC输出的量化噪声是瞬时输入信号幅度的函数，量化拉动之后，因抖动信号的幅度不依赖于输入信号，故量化噪声与输入信号无关，从而消除了ADC输出谐波分量，但这是以增加总噪声为代价的。需要指出的是，并不一定在ADC输入端实际施加颤抖噪声，也可利用地转换器的热噪声作为频率抖动信号，但ADC要有足够的输出位数以确保能够去除输入信号与量化噪声的相关性。 4、防止漏电流的技术
单片机和数字电路怎么抗干扰
单片机和数字电路怎么抗干扰 形成干扰的基本要素有三个： (1)干扰源，指产生干扰的元件、设备或信号，用数学语言描述如下：du/dt，di/dt大的地方就是干扰源。如：雷电、继电器、可控硅、电机、高频时钟等都可能成为干扰源。 (2)传播路径，指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传播路径是通过导线的传导和空间的辐射。 (3)敏感器件，指容易被干扰的对象。如：A/D、D/A变换器，单片机，数字IC，弱信号放大器等。 抗干扰设计的基本原则是：抑制干扰源，切断干扰传播路径，提高敏感器件的抗干扰性能。(类似于传染病的预防) 1、抑制干扰源 抑制干扰源就是尽可能的减小干扰源的du/dt，di/dt。这是抗干扰设计中最优先考虑和最重要的原则，常常会起到事半功倍的效果。减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。减小干扰源的di/dt则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。 抑制干扰源的常用措施如下： (1)继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。仅加续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可动作更多的次数。 (2)在继电器接点两端并接火花抑制电路(一般是RC串联电路，电阻一般选几K到几十K，电容选0.01uF)，减小电火花影响。 (3)给电机加滤波电路，注意电容、电感引线要尽量短。 (4)电路板上每个IC要并接一个0.01μF～0.1μF高频电容，以减小IC对电源的影响。注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电容的等效串联电阻，会影响滤波效果。 (5)布线时避免90度折线，减少高频噪声发射。 (6)可控硅两端并接RC抑制电路，减小可控硅产生的噪声(这个噪声严重时可能会把可控硅击穿的)。 按干扰的传播路径可分为传导干扰和辐射干扰两类。 所谓传导干扰是指通过导线传播到敏感器件的干扰。高频干扰噪声和有用信号的频带不同，
电路中常见的几种单片机抗干扰技术
电路中常见的几种单片机抗干扰技术 对于提高单片机系统设计，提高系统的可靠性显得尤为重要。对单片机系统而言，干扰因素有两种，一是来源于系统外部环境和其它电气设备产生的干扰，通过传导和辐射等途径影响单片机系统正常工作;二是来源于系统内部，由系统结构、制造工艺等决定以及内部元器件在工作时产生干扰，通过地址、电源线、信号线、分布电容等传输，影响开关电源模块系统工作状态。一. 什么是干扰源？ 干扰源是指产生干扰的元件、设备或信号。产生的干扰包括： (1)电磁干扰，如继电器开关启动、静电放电、电网电压波动等都可能引起不同程度的瞬变浪涌电压，会造成IC和半导体器件PN结烧毁、氧化层击穿等。 (2)人为干扰，如机械振动、继电器触点抖动、元器件安装和电路板布线引起的电磁耦合、接插件接触不良、虚焊、放大器自激、电源纹波等。 (3)环境因素干扰，如噪声和环境温湿度、以及太阳黑子的变化，空间粒子辐射等。 每一个设备干扰造成的误操作，可能运行千次才出现一次，甚至是上万，百万才出现一次。时间上是一天，一个月，甚至是一年很多年。但是干扰出现所造成的严重后果，是我们无法想象到的。 在这里我先引用一个小插曲： 原来我在镇江做焊机的时候，老是出现焊机在上电瞬间有信号输出，出现的频率很高，最严重的一次是差点将一个客户员工的手指压到。后来我想了个方法就是是在信号输出的I/O口上加上一个50k的上拉电阻，发现问题还是有，但是出现的频率降下来了，后来又改用15k的电阻，就彻底地把那个问题给解决了。 干扰信号源也遵循欧姆定律，越存在干扰的场合，跟测试使用的上拉电阻也有联系。想知道他是怎么解决的，可以看下下面的文章： [话题] 【MCU每周论点】如何提高单片机的抗干扰能力? 亲你懂吗?二. 干扰源产生的原因是什么？ 下面回到正题，单片机干扰的原因还包括传播途径、敏感器件的使用，也会使单片机受
电路设计中抗干扰的方法
电路设计中抗干扰的方法（附电路图） 1、切断干扰的传播途径 1）增加干扰源（如电机、继电器）与敏感器件（如单片机）的距离，用地线把他们隔离或者在敏感器件加上屏蔽罩。 2）电路板合理分区，将强信号、弱信号、数字信号、模拟信号电路合理地分区域布置。 4）、单片机和大功率器件的地线要单独接地，以减小互相干扰。大功率器件要尽可能布置在电路板的边缘。 5）、在单片机I/O口，电路板连接线等关键地方，使用抗干扰元件可显著提高电路的抗干扰性能。 6）、晶振与单片机引脚尽量靠近，用地线把时钟区隔离起来，晶振外壳接地并固定。 2、尽量采用抗干扰性能强的单片机 1）、降低单片机内部的电源噪声 在传统的数字集成电路设计中，通常将电源端和地端分别布置在对称的两边。例如左下角为地，左上角为电源。这使得电源噪声穿过整个硅片。改进方法将单片机的电源和地安排在两个相邻的引脚上，这样不仅降低了穿过整个硅片的电流，还便于印制板上设计电源退耦电容，以降低系统噪声。 2）、降低时钟频率 单片机测控系统的时钟电路是一个调频噪声源，它不仅能干扰本系统，还对外界产生干扰，使其他系统的电磁兼容检测不能达标。在保证系统可靠性的前提下，选用时钟频率低的单片机可降低系统的噪声。以8051单片机为例，当最短指令周其为1US时，时钟是12MHZ。而同样速度的MOTOROLA兼容单片机的厂商在不牺牲运算速度的前提下，将时钟频率降低到原来的1/3。特别是MOTOROLA公司新推出的68HC08系列单片机、内部采用了锁相倍频技术，将外部时钟除至32KHZ，而内部总线速度却提高到8MHZ，甚至更高。 3）、EFT技术 随着超大规模集成电路的发展，单片机内部的抗干扰技术也在不断进步。MOTOROLA公司新推出的68HC08系列单片机，采用EFT技术进一步提高了单片机的抗干扰能力，当振荡电路的正弦波信号受到外界干扰时，其波形上会叠加一些毛刺。若以施密特电路对其整形时，这种毛刺会成为触发信号干扰正常的时钟信号。但是交替使用施密电路和RC滤波可以使这类毛刺不起作用，这就是EFT技术。 3、单片机测控系统中的频率抖动技术 将频率拉动信号叠加到输入信号的随机噪声上，虽然会增加转换的总噪声，但增加的噪声是用来补偿输出数码量化噪声的，可使量化误差不再输入信号的函数而是抖动噪声瞬时值的函数。因此，利用频率颤抖信号可去除量化噪声与输入信号之间的相关性。频率拉动信号的大小通常约为 1/3LSB有效值。例如，在未加频率拉动的情况下，ADC输出的量化噪声是瞬时输入信号幅度的函数，量化拉动之后，因抖动信号的幅度不依赖于输入信号，故量化噪声与输入信号无关，从而消除了ADC输出谐波分量，但这是以增加总噪声为代价的。需要指出的是，并不一定在ADC输入端实际施加颤抖噪声，也可利用地转换器的热噪声作为频率抖动信号，但ADC要有足够的输出位数以确保能够去除输入信号与量化噪声的相关性。 4、防止漏电流的技术 应当在清洁、干燥、通风、环境温度适宜的条件下使用智能化单片机测控系统。系统受潮后导致绝缘电阻下降，会产生漏电流。轻测使测量误差增大，控制不灵；重则会造成适中故障，损坏元器件。例如，当印制板受潮时，A/D转换器输入阻抗下降，读数不准，并且伴有跳数现象。这也