PPT精品文档---实验七、基于Quartus II的原理图输入数字电路设计
电子设计自动化技术第四篇QuartusⅡ操作入门与应用PPT课件
项目一、原理图输入法设计二输入与门
❖ 一、学习目标 ❖ 最终目标： ❖ 1. 掌握QuartusⅡ原理图输入设计法； ❖ 2．掌握运用QuartusⅡ进行FPGA开的流程。 ❖ 促成目标： ❖ 1．会进行工程、原理图文件、激励波形文件的创建、保存等操作； ❖ 2．会调用Symbol元件库和放置元件； ❖ 3．会准确进行连线操作； ❖ 4．会对所设计电路进行编译、仿真等操作； ❖ 5．会运用QuartusⅡ对所设计电路进行管脚锁定； ❖ 6．会运用QuartusⅡ对所设计电路进行编程下载； ❖ 7．会运用EDA实验系统对所设计电路进行验证测试。 ❖ 二、工作任务 ❖ 在Quartus sⅡ平台下，用FPGA设计一个二输入与门，并进行时序
仿真和下载到EDA实验系统进行测试。
项目一、原理图输入法设计二输入与门
❖ 三、理论知识
❖ 1．PLD简介
❖ 可编程逻辑器件PLD（Programmable Logic Device）是20世纪70年代发展起来的一种新型逻辑器件， 它是大规模集成电路技术与计算机辅助设计（CAD）、计 算机辅助生产（CAM）和计算机辅助测试（CAT）相结合 的一种产物，是现代数字电子系统向着超高集成度、超低 功耗、超小型封装和专用化方向发展的重要基础。它的应 用和发展不仅简化了电路设计，降低了成本，提高了系统 的可靠性和保密性，而且给数字系统的设计方法带来了革 命性的变化。
项目一、原理图输入法设计二输入与门
❖ 2)硬件描述语言文本输入方式。硬件描述语言采用文本方 式描述设计，其逻辑描述能力强，但不适合描述接口和连 接关系。如ABEL-HDL、Verilog-HDL、AHDL和 VHDL等，它们支持布尔方程、真值表、状态机等逻辑描 述方式，适合描述计数器、译码器、比较器和状态机等的 逻辑功能，在描述复杂设计时，非常简洁，具有很强的逻 辑描述和仿真功能，但硬件描述语言输入必须依赖综合器， 只有好的综合器才能把语言综合成优化的电路。对于大量 规范的、易于语言描述、易于综合、速率较低的电路，可 以采用这种输入方式。
实验七 基于Quartus II的原理图输入数字电路设计
4
低密度PLD可编程原理【早期器件】
低密度（简单） PLD，通常内部等 效门数少于500个， 只能实现通用数字 逻辑（如74系列） 的一些功能
5
使用FPGA（大容量可编程逻辑器件）从事 数字系统设计的三阶段：
1、常规逻辑功能描述的实现；
指常规数字逻辑器件，如3-8线译码器74LS138，二 进制计数器74LS161，移位寄存器74LS194等；
原理图绘制区
22
3、调用参数化元件
在绘图区双击鼠标左键，即弹出添加符号 元件的窗口
在此可选择查看 库中所有的元件
在此输入已知的 元件名，可以快 速地调出元件
23
分别调用了输入端口“input”和逻辑器件“74138”
调用库元件预览
24
4、绘图控制操作
1、选择及画线工具 2、文本工具 3、符号工具，可跳出前 面添加元件的窗口
17
4、EDA 工具设置
选择第三方EDA工具 （如ModelSim、 Synplify等） 这里不需要
18
5、完成!
（1）工程创建完毕，界面上在工程管理器 处出现所选用的器件系列、器件名及工程 文件名“epm240”； （2）可以看出：软件界面没有明显变化， 需要用户再建立设计文件。
19
关于创建工程的补充说明
完成画线连接操作（鼠标放到端点处，会自动捕 捉，按下左键拖动到目标处，释放后即完成一次 画线操作）
26
为端口命名
鼠标左键双击端口名，如图示74138电路 Y7N端所示，直接输入用户自定义的名字 即可。 74138逻辑测试电路原理图设计完毕！
27
四、全程编译
在下拉菜单“Processing” 中选择“Start Compilation”，启动全程编 译
QuartusII原理图输入法PPT课件
四、实施
①根据第一种设计方案，首先，制作底层半加器，根据数字电路中组 合逻辑电路的设计方法，根据定义，列真值表，写逻辑表达式，画出它的 逻辑电路图，然后用原理图方式(软件的使用，请参看本书3.3示节)进行半 加器的设计。如图2-2所示。
《EDA技术》
Electronic Design Automation
主要内容
• 项目任务 • 项目目标 • 实施步骤 • 相关知识 • 评价与总结
《EDA技术》
Electronic Design Automation
1
第1页/共137页
A. 项目任务
第2页/共137页
【要求】
应用原理图方法设计八位二进制加法器
【知识点】
应用原理图方法设计八位二进制加法器 理解 Quartus II原理图输入法 掌握 Quartus II原理图层次化设计方法 理解 Quartus II器件编程
第8页/共137页
上一页 下一页
8
§2.2 完成工作任务的引导
编译通过后，生成半加器的元件符号(图2-3)，以便设计全加器时调用。 ②同理，再进行一位全加器的设计，如图2-4所示。 编译后，生成全加器的元件符号(图2-5)，以便设计八位加法器时调用。 ③采用串行进位的方式，进行八位二进制加法器的设计，如图2-6所示。 编译正确后，即完成了八位二进制加法器的前期设计工作。
《EDA技术》
Electronic Design Automation
第14页/共137页
上一页 下一页
14
§2.3 相关技术基本知识与基本技能
在Family下拉框中，根据需要选择一种型号的FPGA，比如 Cyclone系列FPGA。然后在“Available devices:”中根据需要的FPGA 型号选择FPGA型号，比如“EP1C3T144C8”，注意在Filters一栏中选 中“Show Advanced Devices”以显示所有的器件型号。再单击Next按 钮，出现如图2-22所示对话框。
QuartusII软件使用及设计流程PPT学习教案
第33页/共68页
第34页/共68页
2. 功能仿真
功能仿真是忽略延时的仿真，是理想的仿真。怎么 设计功能仿真？
首先在图1-23中单击“Assignments”菜单下的 “Settings”命令，如图1-25，单击左侧标题栏中的 “Simulator”选项后，在右侧的“Simulation mode”的 下拉菜单中选择“Functional”选项即可（软件默认的 是“Timing”选项），单击“OK”按钮后完成设置。
第10页/共68页
（3）选择目标芯片。
如图1-6，首先在Family 栏选芯片系列，在此选 FLEX10K系列，并选择此系列的具体芯片 EPF10K10LC84-4。在“Target device”选项下选择 “Auto device selected by the fitter”选项，系统会自 动给所设计的文件分配一个器件。如果选择“Specific device selected in ‘Available devices’ list”选项，用户 需指定目标器件。在右侧的“Filters”窗口“过滤”选 择；Package表示封装； Pin cout表示引脚数，此例 选择84；Speed grade表示速度等级，此例选择4。
第6页/共68页
使用New Project Wizard 可以为工程指定工作目录、分 配工程名称以及指定最高层设计实体的名称，还可以指 定要在工程中使用的设计文件、其他源文件、用户库和 EDA 工具，以及目标器件系列和具体器件等。在此要利 用“New Preject Wizard”工具选项创建此设计工程，并 设定此工程的一些相关的信息，如工程名、目标器件、 综合器、仿真器等。
（View）、工程（Project）、资源分（Assignments）、 操作（Processing）、工具（Tools）、窗口（Window）和 帮助（Help）等下拉菜单组成。 工具栏 工具栏中包含了常用命令的快捷图标。 资源管理窗口
QuartusII软件使用及设计流程PPT课件
• QuartusⅡ是Altera公司推出的新一代开发软件，适合于大规模逻辑电 路设计。
• QuartusⅡ支持多种编辑输入法，包括图形编辑输入法，VHDL、 Verilog HDL和AHDL的文本编辑输入法，符号编辑输入法，以及内存 编辑输入法。
• QuartusⅡ与MATLAB和DSP Builder结合可以进行基于FPGA的DSP 系统开发，是DSP硬件系统实现的关键EDA工具，与SOPC Builder结合， 可实现SOPC系统开发。
第26页/共68页
第27页/共68页
第28页/共68页
第29页/共68页
第30页/共68页
第31页/共68页
（3）编辑输入信号并保存文件。在图1-22中单击 “Name”下方的“A”，即选中该行的波形。在本 例中将输入信号“A”设置为时钟信号，单击工具 栏中的 按钮，弹出“Clock”对话框，此时可以 修改信号的周期、相位和占空比。设置完后单击 “OK”按钮，输入信号“A”设置完毕。同理设置 其他输入信号“B”，最后单击保存文件按钮 ， 根据提示完成保存工作，如图1-23所示。同时， 为了方便读者熟悉其他波形编辑工具的使用，在 图1-24中标注了其他波形编辑工具的功能。
第23页/共68页
1. 建立仿真文件
（1）建立矢 量波形文件。
File|New 选 择Other Files ， 选择Vector Waveform File 。
第24页/共68页
第25页/共68页
（2）添加引脚或节点。 图1-16，左键双击 “Name”下方空白处， 弹出“Insert Node or Bus”对话框，如图1-17 所示。单击对话框 “Node Finder…”按钮后， 弹出“Node Finder”对话 框，如图1-18所示。
Quartus II 原理图输入法设计 数电实验报告
数字电路与逻辑设计实验实验名称：Quartus II 原理图输入法设计班级：实验目的：1、熟悉用Quartus II 原理图输入法进行电路设计和仿真；2、掌握Quartus II图形模块的生成与调用；3、熟悉实验板的使用。
一、实验所用仪器与元器件：1、计算机2、直流稳压电源3、数字系统与逻辑设计实验开发板二、实验内容：1、用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。
2、用实验内容 1 中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。
3、用3线-8线译码器和逻辑门设计实现函数=+++,仿真验证其功能，并下载到实验F C B A C B A C B A C B A板测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
三、 设计思路与过程：1、半加器的实现：半加器是能够实现两个1位二进制数码相加求得和数及向高位进位的逻辑电路。
设被加数和加数用变量A 、B 表示，求得的和、向高位进位用变量S 、C 表示，则可得如下真值表：由真值表可以写出S 、C 的函数表达式：S A BC A B=⊕=所以半加器用一异或门和与门即可实现。
2、全加器的实现（可用1中封装好的半加器） 全加器是实现两个1位二进制数及低位来的进位相加（即将3个1位二进制数相加），求得和数及向高位进位的逻辑电路。
在该全加器中，A1、B1分别表示输入的被加数、加数、C_1表示低位来的进位，S1、C1分别表示本位和、高位的进位。
可得该电路的真值表：由真S1、C1的卡诺图为得1111111111111111S =A B C _+A B _A B _A B _=A B _C C C C ++⊕⊕同理可得111111()_C A B C A B =⊕+3、利用3线-8线译码器和逻辑门设计实现函数F C B A C B A C B A CBA=+++3线-8线译码器的符号如右图所示（由于没有74LS138，就用74138来替代了）。
FPGA设计基础基于QuartusII的FPGA设计基本流程PPT课件
2020/10/12
14
4 综合
图 4.1 综合设计流程
2020/10/12
15
5 适配（Fitter）
适配过程执行布局布线功能 。Fitter 使用由Analysis & Synthesis建立的数据 库，将工程的逻辑和时序要求与器件的可用资源相匹配。它将每个逻辑功能分配 给最佳逻辑单元位置，进行布线和时序分析，并选定相应的互连路径和引脚分配。
约束将对后序的综合与适配过程产生控制与影响。
2020/10/12
图 6.1 约束和分配输入流程图 17
6.1约束 – Settings对话框
使用【Assignments】菜单下的Settings 对话框，可以设置一般工程范围的选项以及综 合、适配、仿真和时序分析选项。如： 修改工程设置：为工程和修订信息指定和查看当前顶层实体；从工程中添加和删除文 件；指定自定义的用户库；为封装、引脚数量和速度等级指定器件选项；指定移植器 件。 指定 EDA 工具设置: 为设计输入、综合、仿真、时序分析、物理综合以及相关工具选 项指定 EDA 工具。 指定编译过程选项：智能编译选项，在编译过程中保留节点名称，运行Assembler，以 及渐进式编译或综合，并且保存节点级的网表，导出版本兼容数据库，显示实体名称， 使能或者禁止OpenCore® Plus 评估功能，还为生成早期时序估算提供选项。 指定时序分析设置：为工程设置默认频率，定义各时钟的设置，延时要求和路径排除 选项以及时序分析报告选项。 指定PowerPlay Power Analyzer设置: 输入文件类型、输出文件类型和默认触发速率， 以及结温、散热方案要求、器件特性等工作条件。 后续6.1.1，6.1.2以及第七章中的设置。
分析完成后，可通过菜单【Tools】-【Netlist viewer】-【RTL Viewer】查看设计对应的寄存器传输级视图。
EDA技术与应用讲义第3章原理图输入设计方法QUARTUSII版本
PPT文档演模板
EDA技术与应用讲义第3章原理图输 入设计方法QUARTUSII版本
器件和引脚指配的方法
方法有2种 1. 在软件的菜单界
面中指配
2. 修改指配文件 （是文本文件）
PPT文档演模板
EDA技术与应用讲义第3章原理图输 入设计方法QUARTUSII版本
•菜单界面中 •指 •配
PPT文档演模板
PPT文档演模板
EDA技术与应用讲义第3章原理图输 入设计方法QUARTUSII版本
何为 ？ 器件和引脚指配
v 器件指配
为设计输入 选择合适的PLD器件型号
v 何谓引脚指配
将设计代码（图形）中的端口（PORT） 和 PLD芯片的引脚 （PIN）
对应起来的.
v 指配文件
MAX+PLUS II： “ *.acf ” Quartus II： “ *.qsf ”
EDA技术与应用讲义第3 章原理图输入设计方法
QUARTUSII版本
PPT文档演模板
2020/10/30
EDA技术与应用讲义第3章原理图输 入设计方法QUARTUSII版本
本章内容
1. 何时使用 原理图设计输入 2. 常用文件介绍 3. 设计步骤 4. 元件库 和 Altera 宏的使用 5. 如何将VHDL代码文件生成 图形 符号
EDA技术与应用讲义第3章原理图输 入设计方法QUARTUSII版本
修改指配文件
v CHIP io_2d_lock
v BEGIN
v
|iVD : INPUT_PIN = 7;
v
|iHD : INPUT_PIN = 8;
v
|iDENA :
INPUT_PIN = 6;
基于QUARTUSII图形输入电路的设计
基于QUARTUSII图形输入电路的设计基于QUARTUSII 图形输入电路的设计一、实验目的1、通过一个简单的3—8 译码器的设计,掌握组合逻辑电路的设计方法。
2、初步了解QUARTUSII 原理图输入设计的全过程。
3、掌握组合逻辑电路的静态测试方法。
二、实验原理3-8 译码器三输入，八输出。
当输入信号按二进制方式的表示值为N 时，输出端标号为N 的输出端输出高电平表示有信号产生，而其它则为低电平表示无信号产生。
因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位为高电平的情况下，能表示所有的输入组合。
其真值表如表1-1所示三、实验内容在本实验中，用三个拨动开关来表示三八译码器的三个输入（A、B、C）；用八个LED 来表示三八译码器的八个输出（D0-D7）。
通过输入不同的值来观察输入的结果与三八译码器的真值表（表1-1）是否一致。
实验箱中的拨动开关与FPGA 的接口电路如下图1-1 所示，当开关闭合（拨动开关的档位在下方）时其输出为低电平，反之输出高电平。
其电路与FPGA 的管脚连接如表1-2 所示LED 灯与FPGA 的接口电路如图1-2 所示，当FPGA 与其对应的端口为高电平LED 就会发光，反之LED 灯灭。
其与FPGA 对应的管脚连接如表1-3 所示。
四、实验步骤下面将通过这个实验，向读者介绍QUARTUSII 的项目文件的生成、编译、管脚分配以及时序仿真等的操作过程。
1、建立工程文件2、建立图形设计文件3、对设计文件进行编译4、管脚分配5、5对设计文件进行仿真6从设计文件到目标器件的加载五、实验现象与结果文件加载到目标器件后，拨动拨动开关，LED灯会按表1-1所示的真值表对应的点亮。
六实验总结通过该实验第一次接触了QUARTUSII软件,实验一主要是熟悉了该软件的使用方法学习如何对管教进行分配，如何对程序进行加载仿真。
在实验中遇到很多的问题，首先就是对软件的不熟悉，一开始时不知道如何使用软件，在实验过程中通过老师的指导和自己的尝试基本上完成了实验要求。
基于QUARTUSII图形输入电路的设计.doc
实验一基于QUARTUS II图形输入电路的设计一、实验目的1、熟悉Altera FPGA开发流程，掌握Quartus 11原理图输入设计的开发流程。
2、通过一个简单的3-8译码器的设计,掌握组合逻辑电路的设汁方法。
二、实验原理3-8译码器三输入，八输出。
当输入信号按二进制方式的表示值为N时，输出端标号为N的输出端输出高电平表示有信号产生，而其它则为低电平表示无信号产生。
因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位为高电平的情况下，能表示所有的输入组合。
其真值表如表1-1所示1-1译码器不需要像编码器那样用一个输出端指示输出是否有效。
但可以在输入中加入一个输出使能端，用来指示是否将当前的输入进行有效的译码，当使能端指示输入信号无效或不用对当前信号进行译码时，输出端全为高电平，表示无任何信号。
本例设计中没有考虑使能输入端，自己设计时可以考虑加入使能输入端时，如何设计。
三、实验内容在本实验中，用三个拨码开关来表示三八译码器的三个输入（A、B、C）;用八个LED 来表示三八译码器的八个输出（D0-D7）。
通过输入不同的值来观察输出的结果与三八译码器的真值表（表1-1）是否一致。
实验箱中的拨码开关与FPGA的接口电路如下图1-1 所示，当开关闭合（拨码幵关的档位在下方）时其输出为低电平，反之输出高电平。
其电路与FPGA的管脚连接如表1-2所示图卜1拨码开关与FPGA接口电路1-2HPGALED灯与FPGA的接口电路如图1-2所示，当FPGA与其对应的端口为低电平时LED图1-2 LED灯与FPGA接口电路1-3 LED FPGA 下面将通过这个实验，向读者介绍QL'ARTUS I 丨的项目文件的生成、编译、管脚分配 以及时序仿真等的操作过程。
1、建立工程文件1）选择开始-〉程序-〉々116门->0此〃1^3丨1 9.0,运行QUARTUS II 软件。
或者双击 桌而上的QUAKTUS II 的图标运行QUAKTUS II 软件，出现如图1_3所示，如果是第一次 打开QUAHUS 丨1软件可能会有其它的提示信息，使用者可以根据自己的实际情况进行 设定后进入图1-3所示界面。