数字移相信号发生器设计说明书

课程设计任务书

（指导教师填写）

课程设计名称现代电子系统课程设计学生姓名专业班级

设计题目数字移相信号发生器设计

一、课程设计目的

掌握数字移相信号发生器的工作原理和设计方法；

掌握DDS技术的工作原理；

掌握GW48_SOPC实验箱的使用方法；

了解基于FPGA的电子系统的设计方法。

二、设计内容、技术条件和要求

基于DDS技术利用VHDL设计并制作一个数字式移相信号发生器。

（1）基本要求：

a．频率范围：1Hz～4kHz，频率步进为1Hz，输出频率可预置。

b．A、B两路正弦信号输出，10位输出数据宽度

c．相位差范围为0～359°，步进为1.4°，相位差值可预置。

d．数字显示预置的频率（10进制）、相位差值。

（2）发挥部分

a．修改设计，增加幅度控制电路（如可以用一乘法器控制输出幅度）。

b．输出幅度峰峰值0.1～3.0V，步距0.1V

c．其它。

三、时间进度安排

布置课题和讲解：1天查阅资料、设计：4天

实验：3天撰写报告：2天

四、主要参考文献

何小艇《电子系统设计》浙江大学出版社2008.1

潘松黄继业《EDA技术实用教程》科学出版社2006.10

王勇《EDA》实验指导书电工电子实验教学中心2006.8

指导教师签字：2009年12月14日

摘要

在现代的信号分析和处理领域，高精度的频率和相位测量非常重要，它是理论和工程分析的重要工具。使用模拟或数字示波器测量频率，是我们最常用的方法，同时也是不是很精确的方法；同时如果要测量两路信号的相位差，使用示波器又不是很方便。而且示波器的价格最低需要几千元，对于普通人来讲不是最佳选择。

在本文中，我们设计了一个数字移相信号发生器设计。主要分为如下几个部分：

●键盘和显示模块：用键盘输入，数码管显示频率控制字和相位控制

字。采用按键复用的方法。

●数字DDS模块：分为频率合成模块和相位合成模块。具体的方案论证

将在下面进行。

●时钟模块：由于系统需要时钟频率和实验箱上的不匹配，需要频率变换，

具体的方案论证将在下面进行。

●高速DA模块：输出两个频率和幅度相同相位不同的正弦波，且同时频

率和相位差可调。

关键词：频率、移相、VHDL、FPGA、DDS

目录

一．任务解析 (5)

1 任务与要求 (5)

2 系统原理框图 (5)

二．系统方案论证 (5)

2.1 总体方案与比较论证 (5)

2.2系统原理与结构 (6)

2.2.1主要芯片选型 (7)

2.2.2系统结构 (7)

三. 数字DDS（DDFS）模块设计 (8)

3.1 DDFS原理 (8)

3.2频率合成模块 (9)

3.3相位合成模块 (10)

3.4数字DDS实现方式 (11)

四.时钟模块设计 (13)

4.1设计方案论证 (13)

4.2方案的实现 (14)

五. 键盘和显示模块设计 (14)

5.1 硬件设计 (14)

5.2 软件设计及仿真 (15)

六. 高速DA模块 (16)

七．程序整体设计 (16)

7.1模块整合 (16)

7.2整体仿真 (18)

八. 总结 (18)

8.1测试性能概览 (18)

8.2 系统误差原因分析 (19)

8.2.1噪声的混入： (19)

8.2.2数字式移相信号发生器的误差 (19)

8.3心得体会 (19)

一．任务解析

1 任务与要求

基于DDS技术利用VHDL设计并制作一个数字式移相信号发生器。a．频率范围：1Hz～4kHz，频率步进为1Hz，输出频率可预置。b．A、B两路正弦信号输出，10位输出数据宽度

c．相位差范围为0～359°，步进为1.4°，相位差值可预置。d．数字显示预置的频率(1-4000)（10进制）、相位差值(00-FF)。

2 系统原理框图

图1-1 DDS数字移相调频原理框图

二．系统方案论证

2.1 总体方案与比较论证

方案一：采用函数发生器（如ICL8038）产生频率可变的正弦波周期性波形。

此方案实现电路复杂，难于调试，且要保证技术要求的指标困难，故方案不理想。

方案二：采用单片机控制合波形

波形频率控制由单片机编程实现。此方案产生的频率范围，步进值取决于所采用的每个周期的输出点数及单片机执行指令的时间。此方案的优点是硬件电路简单，所用器件少，且实现各种波形相对容易，在低频区基本能实现要求的功能；缺点是精度不易满足，产生波形频率范围小，特别难以生成高频波形。

方案三：采用DDS技术，将所需生成的波形写入ROM中，按照相位累加原理合成任意波形。此方案得到的波形稳定，精度高，产生波形频率范围大，容易产生高频。

方案四：锁相频率合成技术方案，优点：有稳定的频率、稳定的边沿，具有易预置、易调节的优点，控制和调节电路都是数字电路，工作稳定可靠。缺点：锁相环的锁相特性，环路滤波器既要保证有很好的滤波特性，又要求它能够使锁相环有很快的捕捉时间，电路的复杂程度中等。

比较以上四种方案的优缺点，方案三简洁、灵活、可扩展性好，能完全达到设计要求，故采用第三种方案。

2.2系统原理与结构

2.2.1主要芯片选型

EP1C0Q240C8(Cyclone系列FPGA）：

Cyclone（飓风）：Altera中等规模FPGA，2003年推出，0.13um工艺,1.5v 内核供电，与Stratix结构类似，是一种低成本FPGA系列，是目前主流产品，其配置芯片也改用全新的产品。

DA5651：

10位超高速DAC（转换速率最高150MHz）。

2.2.2系统结构

系统从硬件上看主要由显示模块、FPGA模块（时钟）、DA转换模块、按键输入模块。硬件和软件设计更方便，利于以后的扩展；FPGA模块实现波形数据的存储与输出；DA转换模块作用将波形数据转换为模拟量。显示器用于显示频率、相位等。硬件系统框图见图2.2.1。

键盘数模转换

FPGA

显示

图2.2.1 硬件系统框图

系统从功能上看可分为：键盘和显示模块，数字DDS模块（分为频率合成模块和相位合成模块），时钟模块、高速DA模块。功能系统框图见图2.2.2。